（电路与系统专业论文）基于dsp数据采集系统的开发.pdf

摘要 摘要 针对传统数据采集系统采集与数据处理分离，即硬件电路采集数据而 计算机处理数据的模式，本文开发了一个基于d s p 与u s b 技术的数据采集与 处理系统，该系统大大减轻了计算机的负担、节省了计算机的资源，更适 合于工业应用。 本文深入的研究了基于d s p 与u s b 的数据采集系统，成功开发了整个系 统，硬件系统主要包括模数转换部分电路、d s p 系统外围电路、u s b # f 围电 路、a d 及u s b 数据缓存电路。实现了d s p 对a d 工作状态的控制及读取a d 缓存器数据；实现了d s p 通过u s b 接口与计算机通信；实现了主机对整个系 统的控制和数据波形显示。 本课题完成了硬件系统中各部分的程序设计，主要包括d s p 采集与传输 数据程序设计、d s p 接收计算机命令并控制硬件系统程序设计、u s b 块传输 模式下发送数据程序设计、u s b 中断传输模式下发送数据程序设计、u s b 同步传输模式下发送数据程序设计。 本课题完成了计算机可视化界面设计，其中包括计算机控制硬件系统 程序设计、计算机显示采集波形的程序设计、计算机用于误码检测的产生 伪随机序列并发送同步数据的程序设计。 本课题完成了所有软硬件的整合调试，系统运行良好，最后给出了采 集波形。在此基础上借助伪随机序列理论设计了误码检测程序，验证了本 硬件系统u s b 接口处于同步传输模式下的传输性能。 关键词d s p , u s b ；数据采集；误码检测；可视化界面 燕山大学工学硕士学位论文 a b s t r a c t c o n t r a p o s ew a d i t i o n a ld a t aa c q u i s i t i o ns y s t e mw h i c hh a sas e p a r a t ep a t t e r n o fd a t aa c q u i s i t i o na n dd a t ap r o c e s s i n g ，n a m e l yt h em o d eo fd a t aa c q u i s i t i o ni n h a r d w a r ea n dd a t ap r o c e s s i n gi nc o m p u t e r , t h i sp a p e rd e s c r i b e sa l ld e v e l o p m e n t o fd a t aa c q u i s i t i o na n dp r o c e s s i n gs y s t e mb a s e do i ld s pa n du s b ，t h u sr e d u c i n g b u r d e no f c o m p u t e ra n dm o r es u e dt oi n d u s t r i a la p p l i c a t i o n s t h i sp a p e rh a sad e e pr e s e a r c ho f t h ed a t aa c q u i s i t i o ns y s t e mb a s e do nd s p a n du s b ，s u c c e s s f u ld e v e l o p st h ee n t i r es y s t e m ，m a i n l yi n c l u d e sa n a l o g - d i g i t a l c o n v e r s i o nc i r c u i t s ，d s pp e r i p h e r a lc i r c u i t s ，u s bc i r c u i t s ，a da n du s bd a t a b u f f e rc i r c u i t s r e a l i z a t i o no ft h ec o n t r o lf o rs y s t e ma n dr e a d i n gd a t af r o ma d b u f f e ri nd s p ；r e a l i z a t i o no fc o m m u n i c a t i o nb e t w e e nd s pa n dc o m p u t e r t h r o u g hu s b ；r a l i z a t i o no f c o n t r o l f o rs y s t e ma n dd a t ad i s p l a yi nc o m p u t e r t h i ss u b j e c tc o m p l e t sa l lp a r t so fd e s i g no fs o f t w a r ei nt h i sh a r d w a r e s y s t e m ，i n c l u d i n gd a t aa c q u i s i t i o na n dt r a n s m i s s i o np r o c e d u r e si nd s p , r e e e i v i n g c o m m a n da n dc o n t r o lh a r d w a r ep r o c e d u r e si nd s p ，s e n d i n ga n dr e c e i v i n gd a t a p r o c e d u r e s i nb u l kt r a n s f e r sm o d ei n u s b ，s e n d i n g d a t ap r o c e d u r e si n s y n c h r o n i z a t i o nm o d ei nu s b t h i ss u b j e c tc o m p l e t st h ed e s i g no fv i s u a li n t e r f a c ei nc o m p u t e r , i n c l u d i n g h a r d w a r ec o n t r o lp r o c e d u r e s ，w a v ed i s p l a yp r o c e d u r e s ，p r o d u c i n gp s e u d o - r a n d o m s e q u e n c ea n ds e n d i n gs y n c h r o n i z a t i o nd a t ap r o c e d u r e s t h i ss u b j e c tc o m p l e t sd e b u g g i n ga l lo ft h es o t t w a r ea n dt h eh a r d w a r e ，t h e s y s t e mw o r k sw e l la f t e rd e b u g g i n g ，s a m p l ew a v e f o r ma c q u i r e df r o mh a r d w a r e a r ep r e s e n t e df i n a l l y , t h e nt h i ss u b j e c td e s i g n sa ne r r o rd e t e c t e dp r o c e d u r e su s i n g p s e u d o - r a n d o ms e q u e n c et h e o r y ，v e r i f i e s t r a n s m i s s i o nc a p a b i l i t yo ft h eu s b i n t e f f a c ei nt h i sh a r d w a r e k e y w o r d sd s p ；u s b ；d a t a a c q u i s i t i o n ；e r r o rd e t e c t e d ；v i s u a li n t e r f a c e 燕山大学硕士学位论文原创性声明 本人郑重声明：此处所提交的硕士学位论文基于d s p 数据采集系统 的开发，是本人在导师指导下，在燕山大学攻读硕士学位期间独立进行研 究工作所取得的成果。据本人所知，论文中除已注明部分外不包含他人已 发表或撰写过的研究成果。对本文的研究工作做出重要贡献的个人和集体， 均已在文中以明确方式注明。本声明的法律结果将完全由本人承担。 作者签字壬聋浓 日期：伽占年，狷，日 燕山大学硕士学位论文使用授权书 基于d s p 数据采集系统的开发系本人在燕山大学攻读硕士学位期 间在导师指导下完成的硕士学位论文。本论文的研究成果归燕山大学所有， 本人如需发表将署名燕山大学为第一完成单位及相关人员。本人完全了解 燕山大学关于保存、使用学位论文的规定，同意学校保留并向有关部门送 交论文的复印件和电子版本，允许论文被查阅和借阅。本人授权燕山大学， 可以采用影印、缩印或其他复制手段保存论文，可以公布论文的全部或部 分内容。 保密口，在年解密后适用本授权书。 本学位论文属于 不保密日。 ( 请在以上相应方框内打“4 ”) 作者签名： - 1 颦浓 日期：w v 年n 啁，日 导师签名：席骋锑日期：加。占年胡r 日 第1 章绪论 1 1 数字信号处理 第1 章绪论 自从1 9 6 5 年库利( c o o l e y ) 和图基( t u k e y ) 在计算数学( m a t h e m a t i co f c o m p u t a t i o n 1 上发表了用机器计算复序列傅里叶级数的一种方法一文 以后，接着又有人发表了在计算机上用差分方程实现滤波器的算法，以及 用计算机设计数字滤波器的各种方法。此后，数字信号处理这一分支学科 迅速发展，逐渐形成了一整套较为完整的学科领域和理论体系【i j 。到今天， 数字技术已经渗透到各行各业，成为了高新技术的代名词。很多传统产业 采用了数字技术以后，工作效率和经济效益成倍提高，对国民经济和国防 建设有着极为重要的作用。数字技术包括方法和实现两方面。方法依靠数 字信号处理的理论和算法，而实现则依靠数字信号处理器所构成的硬件和 软件，从而构成了数字信号处理这一分支学科的内容。通俗地讲，即实现 信号的采集、数字化处理和具体应用。信号的数字化处理则包括数字滤波 技术、离散时间信号的时域分析和频域分析、自适应信号处理、估计理论、 信号的压缩、信号的建模等。数字信号处理系统和模拟信号处理系统相比 有下面一些优点 2 1 ： ( 1 ) 精度高在模拟网络中，元器件精度要达到1 0 。以上已经不容易了， 而数字系统1 7 位字长可达到1 0 4 的精度，这是很平常的。因此，在很多高精 度的系统以及测量中，数字技术是很有效的工具。甚至有时只有采用数字 技术，才能达到精度的要求。 ( 2 ) 可靠性高模拟系统中各种参数都有一定的温度系数，都随环境条 件的变化而变化，并且容易出现感应、杂散效应，甚至振荡等。而数字系 统受这些因素的影响要小的多。 ( 3 ) 灵活性一个数字系统的性能主要是由乘法器的各系数决定的，而 这些系数是存放在系统存储器中，只要对这些存储器输入不同的数值，就 燕山大学工学硕士学位论文 可随时改变系统的参数，从而得到不同的系统。 ( 4 ) 便于大规模集成化数字部件由逻辑和记忆元件组成，具有高度的 规范性，易于实现大规模集成化。另外，在低频段，它可以制成比模拟电 路体积小而廉价的电路。 由于数字信号处理系统和模拟信号处理系统相比具有这些显著的优点， 使得它在通信、语音、图像、雷达、地震测报、声纳、遥感、生物医学、 电视、仪器仪表等领域得到愈来愈广泛的应用f 3 。】。 d s p 芯片的出现为数字信号处理算法的实现提供了可能。一方面极大的 促进了数字信号处理技术的进一步发展；另一方面，它也使数字信号处理 的应用领域得到了极大的拓展【6 1 。实时数字信号处理的应用需求和超大规模 集成电路技术水平的飞速发展，推动着d s p 性能的不断提高，使其在信号处 理、军事及民用电子技术领域发挥着越来越重要的作用 7 - - 9 1 ，其应用广度和 深度正在不断的扩展和深化。在国外，d s p 芯片已经被广泛应用于当今技术 革命的各个领域；在我国，d s p 技术也正以极快的速度被应用到科技和国民 经济的各个领域。 d s p 芯片不同于原来的微处理器，d s p 是在模拟信号转变成为数字信号 以后进行高速实时处理的专用处理器，其处理速度很快，同时由于d s p 采用 了c m o s ( c o m p l e m e n t a r ym e t a l o x i d e s e m i c o n d u c t o r ) 技术，具有很小的功 耗。 1 2 基于d s p 的数据采集系统 在高度发展的当今社会中，科学技术的突飞猛进和生产过程的高度自 动化已成为人所共知的必然趋势，而它们的共同要求是必须建立在有着不 断发展与提高的信息工业基础上。人们只有从外界获取大量准确、可靠的 信息，经过一系列的科学分析、处理、加工与判断，进而认识和掌握自然 界与科学技术中的各种现象与其相关的变化规律，并通过相应的系统和方 法实现科学实验研究与生产过程的高度自动化【l 叫2 】。换言之，生产过程的 自动化面临的第一个问题就是必须根据从各种传感器得到的数据来检测、 监视现场，以保证现场设备的正常工作。所以对现场进行数据采集是重要 2 第1 章绪论 的前期基础工作，然后，再对现场数据进行传输和相应的处理工作，以满 足不同的需要 1 3 1 4 。 数据采集模块完成对大量原始的现场数据和信息的采集与预处理，并 通过建立与上位机的实时通信，向系统提供数据。对于数据采集模块，通 常要求其能对多通道进行并行处理，具备较高的实时性并有一定的数据处 理能力。 随着现代检测与控制系统复杂性的提高，对数据采集模块也提出了新 的要求。在很多控制系统中，要求数据采集模块能够对多个信号通道进行 实时，高速的数据采集与高精度的数据预处理。传统的数据采集处理模块 多以单片机为中央处理器，结合外围的信号调理电路，a d 转换电路，以及 控制电路来完成数据采集过程。8 位的5 1 单片机对数据的运算与处理能力有 限，难以适应高精度数据采集与处理的要求。因此，对于高精度，高速度 的数据采集与处理系统，需要使用更高端的处理器，例如1 6 位的单片机， 3 8 6 处理器等。使用高端的处理器的数据采集系统组织较为复杂，开发周期 长，而且由于其指令的通用性，数字信号处理算法如数字滤波，f f t 等实现 困难，对处理器的利用效率不高。单片机从本质上说属于事务密集型的处 理器，使用传统的单片机难以满足该数据采集系统对于数据运算方面的要 求。 数字信号处理器( d s p ) 的出现和广泛使用，很好地满足了数据采集系统 对于核心处理器的要求。无论从实时处理外部事件( 中断，v o ) 的能力，还 是对于数据运算的速度和精度来看“5 q 7 】，数字信号处理器都有非常大的优 势。从内部结构上看，与传统的冯偌依曼结构不同，数字信号处理器采用 了程序存储器与数据存储器分开的哈佛结构与多总线的c p u 结构；而且数 字信号处理器在在指令上实现多级流水操作，并采用特殊的数据运算指令 快速实现了乘法累加等常用的数字信号处理运算操作；d s p 的运行速度比 传统的单片机更快，而且运算精度也很高，所有这些，都大大提高了数字 信号处理器的运算与处理能力，使得它兼有事务密集型处理器和运算密集 型处理器的特点1 1 舡删。d s p 自从上世纪7 0 年代问世以来，在通信、控制、 图像处理、语音处理等领域得到了极其广泛的应用【2 1 啦】。 燕山大学工学硕士学位论文 1 3 课题研究的内容 本科题主要研究内容的是一个基于d s p 和u s b 的数据采集与处理系 统，包括硬件调试和软件编程。由于硬件调试本身有一定的难度，加上课 题开始时硬件电路有一定的问题，所以硬件调试部分耗费了很大的精力， 在查阅了大量资料和作了大量的尝试后最终发现问题并解决问题。软件部 分主要包括d s p 采集与传输数据主程序、u s b 发送数据和接受数据的固件 程序、上位机数据显示并控制整个硬件工作的控制台程序。最终实现了整 个系统的正常工作，包括主机正常控制硬件系统进行采集并以波形形式显 示数据，d s p 与u s b 部分正常的采集与传输数据。 在整个系统调试成功的基础上，又根据误码检测技术和伪随机序列理 论【2 3 , 2 4 1 对上位机通过u s b 接e l 向d s p 传输数据的误码率进行t n 试，在 d s p 处理器作了误码检测的程序。 1 4 论文的结构安排 本文根据系统数据采集的流程，分模块阐述了各部分的硬件组成和软 件设计，论文的结构安排如下： 第1 章绪论部分主要介绍了数字信号处理的发展和应用的优势，引出 了基于d s p 的数据采集与处理系统的基本理论。最后叙述了课题研究的内 容和论文的结构安排。 第2 章简单的介绍了d s p 技术后，详细的阐述了整个系统的硬件电路 组成，对各个功能模块的设计及模块间的协调工作进行了详细的叙述，并 对整个系统的读写过程作了详尽的分析。 第3 章详细的阐述了整个系统的软件的编写，主要包括d s p 采集与传 输数据程序的编写、u s b 接收与传输数据的固件程序和主机控制系统工作 和显示数据的界面程序。 第4 章详细的阐述了误码检测的基本原理，介绍了检测接口的类型， 还有在检测过程中使用到的伪随机序列，最后设计了误码检测程序，主要 包括上位机产生伪随机序列和发送数据的程序、d s p 检测误码程序、u s b 4 第1 章绪论 同步传输模式程序。 第5 章主要阐述了整个硬件系统的整合与调试过程，并分析了实验波 形和误码检测的结果。 燕山大学工学硕士学位论文 第2 章系统硬件电路 整个系统的原理框图如图2 1 所示，上电后d s p 、f p g a 分别由各自的 e e p r o m 加载程序，采集系统开始运行。操作人员通过计算机的可视化界 面向d s p 发送控制指令，d s p 接受控制指令并按照相应的指令设置采样点数 和采样频率，设置完成后启动a d 变换器。当a d 变换器完成指定次数转换 后由f p g a 向d s p 发送中断0 申请信号，d s p 从a d 数据缓存器中读取数据， 如果需要还可以作相关的处理，处理结束后d s p 向u s b 控制器发送中断申请 信号，u s b 控制器将处理后的数据发送至p c 机，由主机可视化界面显示数 据。可视化界面还可以对整个采集、处理系统进行控制。 2 id s p 技术 图2 1 系统原理框图 f i g 2 - 1b l o c kd i a g r a mo f t h es y s t e m 2 1 1d s p 的分类与发展现状 d s p 有两种解释：广义的讲是指数字信号处理技术( d i g i t a ls i g n a l 6 第2 章系统硬件电路 p r o c e s s i n g ) ；另一种解释是指数字信号处理器( d i g i t a ls i 弘a tp r o c e s s o r ) 。前 者是理论上的技术，后者是实现这些技术的一类专门的芯片。随着d s p 芯片 的快速发展，应用越来越广泛，d s p 这一英文缩写已被大家默认为数字信号 处理器的代名词【2 。 世界上第一片单片d s p 芯片是1 9 7 8 年a m i 公司宣布的$ 2 8 1 1 ，1 9 7 9 年美 国i n t c l 公司宣布诞生的商用可编程器件2 9 2 0 是d s p 芯片的一个主要里程碑。 这两种芯片内部都没有现代d s p 芯片所必须有的单周期乘法器。1 9 8 0 年，日 本n e c 公司推出的u p d 7 7 2 0 是第一片具有乘法器的商用d s p 芯片。在这之 后，最成功的d s p 芯片当数美国德州仪器公司( t e x a si n s t r u m e n t s ，简称t i ) 的一系列产品 2 6 1 。 数字信号处理器的采用是为了达到实时信号的高速处理，为了适应各 种各样的实际应用，出现了多种类型、档次的d s p 。从使用的广泛性可以把 d s p 分为通用d s p 和专用d s p 。 通用d s p ：一般指可以用指令软件编程的d s p ； 专用d s p ：只针对一种应用，只能加载数据、控制参数或在管脚上加控 制信号来使其具有有限的可编程能力。 从性能上，可以按精度动态范围将通用d s p 分为定点d s p 和浮点d s p 。 定点d s p 的数据格式大都是1 6b i t 定点，少数d s p 为2 4b i t 定点。浮点d s p 的 数据格式为3 2b i t 浮点，但是浮点d s p 也可以按定点格式处理数据。 当今世界上生产d s p 的公司主要有1 r i 公司、a d 公司、a t & t ( 朗讯1 公司、 m o t o r o l a 公司等。其中以1 1 公司和a d 公司的产品系列较为全面。下面 主要以1 1 公司的d s p 为例来说明现代d s p 芯片的一些特点和发展趋势【2 嘲。 t m s 3 2 0 c 2 0 0 0 系列：针对控制领域做了优化配置，集成了众多的外围 设备，适合逆变器、马达、机器人、数控机床、电力等应用领域。 t m s 3 2 0 c 5 0 0 0 系列：提供了高性能、多种外围设备、小型封装和电源 效率的优化组合，适合便携式上网、语音处理及对功耗有严格要求的地方。 t m s 3 2 0 c 6 0 0 0 序列：包含定点c 6 2 x x 和c 6 4 x x 以及浮点c 6 7 x x 。其追 求的是至高性能，最近新推出芯片的主频速度高达lg h z ，适合宽带网络、 图像、影像、雷达等处理应用。其中c 6 2 x x 为1 6 位定点d s p ，速度达到1 2 0 0 2 7 燕山大学工学硕士学位论文 0 0 0m i p s ，用于无线基站、网络系统、中心局交换机、数字音频广播设备 等。c 6 7 x x 为3 2 位浮点d s p ，速度达到1 ( f l o p s ，用于基站数字波束形成、 医学图像处理、语音识别、3 d 图形等。c 6 0 0 0 在向两个方向发展：一是追 求更高的性能；二是在保持高性能的同时向廉价型发展。 在老的1 r i 系列中，浮点c 3 x 是t i 公司的主流产品，1 1 公司还在对这个系 列型号作性能改进和制造廉价型，如后来推出的v c 3 3 采用0 1 8 岫制造工 艺，有lm 的r a m ，速度达n 1 2 0m f l o p s 。v c 3 3 与其他的c 3 x 器件代码兼 容，所以用户可以保护其软件环境，在他们换用新器件时还可以减少开发 时间。 2 1 2 t m s 3 2 0 c 3 2 简介 t m s 3 2 0 c 3 x 系列数字信号处理器d s p 是3 2 位的高性能c m o s 浮点处理 器。控制器集成了系统控制和运算处理的功能。具有高速数据传输和高速 数值运算能力。c 3 x 系列d s p 最大可以具有6 0m f l o p s 的处理能力。同时， 具有很高的并行度，允许一个指令内执行1 1 个操作。c 3 x 可以在一个指令周 期内，对整数或浮点数执行并行的乘法和算术逻辑单元操作。 t m s 3 2 0 c 3 1 是c 3 0 的简易型，区别在于c 3 1 没有扩展总线，仅有一个串 行口，q f p l 3 2 封装，可以用多种方式加载，且可将中断矢量表重定位于片 内，而c 3 0 必须用3 2b i t 存储器从片# b o 地址开始固化程序代码，中断矢量表 必须从片外o 地址开始。 t m s 3 2 0 c 3 2 在c 3 1 的基础上对结构上对结构进一步简化，即将片内 r a m 从2k x 3 2b i t 减少为5 1 2 x 3 2b i t ，同样分成两个各2 5 6 字存储块，也具有 象c 3 1 一样的多方式程序加载方法 2 9 - - 3 ”。 c 3 2 处理器有以下的功能部件： ( i ) 通用寄存器堆； ( 2 ) 程序c a c h e ； ( 3 ) 专用辅助寄存器算术单元( a r a u ) ； ( 4 ) 内部双端口存储器； ( 5 ) 两个d m a ，定时器计数器，乘法器，串行口。 第2 章系统硬件电路 c 3 2 处理器的特征： ( 1 ) 机器时钟周期短，最大6 0m f l o p s ； ( 2 ) 寻址空间大，最大寻址空间1 6m 字； ( 3 ) - - - 个可以配置的外部存储器通道； ( 4 ) 可重定位的中断向量表； ( 5 ) 性能价格比高。 c 3 2 基于寄存器的结构，寻址空间大，多种寻址方式，灵活的指令集， 支持浮点运算等特点，使得使用高级语言进行应用开发更加容易。 2 2d s p 夕b 围电路 d s p 夕b 围电路主要包括以下几部分：扩展程序数据存储器、上电自加 载电路、仿真接口电路、复位和时钟电路。 2 2 1扩展程序数据存储器 c 3 2 访问片外存储器时用到的信号线包括3 2 1 ：地址线、数据线、刚面、 s t r b 、r d y 、h o l d 、h o l d a 。w 是读写信号，高电平读低电平写； s t r b 是访问片外时的选通信号；r d y 是访问片外时，外设准备好信号， 指示d s p 可以结束本次访问；h o l d 是保持信号，迫使d s p 置a 2 3 0 、d 3 1 - 一0 、 s t r b 、刚w 为高阻，使外设取得总线的控制权。h o l d a 是保持信号确 认，表示d s p 回应h o l d 请求，放弃外总线的控制权。 c 3 2 具有灵活的外部存储器接口，外部程序存储器可以配置为1 6 位和3 2 位，外部数据存储器可以配置为8 位、1 6 位、3 2 位。有三个独立的存储器通 道s 1 r i 0 ，s m 1 ，i o s t r b 。 s t r b 0 和s 沿1 可以对8 位、1 6 位、3 2 位的存储器进行8 位、1 6 位、3 2 位数据的访问。这些访问由每个通道中的四个信号完成：s t r b x b 3 a i 、 s t r b x - b 2 a - 2 、s t r b x b 1 、s 黜x b 0 。 这些信号当作字节使能引脚从外部存储器访问一个字节、半字、或字。 前两个信号也可以作为附加的地址引脚进行对外部8 位、1 6 位存储器连续的 访问。c 3 2 通过相应通道控制寄存器的数据大小位段和存储器宽度位段控制 9 燕山大学工学硕士学位论文 这些引脚的行为【3 3 川。设置方法如下： 存储器位宽： ( 1 ) 8 位存储器s t r b x b 3 a 1 ，s t r b x b 2 a 2 当作地址脚，s t r b x b o 当作位使能片选信号，s t r b x b 1 不用； ( 2 ) 1 6 位存储器s t r b x b 3 a - i 当作地址引脚，s t r b x - b 0 、s t r b x b i 是字节使能信号，s t r b x b 2 不用； ( 3 ) 3 2 位存储器s t r b x b 3 a q ，s t r b x b 2 a - 2 、s t r b x - b 1 、s t r b x b 0 都是字节使能引脚。 数据位宽： ( 1 ) 8 位数据物理地址等于逻辑地址右移2 位； ( 2 ) 1 6 位数据物理地址等于逻辑地址右移1 位； ( 3 ) 3 2 位数据物理地址等于逻辑地址。 s 出o 、s t r b l 支持对8 位、1 6 位、3 2 位存储器的8 位、1 6 位、3 2 位数 据访问，和对1 6 位、3 2 位程序存储器的1 6 位、3 2 位访问。i o s t r b 地址空间 支持对3 2 位数据偿l 序存储器的3 2 位访问。 c 3 2 支持从1 6 位、3 2 位外部存储器的运行程序。p r g w ；j 脚配置了外部 程序存储器的位数。当引脚为高电平时，c 3 2 从1 6 位存储器运行；当引脚为 低电平时，c 3 2 从3 2 位存储器运行。对于1 6 位0 等待状态存储器，c 3 2 需两个 指令周期来取一个3 2 位指令。在第一个周期取低1 6 位，第二个周期取高1 6 位并与低1 6 位连接。对3 2 位存储器的访问与c 3 0 ，c 3 1 相同。c p u 的状态寄 存器s t 中的p r g w 位反映p r g w 引脚的状态。 c 3 2 可以从存储器读取8 位、1 6 位、3 2 位数据量。因为c p u 是3 2 位结构， 器件内部把所有8 位、1 6 位、3 2 位数据量当作3 2 位处理。 本系统使用的存储芯片为i c 6 1 c 1 0 2 4 ，这是一款高速、低功耗、1 2 8k x 8 b i t 的c m o s 静态r a m ，特别适用于大容量数据存储，是使用高性能c m o s 技术制造。它的创新的电路设计技术产生了更高的性能和低消耗设备。它 具有以下特点p 坷： ( 1 ) 高速访问时间( 1 2 ，1 5 ，2 0 ，2 5i l s ) ； ( 2 ) 低工作功耗( 6 0 0m w ) ； 1 0 第2 章系统硬件电路 ( 3 ) 低待机功耗( 5 0 0u w ) ； ( 4 ) 一个输出使f 1 ( o e ) 和两个片选使f l ( c e l 和c e 2 ) 使得使用更加方便； ( 5 ) 全静态工作，没有时钟要求； ( 6 ) 输入、输出均为r r l 电平； ( 7 ) 单一5 v 供电； ( 8 ) 适用于工业温度。 当c e l 是高电平或者c e 2 是低电平时，芯片未工作，呈现待命状态；当 c e l 是低电平且c e 2 是高电平，同时w e 为高电平、o e 为低电平时，芯片 处于读取数据阶段。当c e l 是低电平且c e 2 是高电平，同时w e 为低电平、 石西为低电平，芯片处于写数据阶段。表2 1 为i c 6 1 c 1 0 2 4 的引脚说明。 表2 1 引脚说明 t a b l e2 1p i nd e f i n i t i o no f i c 6 1 c 1 0 2 4 管脚功能 a 0 a 1 6地址输入 o e 输出输入 c e l片选l 输入 w e写入数据使能 c e 2片选2 输入 i ，0 0 - i 0 7数据输入输出 v c c 电源 g n d地 由于d s p 数据为3 2 位，而i c 6 1 c 1 0 2 4 为8 位，所以采用了四片i c 6 1 c 1 0 2 4 进行了位扩展，将存储机构由8 位扩展到3 2 位。 具体连接如图2 2 所示，本系统使用的是3 2 位数据程序存储器，所以在 连接中s t r b 0 - b 3 a - 1 、s t r b 0 b 2 a 0 2 、s t r b 0 b 1 、s t r b 0 b 0 都是字节使 能引脚，数据的物理地址等于逻辑地址。具体的实现方法为c 3 2 的s t r b 0 管 脚与i c 6 1 c 1 0 2 4 的输出使能端o e 和片选使能端c e l 管脚相连接，在d s p 软 件设计时将相关寄存器设置成外部扩展存储器是3 2 位的模式，这时s t r b 0 就可以作为i c 6 1 c 1 0 2 4 的输出使能和片选1 的使能信号；c 3 2 的刚w 管脚与 垄坐盔竺三堂堡主兰竺丝苎 i c 6 1 c 1 0 2 4 f l 可匣管脚相连接，作为i c 6 l c l 0 2 4 的读写信号；i c 6 1 c 1 0 2 4 的 c e 2 管脚始终接高电平，即片选2 始终使能。 图2 - 2 扩展存储器电路图 f i g 2 - 2c i r c u i td i a g r a mo f e x p a n d i n gm e m o r y 2 2 2 上电自加载电路 1 m s 3 2 0 c c 3 2 具有程序引导功能，这使得t m s 3 2 0 c 3 2 的硬件系统设计 极为灵活和方便。t m s 3 2 0 c 3 2 实时运行程序和数据可以方便的从外部的低 速e e p r o m 中装入，也可以从t m s 3 2 0 c 3 2 的串行口装入。这个程序引导功 能是由t m s 3 2 0 c 3 2 内部固化的引导程序( b o o d 实现的p 6 】。t m s 3 2 0 c 3 2 芯 片的一个引脚m c b l m p 用来选择工作方式，当该引脚为低电平时，工作 于一般的微处理器方式( m p ) ：当该引脚为高电平时，则工作于微计算机方 式( m c b l ) 。 当t m s 3 2 0 c 3 2 i 作于m c b l 方式时，其存储器的内存映射中，b o o t 程序驻留在o x 0 0 0 0 c o 至0 x 0 0 0 f f f 的地址空间内，而外部存储器装入有三个 地址空间，分别为b o o t l ，b o o t 2 ，b o o t 3 ，另外程序也可以从串行口送 入。 引导程序可以将来自其他处理器、低速e e p r o m 或其他标准的存储器 器件的程序和数据装入到高速的静态r a m 中以全速运行。用户装入的数据 字长，可以是8 位字节方式、1 6 位字节方式和3 2 位字节方式，要根据程序量 的大小来决定。 第2 章系统硬件电路 激活引导程序的方法很简单，只需将m c b l m p 引脚接高电平，复位 t m s 3 2 0 c 3 2 后即运行其内部固化的自引导程序。 t m s 3 2 0 c 3 2 有两种装入方式可供用户选择：串行口方式和存储器装入 方式。存储器装入方式又根据地址的不同分为三种，l l p b o o t l ，b o o t 2 和 b o o t 3 。t m s 3 2 0 c 3 2 是通过查询四个中断引脚来确定装入方式的，引脚低 电平有效，查询的顺序为矾t 3 ，i n t o ，小t 1 和i n t 2 。如图2 3 所示。 图2 3c 3 2 1 导流程 f i g 2 - 3f l o wc h a r to f l e a d i n gp r o g r a mo f c 3 2 采用外部存储器装入时，程序头必须包括下列信息： ( 1 ) 外部存储器的宽度( 8 1 6 3 2 ) ： ( 2 ) 程序代码块的长度； ( 3 ) 装入的目的起始地址； ( 4 ) 存储器访问的定时控制( 如等待状态数等) 。 不论b o o t 存储器的宽度如何，引导程序总是取3 2 位数据，3 2 位数据按 燕山大学工学硕士学位论文 照低位在先，高位在后的顺序存放。 本系统采用的上电自加载程序芯片是a m d 公司的a m 2 9 f 0 4 0 b ，它有4 m b i t 的存储空间，以5 1 2k b y t e s x 8b i t 形式存储。在芯片内部将5 1 2k b y t e s 分 成了8 块，每块6 4b y t e s ，该芯片实现了更灵活的擦除模式。a m 2 9 f 0 4 0 b 的 访问时间是5 5 ，7 0 ，9 0 ，1 2 0 和1 5 0 船，允许高速处理器在无等待的情况下 访问。为了消除总线争夺，a m 2 9 f 0 4 0 b 具有单独的片使能( c e ) 、写使能( w e ) 和输出使能控制( o e ) 。 2 2 3 仿真接口电路 设计一个d s p 系统，一般必须考虑系统得软硬件调试，调试d s p 系统一 般离不开d s p 仿真器，而仿真器通过仿真接口实现与d s p 之间的数据交互。 设计仿真接口比较简单，只要根据d s p 芯片所提供的接口类型按照相应的接 口标准即可。t m s 3 2 0 c 3 x ( 不包括t m s 3 2 0 v c 3 3 ) 的仿真器采用了1 2 线的仿 真接口，通过这个仿真接口与目标系统的t m s 3 2 0 c 3 x 相接进行仿真，其中， e m u 0 e m u 3 为仿真线；h 3 为时钟线；第7 脚的p d 为存在检测线，用于指 示仿真头与目标系统的连接，在目标系统中，此脚接至+ 5 v ；第8 脚为空脚； 其余为地线。其他d s p 芯片的仿真器接口都采用j t a g 标准i e e e l l 4 9 1 。图 2 - 4 为m p s d 下载口的定义 t 3 n 。 e m u l e m u 0 e m u 2 v c c e m u 3 h 3 r s t g n d g n d g n d k e y g n d g n d g n d 图2 - 4 仿真器接口图 f i g 2 - 4d i a g r a mo f e m l u a t o ri n t e r f a c e 2 2 4 复位和时钟电路 图2 5 所示为一个简单实用的上电复位电路。系统电源i i i i i 上电时， 1 4 第2 章系统硬件电路 t m s 3 2 0 d s p 芯片处于复位状态，r s 为低电平使芯片复位。为使芯片初始 化正确，一般应保证r s 为低至少持续3 个c l k o u t 周期。但是，在上电后， 系统的晶体振荡器一般需要几百毫秒的稳定期，一般为1 0 0 也0 0m s 。图2 5 的复位时间主要由r 和c 确定。 对于实际的d s p 应用系统，特别是产品化的d s p 系统，其可靠性是一个 不容忽视的问题。由于d s p 系统的时钟频率较高，在运行时极有可能发生干 扰和被干扰得现象，严重时系统可能会出现死机现象。为了克服这个情况， 除了在软件上作一些保护措施外，硬件上也必须作相应的处理。硬件上最 有效的保护措施就是采用具有监视功能的自动复位电路，这样有异常发生 时会自动复位。 图2 5 复位电路图 f i g 2 - 5c i r c u i td i a g r a mo f r e s e t 给d s p 芯片提供时钟一般有两种方法。 一种是利用d s p 芯片内部所提供的晶振电路，如图2 6 ( a ) 所示在d s p 芯 片的x 1 和x 2 c u i n 之间连接一晶体可启动内部振荡器，晶体为基本模式， 且为并联谐振。 另一种方法是将外部时钟源直接接入x 2 c l k i n 引脚，x 1 悬空。采用封 装好的晶体振荡器，这种方法使用方便，因而得到广泛应用。如图2 6 ( b 1 所 示，图中所示为其顶视图，其中的1 脚悬空。本系统即采用这种晶振连接方 法。 燕山大学工学硕士学位论文 ii x l 三2 0 u fl i上 r - - 2 2 1 3 - 1 m s 3 2 0 c 3 2 三2 0 u fl if ( a ) 接法1 ( b ) 接法2 ( a ) m e e tm e t h o d1( b ) m e e tm e t h o d2 图2 - 6 晶振电路图 f i g 2 - 6c i r c u i td i a g r a mo f c r y s t a lo s c i l l a t o r 2 3 模数转换及数据缓存电路 本系统采用的模数转换芯片是a d 公司的a d l 6 7 4 ，它是一种性能优越、 由b i m o s 工艺制成的1 2 位模数变换器芯片，采用逐次比较方式工作，它主 要由宽频带采样保持器、1 0v 基准电源、时钟电路、s a r 寄存器、比较器 和三态输出缓冲器等组成，最高采样频率蔓j 1 0 0k h z 。a d l 6 7 4 的引脚定义 3 5 1 见图2 7 。 图2 7a d l 6 7 4 9 脚图 f i g 2 - 7p i nd i a g r a mo f a d l 6 7 4 a d 部分的连接图如图2 8 所示，本系统设计了双通道模拟信号采集，这 1 6 第2 苹系统硬件电路 是其中一个a d 变换器。由r e f i n 管脚、b p l r o 借脚、r e f o u t 管脚三个管 脚和电阻的特点连接将a d 芯片设置成双极性；输入的模拟信号接2 0v s p n 管脚，可以承受1 0v + 1 0v 电压；r c 管脚接* a d 采样信号，并由s t a t u s 管脚标识每一次转换的完成。a d 的采样信号由d s p 控制f p g a 产生，d s p 软件中可以设定a d 的采样频率和采样点数，采样点数决定了a d 完成多少 次采样后f p g a 向d s p 发送中断0 信号，激活d s p 从r a m 中读取采集的数据。 图2 8a d l 6 7 4 部分连接电路图 f 培2 - 8c o n n e c t i o nd i a g r a mo f a d l 6 7 4 本系统中用作a d 数据缓冲器的是i d t 7 2 0 2 ，它是一种双端口的f i f o ( 先 入先出) 缓冲器，内部有10 2 4 x 9 位r a m 。f i f o ( f i r s ti nf i r s to u t ) 全称是先进 先出的存储器，先进先出也是f i f o 的主要特点。 2 0 世纪8 0 年代早期，f i f o 芯片是基于移位寄存器的中规模逻辑器件。 容量为n 的这种f i f o 中，输入的数据逐个寄存器移位，经n 次移位才能输出。 因此，这种f i f o 的输入到输出延时与容量成正比，工作效率得到限制。 为了提高f i f o 的容量和减小输出延时，现在f i f o 内部存储器均采用双 d r a m ，数据从输入到读出的延迟大大缩小。以通用的i d t 7 2 0 2 为例，输 入和输出具有两套数据线。独立的读写地址指针在读写脉冲的控制下顺序 地从双d r a m 读写数据，读写指针均从第一个存储单元开始，到最后个存 储单元，然后，又回到第一个存储单元。标志逻辑部分即内部仲裁电路通 1 7