（电路与系统专业论文）基于bist的嵌入式存储器可测性设计研究.pdf

中文摘要 摘要：当今嵌入式存储器在s o c 芯片面积中所占的比例越来越大，成为s o c 芯片 发展的一个显著特点。由于存储器单元密度很高，嵌入式存储器比芯片上的其它 元件更容易造成硅片缺陷，成为影响芯片成品率的一个重要因素。目前，芯片的 测试己成为制约系统集成度和规模的瓶颈，传统的自动测试设备已经不能满足大 规模集成电路测试的需求，而内建自测试的方法已经逐步运用到存储器测试中。 内建自测试设计的关键问题是有效的故障模型，有效的测试算法及其实现。 本文从研究系统芯片的可测性设计理论出发，对可测性设计中的内建自测试 方法作了深入的研究。分析了嵌入式存储器测试的几种主要方法及它们的特点和 适用范围，重点研究了存储器内建自测试方法。分析了嵌入式存储器的各种常见 故障和检测方法，并分析了当前流行的嵌入式存储器测试算法及其故障覆盖能力， 重点研究了伪随机测试算法和确定性m a r c h 算法。 本文设计了伪随机数据产生器，通过l f s r 实现，并对l f s r 改进实现概率加权、 遍历型f s r 设计，用硬件描述语言v e r i l o gh d l 编程，在m o d e l s i m 仿真平台下实现 这些设计。 本文提出了一种改进的带故障检测和定位的存储器内建自测试设计方案。采 用故障覆盖面较大的m a r c hc + 算法，基于有限状态机实现嵌入式存储器内建自测 试电路设计。通过v e r i l o gh d l 编写2 5 6 x 8 的s r a m 模型，并对s r a m 注入各种 故障，通过m o d e l s i m 仿真依次检测出这些故障，并能准确判断故障地址和故障类 型。 实验结果表明本文提出的存储器内建自测试设计方案是可行的，实现了对嵌 入式存储器故障的检测和定位，能够准确判断故障地址和故障类型，使嵌入式存 储器故障修复更加快捷、准确，同时达到故障覆盖率高、测试时间短的目的。 本论文中共有图3 l 幅，表3 个，参考文献3 3 篇。 关键词：可测性设计；嵌入式存储器；存储器内建自测试；m a r c h 算法 分类号：t p 2 7 1 a b s t r a c t a b s t r a c t ：n o w , e m b e d d e dm e m o r yh a sb e e nt a k i n gm o r ea n dm o r ep r o p o r t i o n si n s y s t e m o n - a - c h i p ( s o c ) ，w h i c hh a sb e c o m e ar e m a r k a b l ec h a r a c t e rf o rs o c w i t ht h eh i g h d e n s i t y , e m b e d d e dm e m o r yi sm u c he a s i e rt or e s u l ti nf a u l tt h a na n yo t h e rc o m p o n e n t s o nt h ec h i p ，h a sb e c o m eai m p o r t a n tf a c t o rt ot h ey i e l d i n gc h i p n o w , c h i pt e s t i n gi s s u e h a sb e c o m eab o t t l e n e c kr e s t r i c t i n gt h es c a l eo ft h ei n t e g r a t ec i r c u i t t h ec o n v e n t i o n a l a u t ot e s te q u i p m e n t sc a nn o tm e e tt h et e s td e m a n do fv e r yl a r g es c a l ei n t e g r a t ec i r c u i t t h eb i s t ( b u i l d i ns e l f - t e s t ) m e t h o dh a sb e e nu s e di nt h em e m o r yt e s t t h ek e y p r o b l e mt ot h eb i s ti st h ef a u l tm o d e l ，e f f e c t i v ea l g o r i t h ma n di m p l e m e n t f i r s to fa l l ，t h et h e s i sr e s e a r c h e st h et h e o r yt od f t ( d e s i g nf o rt e s t ) o fs y s t e m c h i p s ，g i v e sad e e p e rr e s e a r c ht ob i s ti nd f t , a n a l y s e st h em a i nm e t h o d so fe m b e d d e d m e m o r yt e s t a n dt h e i rc h a r a c t e r i s t i c s ，p a r t i c u l a r l yr e s e a r c h e st h em b i s t ( m e m o r y b i s t ) t h e na n a l y s e st h ef a u l tm o d e lo fe m b e d d e dm e m o r ya n dt h ec o m m o nf a u l t sa n d t h e p o p u l a r t e s t a l g o r i t h m s o fe m b e d d e d m e m o r y , c o m p a r e s t h e i rf a u l t c o v e r a g e ，p a r t i c u l a r l yr e s e a r c h e s t h ep s e u d o r a n d o mt e s ta l g o r i t h ma n dt h em a r c h a l g o r i t h m t h et h e s i sd e s i g n sap s e u d o r a n d o mg e n e r a t o r , w h i c hi sc a r r i e do u tw i t h l f s r ，a c h i e v e st h ew e i g h t e df s ra n de r g o d i cf s rb yi m p r o v i n gt h el f s r t h ed e s i g n i sp r o g r a m m e du s i n gv e r i l o gh d la n ds i m u l a t e db ym o d e l s i m t h et h e s i sw o r k so u tai m p r o v a b l em b i s td e s i g nw i t ht h ef u n c t i o no ff a u l t c h e c k i n ga n dd e b u g g i n g w eu s et h em a r c hc + a l g o r i t h mw h i c hh a sh i g h f a u l t c o v e r a g e ，d e s i g nt h em b i s tb a s e do nf s m ( f i n i t es t a t em a c h i n e ) w ep r o g r a mt h e s r a mm o d e lw i t hv e r i l o gh d la n di n j e c tk i n d so ff a u l t st ot h es r a m t h ew h o l e d e s i g ni ss i m u l a t e db ym o d e l s i m t h ed e s i g nc a na c c u r a t e l yf i n dt h ea d d r e s sw h i c hh a s f a u l ta n dj u d g et h ef a u l tt y p e e x p e r i m e n t a t i o nh a sp r o v e dt h a tt h em b i s td e s i g np r e s e n t e db yt h i sp a p e ri s p r a c t i c a b l e i tc a nd e t e c ta n dd e b u gt h ef a u l t so fe m b e d d e dm e m o r yw i t hl e s st e s tt i m e a n dh i g hf a u l tc o v e r a g e t h ee m b e d d e dm e m o r yc o u l da c c u r a t e l yr e p a i rt h ef a u l t sw i t h l e s st i m e k e y w o r d s ：d f t ；e m b e d d e dm e m o r y ；m b i s t ；m a r c ha l g o r i t h m c i a s s n o ：t p 2 7 1 学位论文版权使用授权书 本学位论文作者完全了解北京交通大学有关保留、使用学位论文的规定。特 授权北京交通大学可以将学位论文的全部或部分内容编入有关数据库进行检索， 并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校向国 家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名：狐耋彖 签字同期：刀毋年彭月2p l 导师签名： 踌勇 签字同期：础年钿1 , z n 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的研 究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表或 撰写过的研究成果，也不包含为获得北京交通大学或其他教育机构的学位或证书 而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作 了明确的说明并表示了谢意。 学位论文作者签名：铄宝疑 签字日期： 访年 月p 日 致谢 本论文的工作是在我的导师路勇教授的悉心指导下完成的，路勇教授严谨的 治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢二年来路勇 老师对我的关心和指导。 路勇教授悉心指导我们完成了实验室的科研工作，在学习上和生活上都给予 了我很大的关心和帮助，在此向路勇老师表示衷心的谢意。 路勇教授对于我的科研工作和论文都提出了许多的宝贵意见，在此表示衷心 的感谢。 在实验室工作及撰写论文期间，李宁、吴黎娜等同学对我论文中的系统设计 研究工作给予了热情帮助，在此向他们表达我的感激之情。 另外也感谢我的父母，他们的理解和支持使我能够在学校专心完成我的学业。 1 引言 1 1 集成电路测试的研究目的和意义 集成电路从设计到制造生成的过程中，至少要经过两轮测试，第一轮是在芯 片一级进行，通过测试来控制工艺流程并剔除有毛病芯片；第二轮是在产品封装 之后进行的较为全面的测试，以保证产品的合格率。随着集成电路设计方法与工 艺技术的不断进步，电路的集成度迅速提高，电路的硬件成本不断下降，而对芯 片测试的难度逐步增大，导致测试费用和测试时间的增加。如今芯片测试费用已 达到整个开发成本的4 0 。如何有效地对产品进行测试不但关系到开发成本的问 题，而且对产品的质量、产品的上市时间都有密切的关系。因此测试在集成电路 设计、开发中成为了重要的一环【l l 。 集成电路故障测试的目标在于故障检测和故障定位，在不同层次检测相同的 故障所需要的代价不同。广义上讲，它是一项贯穿门级、芯片级、印刷电路板级 ( p r i n t e dc i r c u i tb o a r d p c b ) 和系统级等多层次的较为复杂的研究课题。而分别要在 门级、芯片级、p c b 板级、系统级检测相同的故障，测试代价将依次以1 0 倍量级 增长【2 1 。并且随着电路输入管脚数及时钟频率的增加成指数增长，通常认为测试 生成时间是产品设计周期内最长的阶段。 同时，随着微处理技术和微电子技术的飞速发展和应用，电路系统的复杂程 度急剧增加，特别是可编程逻辑器件和片上系统( s y s t e m o na c h i p ，s o c ) 概念的出现 更是使得集成电路从单纯的数字电路或单纯的模拟电路演变为数模混和系统。集 成电路芯片和印刷电路板密度的增加，以及表面贴装技术的采用，使电路的设计 和测试点的可达性变得更加困难。传统的电路测试方法己经难以满足需求，电路 测试的难度越来越大，测试时间和成本r 趋提高，使得测试维修保障费用在产品 “全寿命周期成本”中所占的比重增大，甚至出现测试成本与研制成本倒挂的局 面【3 1 。因此，人们越来越认识到研究测试方法以及进行可测性设计的迫切性和重 要性。集成电路测试包括模拟、数字、数模混合集成电路测试，以下分别研究模 拟、数字、数模混合集成电路测试现状。 1 2 模拟集成电路测试的研究现状 在电子电路的发展过程中，模拟电路比数字电路出现得早，但是数字电路的 发展速度却比模拟电路要快得多，而且仍在日新月异地飞速发展。模拟系统测试 自6 0 年代开始研究以来，进展一直比较缓慢。探索其原因，大致有两个：一是模 拟系统的集成度较低，传统的模拟电路规模也比较小，因此采用人工测试和修理 还可以满足实际需要，即工业生产没有提出像对大规模数字系统测试那样的迫切 要求，所以模拟电路测试的研究缺少强有力的动力；另一个原因是模拟系统测试 远比数字系统困难，至今在理论和方法上均未完全成熟，可付诸实用的还比较少。 模拟系统测试的困难主要体现在如下5 个方面1 3 1 ： 1 模拟电路的输入激励和输出响应都是连续量，电路中各元件的参数通常也 是连续的，所以模拟系统中的故障模型比较复杂，难以作简单的量化。由于故障 参数也是连续的，因此从理论上讲，一个模拟元件可能具有无穷多个故障。所以 不可能像在数字系统测试中那样构造一部字典来“查阅”所有的故障。 2 模拟电路中的元件参数具有很大离散性，即具有容差。由于“容差”事实 上就是轻微的“故障 ( 只是尚在允许的范围内而已) ，它们普遍存在，其影响往 往与一个或几个元件的“大故障”等效，因此导致实际故障的模糊性，从而无法 唯一定位实际故障的物理位置。从模拟系统测试的实践看，元件参数的容差是实 施正确诊断的最大困难。 3 模拟电路中广泛存在非线性问题，包括一般电路中的非线性元件引起的， 也包括线性电路中存在的众多非线性问题。众所周知，解非线性方程通常采用迭 代法求解，因此计算量非常大。随着电路规模的线性增大，计算工作量将以指数 形式增加。 4 一个实用的模拟电路几乎无一例外地存在反馈回路，电路规模越大，反馈 回路也越复杂。而在计算机上对一个具有复杂反馈回路的模拟电路作仿真计算更 需要大量的复杂计算，因为这也是通过迭代计算实现的。 5 模拟电路中的电流是一个重要参数，也是故障信息的重要组成部分。但是 在实际测量时，除输入端口和输出端口可以比较方便地测到电流参数外，一般电 路中的支路电流均不易甚至不可测量，通常只能通过测量电压来得到。此外可测 电压的节点数也有限( 远少于电路的节点数) ，导致可用于故障诊断的有关信息量 较少，甚至是很不充分，最后造成故障定位的不唯一性和模糊性，或者根本不可 诊断。 由于存在上述特点和困难，不可能将数字系统中所使用的测试方法简单移植 到模拟系统中来，必须根据模拟系统自身的特点探索有效的测试理论和方法。尽 管数字i c 发展迅速，在很多方面已经取代了模拟电路，但在一个完整的系统中， 模拟电路不可能完全被替代。一个系统中存在模拟电路与数字电路的混合结构的 情况越来越多，近年来出现的s o c 更是如此。此时不仅测试混合结构中的模拟电 2 路需要模拟系统测试的理论和方法，而且在测试混合结构中的数字电路时也涉及 到有关模拟系统的测试方法。目前的诊断方法大都是采用对被诊断电路进行现场 测试之先于( 或后于) 电路拟似( c i r c u i ts i m u l a t i o n ) 的方法来分类。此法分为下列两 类【4 1 ：测前模拟法和测后模拟法。若仿真是在现场测试之前实施的，则称为测前 模拟，反之，则称为测后模拟。 1 测前模拟法 测前模拟法的典型方法是故障字典法，它是目前模拟电路故障诊断中最具有 实用价值的方法。这种方法既适用于线性电路故障诊断，也适用于非线性电路故 障诊断，但此方法一般只作单一硬故障的诊断。这种方法首先进行电路拟似( 这 里的拟似，既可以是理论的，也可以是实验的，甚至是经验的) ，求出故障特征； 然后根据各种故障的故障特征，构建故障字典；最后将被测电路的特性测量值和 故障字典对照，进行故障辨识以判别电路所发生的故障。故障字典法本质上是一 种经验性的诊断方法，其在线诊断比较简便省时，这是它的优点。但是，由于模 拟电路中的故障现象十分复杂，需要考虑的因素很多( 包括故障值的连续性和容 差等问题) ，因此，用字典法诊断模拟电路的故障不如诊断数字电路有效。但它毕 竟是在模拟电路故障诊断领域早期就发展起来的一种主要方法，也确实能够解决 不少实际问题，特别是那些对输入输出特性难于深入进行解析分析的系统问题， 人们后来又对它做了大量的改进工作。 2 测后模拟法 测后模拟法的典型方法主要有元件参数辨识法和故障验证法。前者要求提供 较多的诊断用信息。而后者是在电路中仅存在有限个故障假设的前提下先作诊断， 因此可以在仅获得少量供诊断用的信息条件下作诊断。 ( 1 ) 元件参数辨识法 通过解析分析，直接从网络响应与元件参数值之间的关系中求解出元件的实 际参数值，因此在测试条件充分的情况下，有可能不牵涉容差问题。但是，正因 为它是通过解析分析直接从网络响应与元件参数之间的关系中求解出元件的实际 参数值，所以它只适用于故障元件的位置已明确的场合。在元件参数解法中，待 诊断电路即使是线性的，其诊断方程通常也是非线性的，因此计算起来比较复杂， 一般需要容量较大的计算机来完成。特别是当需要从非线性诊断方程中解出所有 元件的参数值，从可解性的条件出发，端口测试必需充分。 ( 2 ) 故障验证法 一般用在测试条件较差的场合，即可及端口数较少的场合。该方法首先认为 网络中存在的故障很少，而且假定非故障元件的实际值即为其标称值，这样就可 猜测哪几个元件是故障元件。通常根据测试结果与故障元件拓扑之间的约束条件 作为验证式来判别上述猜想是否正确，如此不断筛选，直到搜索到符合“验证式 要求的真实故障元件的位置( 故障定位) 后才进行故障定值。由此可见，故障验 证法所处理的故障元件，不仅其参数值是未知的，其位置也可是未知的，这是本 方法的一个十分重要的特点。故障验证法是在获取少量故障信息的基础上作诊断， 实施较方便，但当电路的规模较大，且其中故障元件数较多时，故障验证法的筛 选、搜索工作量变得较大，不过每一次验证所涉及的运算比较简单，而且对于线 性电路通常其诊断方程可以是线性的，同时该方法中的不少运算工作可事先离线 毕备，因此一般微机便可胜任该方法的计算任务。然而，由于容差的存在，非故 障元件的实际值与标称值之间的偏差却往往并不小，以致该法诊断效果不够理想。 3 其他方法 除了上述三种主要诊断方法以外，还有一类方法称作逼近法( a p p r o x i m a t i o n m e t h o d ) 。它实际上包括测后模拟法中的优化法与测前模拟法中的概率统计法两种。 由于这两种方法所得的解都是或然的，因此也统称为近似法。 上述各种方法各有优缺点，其中测后模拟法中的元件参数解法较有发展前途， 但需要进一步改进、探索。在实际诊断中，常把各种方法结合起来使用，根据实 际场合的需要，取长补短，达到最佳诊断效果。目前，国内外许多学者正在总结 数十年来所积累的丰富的故障侦查及维修经验，以便用人工智能等方法把各种诊 断法综合应用。人工智能法包括类似字典法中的故障特征的收集和处理过程，以 及测后模拟法中的故障推理搜索等过程。 1 3 数字集成电路测试的研究现状 测试生成( t e s tg e n e r a t i o n ，t g ) 是对给定电路的给定故障确定测试向量的过程。 测试向量是在测试过程中施加给被测电路的激励和预期得到的响应的组合，是多 个向量的集合。在早期的电路测试中，测试向量是人工根据电路的结构和功能推 断得到或者使用穷举的方法来得到。随着集成电路的出现和规模的不断增长，测 试向量急剧增加，早期的测试方法已经难以满足实际的需要，取而代之的是自动 测试向量生成( a u t o m a t i ct e s tp a t t e r ng e n e r a t i o n ，a t p g ) 、可测性设计( d e s i g nf o r t e s t ，d f t ) 、边界扫描测试( b o u n d a r ys c a nt e s t ，b s t ) 和内建自测试( b u i l d i n s e l f - t e s t ，b i s t ) 等更为先进的测试技术和策略。一般来说，在大规模的电路测试中， 为了检测同样的故障集，如果能够生成高效的测试向量，压缩测试向量集，提高 电路故障覆盖率，均能极大的减少测试时间和降低测试成本。自动测试向量生成 技术正是在这样的需求下得到发展。 4 1 3 1自动测试向量生成技术的发展 在生产阶段，为了尽可能防止有缺陷或故障的芯片流入市场，需要对它们进 行测试。它需要由测试人员利用测试仪对芯片施加激励并分析其响应来判断芯片 是否存在故障。施加什么样的激励可以使故障激活，同时能在输出端测量出来是 测试的核心问题。自动测试向量生成算法就是要研究和解决如何加最少的测试矢 量达到较高的故障检测效果。从电路的时序方面考虑，对于具体的测试算法分为 组合电路测试生成和时序电路测试生成两部分。 组合电路的测试向量生成的研究相对成熟，它能提供很高的固定型故障覆盖 率。根据向量生成机制的不一样，它又可分为确定性测试向量生成和随机性测试 向量生成。随机性测试向量生成比较简单，如穷举法。利用随机算法生成一组随 机向量，分析所覆盖到的故障；再进一步产生一组随机向量，分析这组向量对剩 余故障的覆盖情况；通过反复这样的过程，不断提高故障覆盖率。这类方法的优 点是：不需要已定义好的故障模型，即可实现对电路的测试，从根本上来说属于 “功能测试”。然而，单纯的随机生成测试向量，很难达到很高的故障覆盖率。目 前在工业实践中广为使用的还是确定性测试向量自动生成。 由于确定性测试向量自动生成过程是目标制导的，可以通过不断调用其生成 过程，达到很高的故障覆盖率。1 9 6 6 年，r o t h 等人提出了基于立方体运算的5 值 d 运算 5 1 ，实际上是一种多维敏化法，它克服了一维敏化法的局限。d 算法成为 第一个建立在严格理论基础上的组合电路测试生成算法。d 算法解决了组合电路 的单固定型故障的检测，而相关的研究说明它也可以检测到大多数的多固定型故 障。理论上，对于任何非冗余组合电路，d 算法均能为任意单固定型故障找到测 试，但由于其在进行敏化通路的选择时随意性太大，因此会使得相当一部分选择 失败，只好进行回溯。这些大量的回溯，对d 算法的效率有很大的影响。 d 算法的发展中具有代表性的是1 9 8 1 年由g o a l 提出的基于通路判定的 p o d e m 算法【6 l ，又称通路判定法。它采用了深度优先的反响追踪策略，吸收了穷 举算法的优点，将d 算法中对d 驱赶模式和相容性运算模式的两种穷举搜索变成 只对与目标故障逻辑相关的那些初级输入赋值的一种穷举搜索，避免了许多盲目 的试探，减少了d 算法中回溯与判决的次数，提高了效率。但是p o d e m 重复判 定和反向追踪的次数仍然很大，为了加速测试生成，1 9 8 3 年f u j i w a r a 等发表了面 向扇出的f a n 算法。f a n 算法丰富和发展了测试生成算法的基本思想，且运算速 度较快，故障覆盖率较高，近年来得到了进一步的发展。s e l l e r s 等人在1 9 8 6 年提 出布尔差分法，它是通过对数字电路布尔方程式的差分运算来求得测试，能获得 测试集的一般表达式，可以求出所给故障的全部测试矢量。由于它将电路描述抽 5 象为数学表达式，从而可进行严密的数学推导，因此有较高的理论价值，但该算 法的运行效率不如d 算法。近年来人们不仅对已有测试算法做了进一步完善，而 且提出了若干新的测试生成算法，例如层次式测试生成、专家系统方法、b d d 测 试生成方法、基于遗传算法的测试生成算法、基于神经网络的测试生成算法等。 时序电路测试矢量生成算法主要分为两类1 7 1 ：一类是建立一个电路模型，通 过组合a t p g 方法生成测试码的时间帧展开方法；一类是使用一个故障模拟器和 一个矢量生成器获得测试码的基于模拟的方法。 使用模拟方法的优点在于：在一个向量被选为测试向量之前，首先对它进行 模拟。一个事件驱动的模拟器不仅分析了电路的逻辑，也分析了电路的时序，被 选中的向量能够保证不受冒险与竞争的影响。基于模拟的算法的典型代表就是遗 传算法。遗传算法的优点在于它的向量是随机生成的，只要评估函数定义好，就 可以进行向量的筛选。缺点是遗传算法本身就存在着效率与质量的权衡问题，要 提高效率，很多时候不得不对所生成向量的质量有所让步。反之，若要提高质量， 就会牺牲效率。经过多年的研究和改进，已经将遗传算法和其它算法联合使用， 基于蚂蚁算法和遗传算法的测试矢量生成算法就是一个成功的例子。 相对于组合电路而言，时序电路的测试向量自动生成要复杂得多，其生成过 程非常耗时。时序电路的自动测试向量生成过程拓展了通路敏化的概念，结合时 间帧和状态迁移生成测试向量。由于存在寄存器，电路内部逻辑的可控制性和可 观察性变弱，因此时序电路很难取得很高的故障覆盖率，特别是对一些复杂电路， 其时序深度过大，利用时序电路的测试向量生成不仅不能够提供很高的故障覆盖 率，而且还要耗费很长的时间。当前在学术界和工业界普遍使用的方法是在进行 系统设计时就充分考虑测试的要求，即用故障诊断的理论去指导系统设计，这就 是可测试性设计。 1 3 2 可测性设计技术的发展 在v l s i 电路中，可测性设计结构是最为广泛接受的设计技术，原因就在于添 加了可测性设计的电路变得容易测试。为了评估测试电路的难易程度，可测性设 计中引入了两个基本概念，就是可控制性和可观测性，在自动测试向量生成算法 研究过程中得知：电路的可控制性和可观测性越好，电路的测试向量生成越容易。 可测性的目标就是通过在电路中加入一定的可测性设计结构，提高电路的可控制 性和可观测性。 可测性设计主要方法分为两大类1 8 1 ：一是特定的d f t 方法；二是结构化的d f t 方法。结构化的设计方法包括扫描设计、边界扫描设计以及内建自测试等方法。 6 结构化设计方法把可测性设计系统条理化，我们在对电路或者系统进行可测性设 计的时候越来越多的选择了结构化的可测性设计方法。 1 特定的可测性设计 特定的可测性设计( a d h o cd f t ) 是以外部测试和特定目标可测性设计为基础， 即针对特定功能和结构的电路板进行可测性设计，判断其是否符合可测性要求， 若不满足，通过改善电路的设计方案来提高其可测试性，直至满足要求。它主要 采用外部测试方法，测试向量的输入和测试响应的输出均通过被测设备的输入输 出端口进行操作，对被测对象内部节点的控制和观测则采用以测试针床为基础的 在线测试技术。其主要缺点如下： ( 1 ) 设计与系统的具体功能和结构紧密相关，对较复杂的系统进行设计的难度 大、周期长； ( 2 ) 难以实现时序电路的测试； ( 3 ) 需要专用针床和测试仪器，成本高，测试有可能会损坏电路中的元件； ( 4 ) 随着芯片管脚间距的减小以及表面贴装技术s m t ( s u r f a c em o u n t i n g t e c h n o l o g y , s m t ) 技术、m c m ( m u l t i c h i pm o d u l e ) 技术的发展，采用物理接触的针床 测试方法的适用范围日益减小。 目前，特定目标可测性设计已逐渐被其他的可测性技术所代替。尽管如此， 对于分离元件较多、复杂程度较低的电路而言，特定目标可测性设计方法仍然是 一种不可或缺的方法。 2 扫描设计 扫描可测性设计的基本思想就是在测试模式下把电路内部的存储单元( 触发 器、锁存器等时序单元) 全部或部分地构建成链式结构，并采用扫描寄存器来代替 原有的存储单元，由此组成串行的扫描链，每个扫描单元的状态可以通过从扫描 输入端串行输入数据来确定，扫描单元也可以用来捕获电路内部节点的逻辑值， 并通过扫描输出端来观测。 基于扫描设计又分为两种：全扫描以及部分扫描。全扫描设计是指将电路中所 有的触发器替换为扫描触发器并将它们连在一起形成扫描链的设计方法。部分扫 描设计则是将电路中的部分触发器替换为扫描触发器并将它们连成一起构成扫描 链的设计方法。部分扫描一般用在那些时序关键( c r i t i c a lt i m i n g ) 的数据通路设计 上。因为数据通路速度快，对时序的要求非常严格，而扫描替换增加了路径延时， 故这些路径上的时序单元不进行扫描替换。 基于扫描设计大大提高了待测电路内部节点的可控制性和可观测性，扫描链 消除了待测电路内部的时序逻辑，可以通过组合a t p g 方法来生成高效的测试向 量，可以显著地降低测试的复杂性，有效降低了电路在测试向量生成、故障模拟 7 和故障分析等各方面的费用。但是其不足在于使芯片面积略微增大。这不仅是因 为基于扫描设计要将普通的触发器替换为扫描触发器，而且是由于采用基于扫描 设计大大增加了布线复杂性，复杂布线本身也将占用较大的芯片面积。 主要的扫描技术有 9 1 ：1 9 7 5 年n e c 公司提出扫描通路设计，1 9 7 8 年i b m 公 司提出电平敏感扫描设计，1 9 8 0 年富士通公司提出随机存取扫描设计。此外还有 多扫描链的设计、部分扫描设计等。 3 边界扫描设计 在系统级测试上，人们提出了一种边界扫描设计方法。这种方法主要用于解 决p c b 板上芯片与芯片之间的互连测试。从2 0 世纪7 0 年代以来，印刷电路板的 测试几乎都是依赖于一种针床( b e d o f - n a i l s ) 技术。这种方法借助于一个具有针床的 固定设备，利用针床上的铜连线测试电路板上的连接点，从而达到测试部件连接 短路、断路等故障的目的0 0 l 。针床测试是基于物理的接触进行的。随着印刷电路 板制作工艺的发展，板上的组件密度逐渐增加而间隙越来越小，尤其是表贴芯片 的大量使用，使得板上互联芯片之间和板级之间的测试愈加困难，针床测试技术 无法满足这些测试要求。边界扫描技术正是为了解决板级测试所遇到的困难而提 出来的。1 9 8 8 年，欧洲联合测试行动小组( j e t a g ，后来由于美国的加入而改为 j t a g ) 提出并通过了基于d f t 的边界扫描测试总线规范。1 9 9 0 年，这个标准正式 被批准为i e e e l l 4 9 1 1 9 9 0 标准，即j t a g 标准。边界扫描机制可以实现下列目标： ( 1 ) 测试电路板上不同芯片之间的连接； ( 2 ) 测试芯片及电路板的功能； ( 3 ) 应用边界扫描寄存器完成其他测试功能，如伪随机测试、特征分析、低速 静态测试等。 边界扫描机制提供了一种完整的、标准化的可测性设计方法。自从边界扫描 标准出现以来，市场上支持边界扫描机制的芯片及设计丌发软件与日俱增，其应 用越来越广泛。需要指出的是，边界扫描机制适用于集成度比较高的电路，对于 集成度较低的电路而言，采用边界扫描方法有可能会得到更为优化的设计结果。 但边界扫描增大了芯片面积，且串行扫描的特点使得整个测试时间非常长。 4 内建自测试 内建自测试是另一种重要的可测性设计方法。这种方法的基本思想是由电路 自己生成测试向量，不要外部施加测试向量；并依靠自身逻辑来判断测试响应是 否正确。与扫描可测性设计相比，内建自测试最大的优点在于性能上不受芯片管 脚与a t e 设备接口之间电气特性的限制，能实现全速( a t s p e e d ) ；! 燹1 试。 b i s t 又分为了逻辑内建自测试( l o g i cb i s t ，l b i s t ) 和存储器内建自测试 ( m e m o r yb i s t ，m b i s t ) ，m b i s t 又分为r a mb i s t 以及r o mb i s t 。由于b i s t 要求 片上生成测试向量，而随机逻辑的测试向量生成是非常复杂，需要很大的存储空 间和很长的测试模拟时间，故l b i s t 在实际电路设计中应用有限，而存储器结构规 则，储器的测试需要的测试向量非常简单，测试激励可以通过存储或硬件电路很 容易的生成，因此m b i s t 在集成电路设计中被广泛使用。 1 4 数模混合集成电路测试的研究现状 电子信息技术的迅猛发展，使得电路的复杂程度急剧增加，更多的电路开始 同时包含数字和模拟两个部分，现在这种技术多用在无线通信网络、多媒体信息 处理过程控制和实时控制等系统中。由于数模两种电路的测试方法不同，混合电路 在故障测试与诊断上比单纯的数字电路或模拟电路的测试都要困难。目前的电路 诊断测试研究工作大部分针对数字电路或者模拟电路，而综合考虑数模混合的电 路测试方面的研究工作仍然比较少，常采用一些针对特例的专用方法。据统计， 整个设计及测试时间的7 0 都用在占全部晶体管数目不到1 0 的混合信号电路部 分【1 0 】。随着数模混合信号电路在系统中的应用越来越广泛，传统的方法已经不能 满足发展的要求，急需研究出系统化的、行之有效的数模混合电路的测试方法。 因此，数模混合电路的测试技术研究依然是目前研究的一个重要课题。数模混合 信号电路测试方法有如下几种方法： 1 故障字典法 故障字典法的基本思想是：首先提取电路在各种故障状态下的电路特征；然后 将特征与故障的一一对应关系列成字典。在实时诊断时，只要获取电路的实时特 征，就可以从故障字典中查出此时对应的故障，完成故障定位。故障字典法属于 测前模拟诊断，即对电路的仿真在现场测试之前实施，其思想比较简单易懂，也 易于实时诊断，是目前众多电路故障诊断方法中较为实用的一种。 目前在数模混合电路的测试中，主要是用直流域和时域的字典法来诊断，所 以一般只能处理单故障和硬故障，较难处理多故障和软故障。同时，故障字典的 建立需要大量实践经验的积累，也是其不可避免的缺点。 2 基于瞬态响应混合电路测试的神经网络方法 该方法的基本思想】：因为任何电路的响应都包括电路内部发生情况的信息， 所以能用瞬态响应对电路进行统一分析。不同电路状态下的瞬态响应曲线能够区 分出电路的各个不同状态，只要采样输出点在不同时间下的电压值就能提取输出 点的时域特征，然后作为神经网络的输入进行处理后就可判断有无故障。很多研 究已经确定瞬态响应测试是测试线性电路元件的有效方法。应用到电路的模拟部 分时，脉冲会引起电路的瞬态响应。假定脉冲的脉宽超出被测试设备的带宽，就 能精确采样到响应输出，这样就没有必要进行耗时的故障模拟。瞬态响应测试实 质上是功能测试，即只检测影响设备功能的故障。瞬态响应测试的思想一样能应 用于非线性数字部分，测试信号的时序用标准数字测试技术排列。在电路输入端 应用合适的类似数字测试信号来激励数字模块，然后在输出端采集瞬态响应信号。 所观测到的时域瞬态信号能通过傅立叶变换分解成频域信号，然后与无故障电路 的频谱信号比较或与无故障状态下的期望瞬态响应相关联。这样，数模混合电路 就勿需分离成模拟电路和数字电路，也勿需加额外的芯片设备就可以测试。瞬态 响应测试只要监测输入节点和输出节点，提取输出点的时域特征即可，这样在测 试过程中就会方便很多。瞬态响应测试还利用神经网络处理提高了测试的准确度， 通常比传统的小信号测试或静态测试速度快，节省了测试时间，大大简化了测试 的过程。但选择什么样的激励信号和神经网络能更好地发挥此方法的优点也是需 要解决的问题。 3 基于离散事件系统理论的混合电路测试 目前，离散事件系统理论( d i s c r e t ee v e n ts y s t e m ，d e s ) 是一个比较活跃的研究领 域。该理论由于具备在各应用领域的广泛适应性而得到迅速的发展。运用d e s 理 论所研究的系统要具有以下两个关键特征【1 3 1 ： ( 1 ) 系统的动态过程是事件( e v e n t ) 驱动而不是时间驱动； ( 2 ) 描述系统的变量中至少有一些是离散的( d i s c r e t e ) 。 由于数模混合电路的测试具备以上两个关键特征，所以可以采用d e s 理论对 其进行分析研究。用d e s 进行数模混合电路的可测试性与故障诊断分析，主要进 行三个方面的工作： ( 1 ) 对电路系统g 的可测试性进行判断； ( 2 ) t 给定时，求电路的最小测试集m i n o e s ( t ) ； ( 3 ) 计算电路测试的故障隔离率。 该理论对数字模拟信号的测试用同一个数学模型，不必因为电路中信号模型 的不同而将被测试电路按信号类型分开处理。用d e s 理论进行混合电路测试的关 键是最小测试集的求取比较复杂，尽管在这方面目前已有大量的研究，但并未取 得突破性的进展，仍是研究的难点之一。而且在电路的测试过程中，由于不同类 型的电路对应不同的功能测试和诊断程序，整个编程过程工作量大，维护和修改 起来比较费劲，所以此方法需要实践加以验证。 4 磁场映像技术 这种方法的依据电路板通电后，其上方磁场分布是电路中交变电流的辐射电 磁场和周围环境磁场影响的合成。电路板元器件发生故障时，必引起电流模式发生 改变，从而导致磁场分布也发生变化。这种根据电路板附近磁场分布变化对电路 l o 板进行故障诊断的技术称之为基于磁场映像的印刷电路板故障诊断技术。该技术 无需与电路板直接接触就可以测得其磁场分布的数据，省去了各种测试夹具和连 接装置，降低了测试设备对电路的干扰，给在线测试和诊断带来一定的方便和安 全性，也是测试技术的最新发展方向。 国内外在数模混合电路的测试方面的研究还比较欠缺，还没有出现成熟的理 论和产品。数模混合电路的测试在理论方面还有很长的路要走。数模混合电路测 试在以后的发展中需进一步提高已有的故障诊断方法，研究新型的测试信息处理 技术与故障诊断方法，将更好的、更优化的模型应用于数模混合电路的测试上； 其次，在实际的故障诊断中，只用一种理论对电路实施测试往往会受到很大的局 限性，而且当今的电路故障诊断领域发展很活跃，出现了许多新的测试概念。因 此考虑多种理论、学科的融合也是未来的发展方向之一。 1 5 本文的主要内容 数字集成电路是集成电路中发展最快的技术领域之一，它广泛应用于各行各 业，规模也越来越大。随着v l s i 技术进入深亚微米，电路同趋复杂，集成度日益 增高，由此导致的数字集成电路测试同益复杂。本文主要研究数字集成电路测试 中的嵌入式存储器测试。本文所作的主要工作有： 1 研究了模拟、数字、数模混合集成电路测试现状，并分析了当前常用的可 测性设计方法。重点研究了嵌入式存储器测试的重要性及嵌入式存储器测试的几 种主要方法及它们的特点和适用范围。 2 研究了嵌入式存储器的常见故障及其故障表现和检测方法。分析了当前主 要的嵌入式存储器测试算法和故障覆盖能力，重点研究了伪随机测试算法和确定 性m a r c h 算法。 3 设计了伪随机数据产生器，用l f s r 实现伪随机数据产生器，并对l f s r 改 进实现概率加权、遍历型f s r 的设计。v e r i l o gh d l 完成了设计的r t l 描述，并在 m o d e l s i m 仿真平台下仿真实现了各种伪随机测试数据。 4 提出了一种改进的带故障检测和定位的存储器内建自测试设计方案，实现 了对嵌入式存储器故障的检测和定位，能够准确判断故障地址和故障类型。采用 故障覆盖面较大的m a r c hc + 算法，基于有限状态机实现整个电路设计。通过v e r i l o g h d l 编写一块2 5 6 x 8 位s r a m 模型，并对s r a m 注入各种故障，通过m o d e l s i m 仿真 依次检测出故障，并准确判断故障地址和故障类型。实现了这种改进的带故障的 检测和定位的存储器内建自测试设计。 2 嵌入式存储器测试方法研究 2 1 嵌入式存储器测试意义 随着s o c 的发展，电路或系统将集成越来越多的嵌入式存储器。目前，系统 芯片中的嵌入式存储器的面积己经超过6 0 。因为存储器的单元排列非常紧密， 导致产生的故障类型多种多样，并且嵌入式存储器比逻辑模块具有更高的复杂度 和更多的共用信号，所以产生故障的可能性就更高。这种趋势不但增加软硬件协 同设计的难度，而且在芯片的成品率控制和故障检测方面也引发了新的技术难题。 同时，s o c 芯片集成的存储器数目增多将使芯片层数增多、制造工艺更加复杂并 且增大了单元密度，片上存储块的失效率明显增大，这成为s o c 芯片成品率下降 的一个主要原因。因此，存储器的可靠性测试研究就非常必要，快速而高效地对 存储器测试，是批量存储器测试的一个重要课题。存储器测试是数字集成电路测 试的一项关键内容，这是因为 1 4 1 ： 1 存储器是电子产品的关键部分，当今的各种数字系统中几乎全部包含存储 器。 2 存储器芯片的密度和复杂程度日益提高，甚至超过了微处理器。 3 存储器结构具有规律性，这种有规律的结构虽然在设计初期可易于进行可 测性设计，但因包含时序特征的单元，存储器测试比结构有规律的组合电路的测 试更复杂得多。 4 存储器电路类型多样化。 5