（电路与系统专业论文）高频保护通道测试仪及其数字信号处理算法研究.pdf

摘要 高频保护通道测试仪是一种用于测试电力线故障信息并实现电路主保护的 测试仪器。该装置通过高频发讯机与相应外围加工设备合成并传送发端测试信 号，于收讯机端接收此信号并分析传输通道故障信息。 本文针对当前市场该产品设计上的某些缺陷从总体上提出了一种全新的设 计思路：采用d s p ( 数字信号处理器) 进行信号处理以及通用计算机用于人机 交互。本文介绍了装置硬件核心数字信号处理器t m s 3 2 0 c 5 4 0 9 在软硬件设计上 的特点并提出了作者在设计中的若干心得体会。此外本文还集中分析了应用于 本设计的数字信号处理算法并对其中某些经典算法提出了改进意见。 本项目来自于湖南省电力试验研究所科研项目“智能化电力线载波通道铡 试装置”。该装置现已通过权威部门鉴定，各项测试结果达到或超过预期指标。 关键词：高频保护数字信号处理软硬件设计算法 a b s t r a c t h i g h - f r e q u e n c yp r o t e c t e dc h a n n e lt e s t i n gi n s t r u m e n t ( h f p c f i ) i sak i n do f f a c i l i t yu s e dt o t e s tt h ef a i l u r eo fe l e c t r i c c i r c u i t r y i tc a nr e a l i z et h ec i r c u i t r y s p r i m a r yp r o t e c t i o na sw e l l b yu s i n gi t sh i g h f r e q u e n c yt r a n s m i t t e rt o g e t h e rw i t h r e s p e c t i v ep e r i p h e r a lp r o c e s se q u i p m e n t s ，p r o g r a m m a b l et e s t i n gs i g n a l sa r ea d d e d t o t h et r a n s m i s s i o nc h a n n e l w i t ht h ee m b e d d e dr e c e i v e rt h eh f p c f ia n a l y z e st h e s i g n a l sc a u g h t f r o mt h et r a n s m i s s i o nc h a n n e li no r d e rt og e tt h ef a i l u r ei n f o r m a t i o no f t h ec h a 6 m e l c o n t r a p o s e dt 0 c e r t a i nl i m i t a t i o n si n p r o d u c td e s i g no f s u c hi n s t r u m e n t si n c u r r e n tm a r k e t s ，t h i st h e s i sr a i s e san e w d e s i g nm e t h o d ，i n w h i c h d s p ( d i g i t a ls i g n a l p r o c e s s o r ) a n dp ct e c h n o l o g ya r ea d o p t e di ns i g n a lp r o c e s s i n ga n dm a r l m a c h i n e i n t e r c o m m u n i c a t i o nr e s p e c t i v e l y t h ep a p e ri n t r o d u c e st h es y s t e m sk e r n e l ，d i g i t a l s i g n a lp r o c e s s o r ( d s p ) t m s 3 2 0 c 5 4 0 9 s c h a r a c t e r i s t i c si nh a r d w a r e & s o f t w a r e d e v e l o p m e n t sa n dp r o v i d e sm a n y a u t h o r sc o m p r e h e n s i o ni ni t i na d d i t i o n ，t h ep a p e r f o c u s e so n a n a l y z i n gd s pa l g o r i t h m sa p p l y i n g i nt h ep r o j e c ta n dm a k e ss o m e i m p r o v e m e n t s o f t h e m d e r i v e df r o mt h es c i e n t i f i cr e s e a r c h p r o j e c t - - n t e l l e c t u a l c a r r i e r - w a v e c h a n n e l t e s t i n g i n s t r u m e n tf o re l e c t r i c c i r c u i t r y ”，t h i sp r o j e c t h a s p a s s e d a p p r a i s e m e n tm a d eb ya u t h o r i t yd e p a r t m e n ta n da l lt e s t i n gr e s u l t sa p p r o a c h e do r e x c e e d e da n t i c i p a t e d t a r g e t s k e y w o r d s ：h i g h - f r e q u e n c y p r o t e c t i o n d i g i t a ls i g n a lp r o c e s s i n g s o f t w a r e & h a r d w a r ed e s i g n a l g o r i t h m s 高频保护通道测试仪及其 数字信号处理算法研究 ( 摘要) 高频保护通道测试仪是一种用于测试电力线故障信息并实现 电路主保护的测试仪器。该装置通过高频发讯机与相应外围加工 设备合成并传送发端测试信号，于收讯机端接收此信号并分析传 输通道故障信息。 本文针对当前市场该产品设计上的某些缺陷从总体上提出了 一种全新的设计思路：采用d s p ( 数字信号处理器) 进行信号处 理以及通用计算机用于人机交互。本文介绍了装置硬件核心数字 信号处理器t m s 3 2 0 c 5 4 0 9 在软硬件设计上的特点并提出了作者在 设计中的若干心得体会。此外本文还集中分析了应用于本设计的 数字信号处理算法并对其中某些经典算法提出了改进意见。 本项目来自于湖南省电力试验研究所科研项目“智能化电力 线载波通道测试装置”。该装置现已通过权威部门鉴定，各项测试 结果达到或超过预期指标。 一 全文共分六章： 第一章鼍论 本章中介绍了继电保护的主要作用及组成；论述了文章研究 的市场背景和发展现状；本章还给出了高频保护通道测试仪系统 框图及功能简介；介绍了装置的主要技术指标和研究所作的主要 工作。 第二章d s p 性能介绍 本系统设计的一个创新就是针对高速采样信号采用了专用数 字信号处理( d s p ) 芯片t m s 3 2 0 c 5 4 0 9 。本章首先介绍了d s p 芯片 一般特点；叙述了d s p 的产生与历史；系统地介绍了应用于本设 计的d s p 芯片t m s 3 2 0 c 5 4 0 9 所在系列的芯片性能特点和具体结 构：笔者还就具体软硬件设计中出现的某些具体问题给出了相关 介绍和心得体会。 第三章高频保护通道测试仪硬件结构设计 本章系统地介绍了装置硬件结构：从振荡器和选频表两个方 面详细介绍了装置的各个功能模块；本章就系统硬件设计上的创 新给出了两个具体例子：高速采样芯片a d 8 7 6 采样时钟的设计与 前级衰减电路的设计。前者通过分析a d 8 7 6 采样时序和 t m s 3 2 0 c 5 4 0 9 的i o 口读时序，采用t m s 3 2 0 c 5 4 0 9 外部读写信 号逻辑作为具体采样时钟的驱动信号：后者通过采用数控电位器 x 9 c 1 0 3 使运算放大器增益动态可调。 第四章高频保护通道测试仪软件结构设计 本章描述了装置软件总体框架；对软件主体，d s p 部分软件 程序流程作了详细介绍；此外就软件编程的具体例子给出了两个 程序段：a d 8 7 6 采样程序与低通滤波程序。前者采用t i ( 德州仪 器) t m s 3 2 0 c 5 4 x x 格式的汇编语言，后者采用a n s ic 语言。同 时指出了软件设计调试时几个普遍问题并给出解决方法。 第五章软件算法方案设计 本章首先就采样中高采样率下低频信号存储信号周期数过少 的问题( 存储空间固定) 给出了软件算法上的降采样率方案( 信号抽 取) 介绍。此外介绍了f i r 数字滤波器的数学推导和具体实现方法 并就软件算法创新给出了应用于频率计算的两个具体例子：f f t + 移相算法和过零点统计法。前者改进了经典f f t 算法中由于频谱 泄漏导致频率分辨率不高的问题；后者通过对采样信号过零点值 统计和修j 下同样可以实现频率计算， 第六章现场测试结果及鉴定结论 本章主要给出装置的现场测试结果及鉴定结论。并以附录的 形式在文章末尾提供详细文本。 结束语( 略) 参考文献( 略) 致谢( 略) 附录1 ( 略) 附录2 ( 略) 高频倮护通道测试仪及数字信号处理算法研究 第一章绪论 1 1 引言 继电保护是电网的一个重要组成部分，它对电力系统本身及重要用户的 安全运行影响很大，对于因继电保护装置本身故障造成的保护异常停运，有 的因未及时处理，最终导致停止了供电，这都严重影响了电网的安全稳定运 行。因此，消除保护缺陷，减少其异常停运的时间是十分重要的。目前，在 我国2 2 0 k v 及以上系统以及l l o k v 非终端变电力线保护中广泛采用了高频保 护【文献i i 3 7 1 页i 。高频保护利用高频收发讯机或载波机及相应的高频通道 加工设备( 由高频电缆、结合滤过器、阻波器、耦合电容、电力线等组成) 传送本侧及接受对侧故障信息，从而可以在线路故障时，实现线路全长的无 时限切除故障，并且在线路外部故障时不会发生误动。因此高频保护通常用 做线路的主保护，地位十分重要。 由于高频保护必须利用高频收发讯机或载波机及相应的高频通道设备传 送本侧及接受对侧故障信息，因此这些设备的不正常工作将会导致高频保护 的误动或拒动。运行统计表明高频保护的不正确动作主要是由于高频收发讯 机或载波机及相应的高频通道设备的不正常工作引起的。因此，保证高频收 发讯机或载波机及相应的高频通道设备的完好性是高频保护可靠工作的前 提。 1 2 论文研究的背景及发展现状 目前高频收发讯机或载波机及相应的高频通道设备的测量调试中广泛使 用的仪器仪表有高频振荡器、高频选频表、高频频率计、真空管毫伏表和时 间测量仪，此外测试中还需使用到一些标准电阻和标准电容。由于仪器仪表 种类和台数多，使现场试验人员难以掌握，在试验时耗费大量时间，常常造 成高频收发讯机或载波机及相应的高频通道设备的调试质量不良或导致检修 时间延长。且这些仪器仪表基本都是由晶体管电路( 较早期产品为电子管电 路) 和小规模i c 组成，调试复杂，性能不稳定。而这样的测量试验设备仍是 目前继电保护专业和载波通信专业所广泛使用的仪器，急需改善。 近年来，一些生产厂家推出了一些新的产品，如合肥华飞电子仪器开发 公司的电平振荡器、选频电平表，江苏宏图高科技股份有限公司推出的载波 通信综合测试仪等。这些新产品大致分为两种，一种是单台的选频表和振荡 湖南大学硕士毕业论文 器，另种是将选频表和振荡器合为一台仪器。这些新产品采用了一些新技 术，主要体现在两个方面，一是振荡器采用d d s ( 直接数字频率合成器) 芯 片作为高频信号发生器，二是采用单片机控制，可通过装置面板的按键直接 输入频率、电平和其他一些控制量。由于这些新技术的采用，装置的性能比 晶体管电路构成的装置有了一定的改善，在操作上也简单方便了许多。 但由于技术的局限性，这些新产品仍存在许多不足之处。主要表现为： ( 1 ) 选频表除采用单片机作为参数输入手段外，其他电路与以前的产品相 比没有改善，仍然采用模拟电路实现，电路复杂、调试难度高、性能不稳定。 ( 2 ) 组合式仪器的组合程度低，基本只有振荡器和选频表的功能。而试验 要求的仪器仪表及元器件还有高频频率计、真空管毫伏表、时间测量仪、标 准电阻、标准电容等，因此现场试验仍需要其它仪器仪表同时使用，导致试 验接线复杂，效率低，与早期产品进行试验没有多大改观。 ( 3 ) 在电平的调节方式上采用的仍是用电阻组成的衰减电路。与早期的产 品没有区别。 ( 4 ) 与早期产品一样，不具备试验规程的融入功能j 如提示试验人员试验 项目、试验接线、试验步骤、试验方法和试验要求等) ，试验数据记录和试验 报告编写功能等。 另外，根据查新，国外同类仪器也是处于国内仪器同等水平，所以要改 善测试仪器的不足之处，必须开发研制新产品。本文所做的研究正是要解决 这些问题，研制出完善的、适合现场全方位使用的智能化电力线高频载波通 道测试装置。 1 3 本装置主要技术指标 本项目研究成果g p 1 型载波通道综合实验装置主要应用予各种继电保 护和载波通讯装置的试验、测量。装置的技术性能指标达到或超过了目前广 泛使用的j 争立测试装置的技术性能指标。主要技术指标如下： l ，振荡器技术指标： 频率范围：2 0 0 h z - 6 2 0 k h z 。 频率误差：优于1 0 h z 。 电平范围：6 0 2 0 d b ( 输出阻抗0 q 时) 。 - 6 0 1 4 d b ( 输出阻抗7 5 q 、1 0 0 q 、1 5 0 q 、6 0 0 q 时) 。 高频保护通道测试仪及数字信号处理算法研究 电平误差：o d b 1 0 k i - i z 平衡6 0 0 f 2 1 2 0 c 时，小于0 1 d b ： 其他情况下：小于o 3 d b 。 2 ，选频表技术指标： 频率测试范围：2 0 0 h z 6 2 0 k h z 频率误差：优于1 0 h z 3 ，毫秒计技术指标： 时间测试范围：0 1 m s 9 9 s 时间误差：0 2 m s 1 4 系统框图及功能介绍 高频保护通道测试系统框图如图1 1 所示。 电力线 图中上半部为振荡器组成框图，下半部为选频表组成框图。在振荡器中， 测试信号发生模块主要负责产生测试信号( 具体参数见1 4 节) ；增益调节模块 主要调节输出测试信号的幅度并辅以功率放大功能：输出模式切换模块负责 信号输出至电力线前的输出阻抗切换。在选频表中，输入模式切换模块负责 信号输入阻抗的切换：增益调节模块负责输入大电平信号衰减与采样前信号 的幅度增益调节；信号处理模块包括了采样模块与信号处理机模块，负责输 入信号的处理。 1 5 本文所做的主要工作 高频保护通道测试装置设计工作分为两大个部分，即硬件结构设计，软 湖南大学硕士毕业论文 件实现与算法方案设计。 一、高频保护通道测试装置的硬件电路设计。 该测试装置的硬件分为上位机和下位机，其中上位机用于人机交互，下位 机用于测试用途。是电路设计的主体部分，主要由高频振荡器电路、选频电 平表及频率表电路和附加电路组成。 上位机为通用计算机。 高频振荡器电路部分主要由单片机控制电路、频率信号发生电路和电平调 节电路等组成。由a t 8 9 c 5 1 单片机控制d d s 芯片a d 9 8 5 0 产生可控的频率信 号，并由该单片机控制四片e 2 p o t 7 m 非易失性数控电位器x 9 c 1 0 2 调节电平 值。这部分电路主要完成获得频率、电平可控的高频信号的任务。 选频电平表及频率表电路部分主要由输入电平调节电路、模数转换电路和 数字信号处理电路等组成。这部分电路主要完成测量高频信号的频率和电平 的任务。由d s p ( 数字信号处理器) 芯片t m s 3 2 0 c 5 4 0 9 作微控制器。输入信 号经数字电位器调节到合适范围后，进入高速模数转换芯片a d 8 7 6 变为数字 信号，由d s p 进行数字信号处理，得到信号的频率值及电平值。 附加电路主要是电阻、电容电路，有三组标准电阻( 7 5 q 、1 0 0 q 、3 0 0 q 、4 0 0q 、1 0 0 0 q ) 和一组标准电容( 3 3 0 0 p f 、4 5 0 0p f 、6 6 0 0p f 、7 0 0 0p f ) ， 供试验时使用。 二、高频保护通道测试装置软件算法方案设计。 智能化电力线高频保护通道测试装置的软件算法设计主要涉及到以下几 个方面：l ，降采样率方案设计；2 ，带通、低通数字滤波器方案设计；3 ，频 率计方案设计。 对于电力线高频保护通道测试系统。其输入的周期测试信号频率变化范围 为：2 0 h z 6 2 0 k h z 。在硬件中，系统采用了高速a d 芯片a d 8 7 6 用于信号采 样，其最大采样率为2 0 m s p s ，完全可以满足奈氏准则。然而这里又遇到另一 个问题，即对于低频输入信号在高采样率前提下，有限的采样点容纳不下足 够的信号周期数来进行信号处理。故信号的采样率在这种情况下必须适度降 低。对于本系统，可以在硬件上降低采样时钟来实现；同样的，也可以在不 变动硬件结构的前提下采用软件算法实现采样率的降低。这里，笔者将给出 降采样率滤波器的算术原理和具体实现方案。 高频保护通道测试仪及数字信号处理算法研究 电力线高频保护通道测试系统的工作通过在保护通道中加入频率可编程 信号，在接受端通过分析不同频段内的幅值响应来分析保护通道性能。这就 要求系统中必须有中心频率和通带动态可调的带通滤波器来获得具体频带中 的信号特征；并要求系统中同样有通带截止频率为6 2 0 k h z 的低通滤波器来滤 除信号最大输入频率外的高次谐波与通道杂波干扰。在系统设计中，摒弃了 繁杂笨重的模拟滤波器而采用了功能强大的数字滤波器设计。论文中，笔者 将具体给出数字滤波器的原理说明，并给出其具体实现方法。 与以往的高频保护通道测试仪不同。本系统附加了频率计功能。由于信号 处理模块采用了计算能力强大的d s p 芯片t m s 3 2 0 c 5 4 0 9 ，本系统用算法而非 硬件结构实现了频率测试功能。论文中，笔者将给出两种频率算法方案：l ， f f t + 移相算法；2 ，过零点统计算法。并就其优缺点与适用场合作具体分析。 在设计中，这两种方案均能满足系统指标要求且都能通过仿真和测试。 综上，本文主要介绍了智能化电力线高频载波通道测试装置的硬件结构和 软件功能模块设计。特别于后者作了篇幅较大的具体说明。 本研究课题无论是在测试装置的硬件设计，还是装置的软件功能方面都较 以往的仪器有较多的创新之处。 在硬件设计方面，以往的测试仪器采用模拟电路实现，个别新产品也只是 在设定和显示试验参数方面利用单片机实现了一定的数字技术，硬件电路复 杂，可靠性较差，而本测试装置在设计硬件电路时，最广泛的采用了先进的 数字技术，如数字电位器技术、快速模数转换技术和d s p 技术。其中数字电 位器技术、快速模数转换技术和d s p 技术都是首次在高频振荡器、选频电平 表中使用。数字技术的采用不仅使整个装置硬件电路简单、体积小、重量轻 而且使装置的可靠性大幅提高。 在系统软件设计方面，系统采用了数字滤波器来实现信号滤波，实现了滤 波参数的数字式动态可调。为了避免高采样率下的低频信号由于采样值存储 空间有限造成的采样周期有限的问题，采用了信号处理中的抽取算法降低了 信号采样频率。对于测试仪附加的频率计功能，摈弃了以往通过硬件电路将 输入周期信号进行波形变换后再进行计数的设计思路，提出了快速傅立叶变 换f f t + 移相算法与采样值过零点统计算法并就二者适用场合与优缺点进行 了分析。 湖南大学硕士毕业论文 总之，本课题研究的主要目的是针对目前高频载波通道试验装置的不足之 处，研制出适合现场实际使用、性能完善的高频载波通道综合测试装置。本 文所假的研究工作正是围绕这一目的展开的，对系统总体框架做具体分析， 对硬件设计中若干具体问题提出了笔者的一些创新设计并主要对软件设计中 若干算法方案作了简要介绍，提出了改进意见。 6 高频保护通道测试仪及数字信号处理算法研究 第二章d s p 性能介绍 本测试仪的特点之一是采用了d s p 技术。 2 1d s p 概述 d s p ( d i g i t a ls i g n a lp r o c e s s o r ) 芯片，是一种专门针对数字信号处理运算 进行了内部硬件优化，并加强了指令系统执行功能和效率的微处理器。主要 应用是实时快速地实现各种数字信号处理算法。 一般来说，目前投入使用的d s p 芯片都具有如下主要特点【文献2 - 4 页l ： ( 1 1 一个指令周期内完成次乘法和一次加法； ( 2 ) 程序存储器和数据存储器独立编址，可同时访问指令和数据。 ( 3 ) 片内自带快速r a m ，通常可通过独立数据总线在程序与数据块中同时 访问。 ( 4 ) 支持流水线操作，多重流水线可使取指，译码和执行等操作重叠执行。 ( 5 ) 具有快速中断处理和硬件i 0 支持。 ( 6 ) 可选择的低开销或无开销循环和跳转。 当然，与通用微处理器相比，d s p 芯片的某些通用功能相对较弱。如： i o 口资源有限。 2 2 d s p 的产生和历史【文献2 5 页l 世界上第一个d s p 芯片是1 9 7 8 年a m i 公司发布的$ 2 8 1 1 ，1 9 7 9 年美国 i n t e l 公司发布的商用可编程器件2 9 2 0 是d s p 芯片的一个主要里程碑。之 后。美，日两国又相继推出了一些功能改进的商用d s p 芯片。 迄今，最成功的d s p 芯片当数美国德克萨斯仪器公司( t e x a si n s t r u m e n t s ， 简称t i ) 的一系列产品。t i 公司在1 9 8 2 年推出了其第一代d s p 芯片t m s 3 2 0 1 0 及其系列产品t m s 3 2 0 1 l ，t m s 3 2 0 c 1 0 c 1 4 c 1 5 c 1 6 c 1 7 等。之后相继推出 了第二代d s p 芯片t m s 3 2 0 2 0 。t m s 3 2 0 c 2 5 c 2 6 c 2 8 ，第三代d s p 芯片 t m s 3 2 0 c 3 0 c 31 c 3 2 ，第四代d s p 芯片t m s 3 2 0 c 4 0 c 4 4 ，第五代d s p 芯片 t m s 3 2 0 c 5 x c 5 4 x 等。通常t i 公司的d s p 产品主要被归纳为三大系列： t m s 3 2 0 c 2 0 0 0 系列( 包括：t m s 3 2 0 c 2 x c 2 x x ) 。t m s 3 2 0 c 5 0 0 0 系列( 包括： t m s 3 2 0 c 5 x ，c 5 4 x c 5 5 x ) ，t m $ 3 2 0 c 6 0 0 0 系列( 包括：t m s 3 2 0 c 6 2 ) “c 6 7 x ) 。 如今。t i 公司的一系列d s p 产品已经成为当今世界上最有影响的d s p 芯片， 其市场份额接近全世界份额的5 0 。 7 湖南大学硕士毕业论文 当然，在d s p 的发展历程中，还有许多公司扮演着极其重要的角色。 例如：日本的h i t a c h i 公司在d s p 芯片的设计中第一个引入了浮点运算 功能。m o t o r o l a 公司于1 9 8 4 年推出了与i e e e 浮点格式兼容的浮点d s p 芯片。美国模拟器件公司( a n a l o gd e v i c e ，简称a d ) 在d s p 芯片市场上也有 比较大的份额。 自1 9 8 0 年以来，d s p 芯片得到了突飞猛进的发展，d s p 芯片的应用也越 来越广泛。从运算速度来看，m a c ( 一次乘法和一次加法) 的执行时间已经 从8 0 年代初的4 0 0 n s ( t m s 3 2 0 1 0 ) 降低到1 0 n s 以下( 如t m $ 3 2 0 c 5 4 x 、 t m s 3 2 0 c 6 2 x ，6 7 x 等) ，处理能力提高了几十倍。d s p 内部关键的硬件乘法器 从1 9 8 0 年的占模区( d i ea r e a ) 的4 0 左右降低到5 以下。片内r a m 增加 了一个数量级以上。从制造工艺上来看，1 9 8 0 年采用4 u m 的n 沟道m o s ( n m o s ) 工艺，而现在则普遍采用亚微米( m i c r o n ) c m o s 工艺。d s p 芯 片的引脚数量从1 9 8 0 年的最多6 4 个增加到现在的2 0 0 个以上，引脚数量的 增加，意味着结构灵活性的增加，如外部存储器的扩展和处理器间的通信等。 此外由于d s p 芯片技术的迅猛发展也导致了系统成本，体积。重量和功耗 都有了很大程度的下降。 2 3 d s p 芯片t m s 3 2 0 c 5 4 x x 的性能及特点i 文献1 - 4 页】； 多总线结构，三组1 6 - b i t 数据总线和一组程序总线。 4 0 - b i t 算术逻辑单元( a l u ) 。包括一个4 0 - b i t 的桶形移位器和两个 独立的4 0 b i t 累加器。 1 7 1 7 b i t 并行乘法器，连接一个4 0 b i t 的专用加法器，可用来进行 非流水的单周期乘加运算( m a c ) 。 比较、选择和存储单元( c s s u ) 用于v i t e r b i 运算器的加比较选择。 指数编码器在一个周期里计算一个4 0 - b i t 累加器的指数值。 两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元。 数据总线具有总线保持功能。 c 5 4 8 ，c 5 4 9 具有8 m * 1 6 - b i t 的片外扩展寻址程序空间。 支持单指令循环和块循环。 支持3 2 b i t 长操作数指令，支持两个或三个操作数读指令。支持并 行存储和并行装入的算术指令，支持条件存储和中断快速返回指 高频保护通道测试仪及数字信号处珲算法研究 令。 软件可编程等待状态发生器和可编程的存储单元转换。 内部可编程锁相环发生器( p l l ) 。 支持8 b i t 或1 6 _ b i t 传送的全双工串口( c 5 4 1 ，l c 5 4 1 ，l c 5 4 5 ， l c 5 4 6 ) 。 时分多路( t d m ) 串口( c 5 4 2 ，l c 5 4 2 ，l c 5 4 3 ，l c 5 4 8 ) 。 缓冲串口( b s p ) ( c 5 4 2 ，l c 5 4 2 ，l c 5 4 3 ，l c 5 4 5 ，l c 5 4 6 ，l c 5 4 8 ， c 5 4 9 ) 。 8 b i t 并行主机接口( h p i ) ( c 5 4 2 ，l c 5 4 2 ，l c 5 4 5 ，l c 5 4 8 ，c 5 4 9 ) 。 一个1 6 - b i t 定时器。 片内基于扫描的仿真逻辑，j t a g 边界扫描逻辑( i e e e1 1 4 9 1 ) 用 于软件开发及仿真。 最高达1 5 0 m h z 的单指令执行速度。 2 4d s p 芯片t m s 3 2 0 c 5 4 x x 的结构 2 4 1 结构概述： t m s 3 2 0 c 5 4 x x 是1 6 b i t 定点d s p ，采用改进的哈佛结构。其内部硬件 结构如图( 2 1 ) 所示i 文献1 4 4 5 页l 。 c 5 4 x x 有一组程序总线和三组数据总线，高度并行性的算术逻辑单元 a l u ，专用硬件逻辑，片内存储器，片内外设和高度专业化的指令集，使该 芯片速度更高，操作更灵活。程序和数据空间分开允许同时对指令和数据进 行访问，提供了很高的并行度。可以在一个周期中完成两个读和一个写操作。 因此，并行存储指令和专用指令可以在这种结构中得到充分利用。另外， 数据也可以在数据空间和程序空间之间传送。另外，c 5 4 x x 具有管理中断， 循环运算和功能调用的控制结构。 湖南大学硕士毕业论文 图2 1 2 4 2 t m s 3 2 0 c 5 4 0 9 内部单元 作为应用于本设计的d s p 芯片，t m s 3 2 0 c 5 4 0 9 内部单元主要由：中央处 理单元c p u ，随机访问存储器( r a m ) ，只读存储器( r o m ) ，快速r a m ( s r a m ) ，存储器映射寄存器( m m r ) 组成。 相对于其他的微处理器，其中央处理器单元( c p u ) 的先进性i 文献1 - 9 页】主要体现在： ( 1 ) 长达4 0 b i t 的算术逻辑单元( a l u ) 。除开完成普通的算术运算，也能 完成b o o l 运算同时，a l u 能起两个1 6 b i ta l u s 的作用，在状 态寄存器s t l 中的c 1 6 位置l 时，可同时完成两个1 6 b i t 运算。 ( 2 ) 两个可并行计算的4 0 - b i t 累加器。累加器可分为三个部分：低位字 ( b i t s l 5 - , 0 ) ，高位字( b i t s 3 1 1 6 ) ，保护位( b i t s 3 9 3 2 ) 。其中，保 商频保护通道测试仪及数字信号处理算法研究 护位用来作为计算的前部留空，防止叠代运算中产生的溢出。同时， 任何个累加器都可以作为暂存器使用。 ( 3 ) 4 0 b i t 桶形移位器。主要对输入数据进行0 到3 1 b i t s 的左移和0 到1 6 b i t s 的右移运算。同时桶形移位器和指数移码器可把累加器的值在一个 指令周期内进行归一化。移位输出时最低位填0 。最高位可以填0 或者进行符号扩展，这是由s t l ( 状态寄存器1 ) 的符号扩展位s x m 决定。这种外加移位能力使处理器能完成数字定标，位提取，扩展 算术和溢出保护等操作。 ( 4 ) 1 7 1 7 b i t 的硬件乘法器。对于数字信号处理，相当大的计算量集中在 乘法运算中。乘法速度越快，d s p 的性能就越高。相比之下，通用 微处理器是由一系列加法来实现乘法计算，故需较多指令周期来完 成运算量。而t m s 3 2 0 c 5 4 0 9 的硬件乘法器使双字节的单周期指令 成为可能。 ( 5 ) 4 0 - b i t 加法器。主要与乘法器协调完成单周期的乘加运算( m a c ) 。 ( 6 ) 能对加法器输出进行指数计算的指数编码器。指数编码器是用于支持 单周期指令e x p 的专用硬件。 t m s 3 2 0 c 5 4 0 9 片内存储单元由三个独立的可选择的空间l 文献2 - 1 1 2 页】 组成；程序空间数据空间以及i ，0 空间。对于几乎所有的t m s 3 2 0 c 5 4 x x 芯 片，r a m 又分为两种：双访问r a m ( d a r a m ) 和单访问r a m ( s a r a m ) 。 t m s l o c s 4 0 9 有1 6 k + 1 6 - b i t 的片内r o m ，3 2 k + 1 6 b i t 的片内r a m 。k o 。 芯片内部i 认m 和r o m 可根据p m s t 寄存器中的o v l y ，d r o m 位灵活 设置。在数据区中，0 0 h 5 f h 为存储器映射寄存器，6 0 h 7 f h 为双寻址r a m ( d a r a m ) ，8 0 h - 1 f f f h 为d a r a m ( 分为4 个2 k + 1 6 块) ，2 0 0 0 h 7 f f f h 为单寻址r a m ( s a r a m ) ( 分为3 个8 k * 1 6 块) 。当p m s t ( 处理器方式状 态寄存器) 的d r o m 位被置l 时，内部的c 0 0 0 h f f f f h 同时被映射在数据 区。当p m s t 的o v l y 位为l 时，内部的8 0 h 1 f f f h 和2 0 0 0 h 7 f f f h 同时 被映射在程序区。缺省状态下，f f s o h 开始的单元存放固有的中断矢量。 上述所谓的d a r a m 是指在一个指令周期内可以对这些r a m 单元进行 一次读和一次写操作，或者是两次读操作。同理s a r a m 单元在个指令周 湖南大学硕士毕业论文 期内只能进行一次读或写操作。 2 4 3t m s 3 2 0 c 5 4 0 9 外围器件【文献l - 1 5 页】 t m s 3 2 0 c 5 4 0 9 外围如同本系列的其他芯片，都有如下外设：通用i o 引 脚( b i o 和x f ) ，软件可编程等待状态发生器，可编程块切换逻辑，主机接 口( h p i ) ，硬件定时器，时钟发生器和串口。 t m s 3 2 0 c 5 4 0 9 有两个通用i 0 引脚，b i o 和) ( f 。其中b 1 0 是用来检测 外部设备状态的输入引脚。在对时间要求严格的循环不能被外部中断所打断 的时候，可以用b i o 脚来代替中断与外设相连。根据b i o 输入状态来执行一 个转移。x f 用于发信号给外部设备，通过软件进行控制。 软件可编程等待状态发生器可以把外部总线周期扩展到7 个机器周期， 以适应存取速度较慢的片外存储器和i o 设备。它不需要任何外部硬件，只由 软件完成。在访问片外存储器时，软件等待状态存储器( s w w s r ) 可为每3 2 k 字的程序和数据存储单元块和6 4 k 字的i o 空间确定从0 到7 个等待状态。 可编程块切换逻辑在对存储器访问出现了跨越存储器块边界，或从程序 存储器区跨越到数据区时，能自动地在访问中插入一个机器周期。这个额外 的周期允许存储器器件在其他器件驱动总线之前有效地释放总线，以次来防 止总线竞争。 主机接1 2 1 ( h p i ) 是一个8 b i t 的荠1 2 1 ，提供c 5 4 0 9 与主处理机的接1 2 1 。 在这个前提下，主处理机和c 5 4 0 9 本身都可以访问c 5 4 0 9 的片内存储器，并 通过它进行信息交换。 硬件定时器是一个带有4 - b i t 预定标器的1 6 - b i t 的定时电路。这个定时计 数器在每个时钟周期中减l ，当计数器减至0 时产生一个定时中断。可以通过 设置特定的状态位来使定时器停止，恢复运行，复位或禁止。 时钟发生器由内部震荡电路和一个锁相环组成。它可以通过内部的晶振 或外部的时钟源驱动。锁相环电路能使时钟源乘上一个特定的系数，以得到 一个内部c p u 时钟。对于系统中应用的t m s 3 2 0 c 5 4 0 9 ，其最大时钟频率为 1 5 0 m h z 。通常最大正常工作频率为l o o m h z 。 各种c 5 4 x x 芯片配有不同的串口，总的来说分为三种类型：同步缓冲， 时分多路( t d m ) 。对于本系统中应用的t m s 3 2 0 c 5 4 0 9 ，它具有一个多通道 缓冲同步串1 2 1 ( m c b s p ) ，所谓的多通道同步串口和缓冲同步串1 3 并没有什么 高频保护通道测试仪及数字信号处理算法研究 本质的不同。首先它的发送与接受波特率可调，并且发送接受双缓冲。所不 同在于发送与接受帧中可以出现大小不同的子帧，以适应多通道通信的要求。 i e e e l l 4 9 1 标准扫描逻辑【文献1 3 1 1 页l 电路用于仿真和测试，它提供对 所连设备的边界扫描。同时用来测试引脚到引脚的连续性，以及完成c 5 4 x 芯 片外围器件的操作测试。i e e e l l 4 9 1 扫描逻辑与能访问片内所有资源的内部 扫描逻辑电路相连。因而c 5 4 x 系列都能用i e e e l l 4 9 1 标准串扫描引脚和专 用仿真引脚来完成在线仿真。 2 5 t m s 3 2 0 c 5 4 x x 硬件设计中需要注意的几个问题 2 5 1t m s 3 2 0 c s 4 x x 芯片电源设计 t m s 3 2 0 c 5 4 x x 系列d s p 芯片大多数采用低电压供电方式，这样可大大 降低芯片的功耗。 t m s 3 2 0 l c v c 5 4 x 系列电源分两种，即内核电压( c v d d ) 和i o 电压 ( d v d d ) 。其中，i o 电源一般采用3 3 v 电压，而内核电源分为3 3 v 或2 5 v 甚至更低，降低内核电压主要是为了降低功耗。不同的型号有不同的内核电 压，l c 系列为3 3 v ，而v c 系列为2 5 v 。与其他的c 5 4 x 系列芯片不同， c 5 4 9 c 5 4 0 9 采用了双电源供电机制，即其工作电压为2 5 v 和3 3 v ，其中， 2 5 v 主要为器件内部逻辑提供电压，包括c p u 和其他所有的外部逻辑。3 3 v 为外部接口引脚供电。 由于有两个电源，需要考虑一个问题，即加电次序。理想情况下，应该 给两个电源同时加电。如果不能做到同时，则需要先给外部i o 加电，然后再 对内核加电。而且外部i ，o 电压不能超过内核电压2 v 以上。加电次序可以依 赖芯片内部的静电放电保护电路( 见图2 3 ) 实现。 图2 2 湖南大学硕士毕业论文 2 5 2 t m s 3 2 0 l c ，、，c 5 4 0 9 与外围的电平转换【文献2 - 1 2 0 页】 t m s 3 2 0 l c ，v c 5 4 9 的i 0 工作电压是3 3 v ，因此，其i 0 电平也是3 3 v 的逻辑电平。在设计d s p 与其他外围芯片的接口时，有时要考虑电平转换问 题。图2 3 所示为5 v c m o s ，5 v t t l 和3 3 v t t l 电平的转换标准。其中， vo h 表示输出高电平的最低电压，vi h 表示输入高电平的最低电压，vi l 表示输入低电平的最高电压，vo l 表示输出低电平的最高电压。 如图所示，如果： ( 1 ) 5 v t t l 器件驱动3 3 v t t l 器件( l v c ) 。由于5 v t t l 和3 3 v t t l 的电平转换标准是一样，因此只要3 3 v 器件能承受5 v 电压，直接 相连从电平上是完全可以的。 ( 2 ) 3 3 vt t l 器件( l v c ) 驱动5 v t t l 器件。由于两者的电平转换标 准是一样的，而且没有器件能否承受相对高电压的顾虑。 图2 3 l 、 j _ l 上。 j 一、 5 vc m o s 驱动3 3 v t t l 器件( l v c ) 。分析二者的转换电平可以看 出，5 vc m o s 的输出高电平的最低电压为4 4 4 v ，大于3 3 vt t l 输入高电平的最低电压：5 vc m o s 的输出低电平的最高电压为 0 5 v ，小于3 3 vt t l 的输入低电平的最高电压。所以只要能承受 5 v 电压，3 3 vt t l ( l v c ) 器件可以正确识别5 v c m o s 的逻辑电 m 一 。 j “一 、tll中玉一 “ 。 婵m 、下卜lir土 高频保护通道测试仪及数字信号处理算法研究 平值。 ( 4 )3 3 v 5 vt t l 器件( l v c ) 驱动5 vc m o s 。分析二者转换电平可以 看出，3 3 v 5 vt t l 输出高电平的最低电压为2 4 v ，小于5 vc m o s 输入高电平的最低电压。因此，在这种情况下，可以采用双电压供 电的驱动器，如t i 公司的s n 7 4 a l v c l 6 4 2 4 5 。s n 7 4 l v c 4 2 4 5 等。 2 6t m s 3 2 0 c 5 4 0 9 软件设计中应注意的几个问题 在系统设计中，对d s p 芯片的编程可以选择汇编语言，同时，也可以选 择c 语言( 最终也将优化编译为汇编程序段) 。在程序设计中，一般地，对实 时性要求高，程序执行效率要求高的程序段一般采用汇编语言编制。而对程 序的主框架，可以考虑采用c 语言。软件设计中还需注意可执行文件( c o f f ) 分段问题。同时，在编译过程中还必须注意在由c o m p i l e r - - ) a s s e m b l y - - ) l i n k e r 过程中的编译参数设置问题。 2 6 1 c 变量与汇编变量或常量的相互调用【文献1 5 1 4 6 页】 通常，将汇编程序段变量定义在b s s 段中，如果某个c 程序段将访问此 变量，则用g l o b a l 将其申明为外部变量，且在变量名前加一下划线“”以区 别其他的变量。如：( 汇编程序) b s s _ v a r l；定义变量j a r ，且为单字长 g l o b a lj a r；申明为外部变量 对于要在汇编段中访问的c 变量，只须将其直接申明为外部变量即可。 如： e x t e r nf l o a t v a r ； v a r = 3 1 4 1 5 9 ； 当c 程序需要访问汇编程序段中某个数据表时，由于该表不在b s s 段中 定义，则必须先定义一个指向该表的指针，通过该指针间接地访问该表。需 要注意一点。即c 程序中的指针变