（电路与系统专业论文）实时异性纤维分拣系统的设计与实现.pdf

摘要 摘要 随着电子技术的飞速发展，d s p 已经广泛应用于工业生产和人们生活。将计 算机和具有强大计算能力的d s p 有机的结合起来是实现高实时和高性能的有效 手段。同时，各种高集成的大规模可编程逻辑器件也为构成高速实时系统提供了 更加灵活的方案。为满足工程的需要，如何能将d s p 的高速性能发挥并和计算机 有机的结合起来实现一个高性能实时的系统，是本文论证的具体问题。 本文以异性纤维分拣系统的设计要求为依据，分析现有系统的优缺的基础上， 采用了d s p + p c i 的架构，设计了一个满足项目需求的高速实时系统。系统使用a d s p b f 5 3 3 的1 6 位定点d s p ，以工控机为核心实现了高速实时棉花异性纤维处理。系 统通过c c d 摄像头采集图像数据，用d s p 进行高速数据处理剔除不符合标准的杂 质，通过工控机总体实时显示管道中流动的棉花。 本论文先介绍异纤分拣机背景发展状况，然后指出原有系统的硬件设计的不 足，重新设计了硬件系统，采用了新的器件，合理的架构，提升了系统的性能。 经测试，达到了系统设计的要求。 关键词：异性纤维；数字信号处理器( d s p ) ：f p g a ；驱动程序；p c i a b s t r a c t a b s t r a c t w i t l lm 曲s p e e dd e v e l o po fe l e c 仃c i n i ct e c l l i l o l o g y ，d s pi s f i l l l y u s e di nt l e f k t o r ya n d 缸n i l y c o u p l i n gw i mc o m p u t e ra n dd s pw h i c hh a ss t r o n ga b l i i i t yo n c o m p u t i n gi sag o o dw a yt 0r e a l i z er c a l t i m e 肌dh i g hp e r f o m l a n c es y s t e m a st h e s 锄et i m e ，p r a g m m a b l el o g i cc o m p o n e mi su s e di nr e a lt i m es y s t e md e s i g n f o r p r o j e c tn e e d e d ，h o wt oc o u p l i r 培、v i t hc o m p m e ra n dd s pt or e a l i z ea r e a lt i m es y s t e m ，i s d j s c u s s e di nt h j st b e s i s t h et l l e s i s m a i l l l yd c s c r i b e sf o r g i e nf i b e rd e t e c t i n gs y s t c m ，a n a l y s et h e s h o r t c o m i n go f0 1 ds y s t e m ，d e s i g ns y s t e mi sb a s e do nd s p ( a d s p b f 5 3 3 ) a n dc o r i n g o nac o m p u t e ru s e di nm ei n d l l 曲j a lc o n 呐1 t h es y s t e mg e td i g i t a li m a g ed a t a t h r o u 曲c c d ，p r o c e s s 协cd a t ab yd s p 锄d h 咖o n i z en l ep e 邱h e r a le q u i p m e n t sb y c o m p u t e rf o rs o r t i n gt l l ei m p l 埘t ya n dd i s p l a y i n gt h ec o n o ni nt l l ep i p e l i n e m em a i n a l g o r i t h m so f t h es y s t e ma r es o r t i n ga n dc o a c h i n g f i r s t l y ，t 1 1 et 1 1 e s i si n 仃o d u c e sm ed e v e l o p m e n tb a c k g m l m d t h e n ，i ts e t sf o n ht h e s y s t e ms t m c t u r e ，d e s i g nan e ws y s t e m ，i n c l u d i n gh a r d w a r ed e s i g na f l dc o r ea l g o r i t h m i m p r o v e m 肋t ，a 1 1 dt r a l l s p l a n ta l g o r i t h r no nn e w d s p b y 帅r d 8 ：f o r e 咖f i b r e ；d s p ；f p g a ；d r i v e r ；p c i ； i i 独创性声明 本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的 研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得北京工业大学或其它教 育机构的学位或证书丽使用过的材料。与我一同工作的同志对本研究所做的任 何贡献均已在论文中作了明确的说明并表示了谢意。 签名：幽逛嗍迸2 璺哆 关于论文使用授权的说明 本人完全了解北京工业大学有关保留、使用学位论文的规定，即：学校有 权保留送交论文的复印件，允许论文被查阅和借阅；学校可以公布论文的全部 或部分内容，可以采用影印、缩印或其他复制手段保存论文。 ( 保密的论文在解密后应遵守此规定) 签名：酗煎。导师签名： 第l 章绪论 1 1 课题背景 第1 章绪论 由于轧棉厂或在收购棉花过程中的种种原因，使得原棉中混入了异性纤维， 种类繁多，包括丙纶丝、编织带、麻袋片、彩色布头及毛发等，俗称“三丝”。 如图1 一l 所示。这些纤维与棉纤维同呈白色，混入棉花甚至放入纱线中，难以 发现。在纺织厂生产的流程中，一般很难清除掉。纺纱织布后，会给布面造成 色华疵点，特别是印染后，这一问题更为突出。造成大批残次品，直接影响正 常的生产秩序和外贸出口。 图1 1 纯洁的棉花和异性纤维 据国家计委有关负责人介绍，棉花中混入异性纤维，会降低棉花质量，破 坏产品信誉，影响外贸出口，危害性极大“1 。纺织企业挑拣异性纤维的费用， 每吨棉花要支出30o 元至5o0 元，最高的近1000 元。图1 2 是纺织有 限公司工人正在挑除棉花中的异性纤维。该公司每天最多时需要动用4 5 0 名工 人挑除棉花中的异性纤维，每吨棉纱因此增加了4 2 0 元左右成本。公司负责人 呼吁棉花产地从采摘到收购、储存把好异性纤维关，为企业减少不必要的麻烦。 呼吁棉花产地从聚摘到收购、储存把好异性纤维关，为企业减少不必要的麻烦。 北京工业大学工学硕士学位论文 从1 9 9 9 年度起，我国新的棉花标准正式实施，第一次将异性纤维列入检验 项目。新标准规定：检验棉花时，未发现异性纤维的，在检验证书“异纤”栏 注明“未发现”，否则根据数量做降级处理。 图1 21 ：人正在分拣异性纤维 异性纤维含量控制标准分为四档，见表卜l 。 表卜l异性纤维含量质量要求分档及标识表 含量( 克吨) o 8 0 程度无低 由 高 代号 nl m h 1 2 国际国内发展现状 为了解决这一问题，很多纺织厂都不惜工本，花费大量人力物力，采取了 各种解决办法。近几年来，异性纤维在线检出装置，从基本原理上来看，分为 两大类型，一类采用的是光学检测，即采用c c d 高速彩色摄像机，对棉纤维进 行扫描，扫描信号送计算机系统处理，发现异常时发出指令，驱动执行机构排 除。另一类是采用传感器来检测的，当光源照射在原料上，因不同的性质材料 所反射的亮度不同，传感器就判断那些是异性纤维而发出指令停车排除，这种 形式因其局限性，多用在棉条或纱线的通道上检测【1 2 】。 2 第1 章绪论 下面就各种机型做一介绍。 瑞士j o s s i 公司的异纤检出机：该机采用垂直过棉形式，当棉流从上部迸棉 管道通过该设备中部的扁平透明通道时，已成均匀分布状态，透明管道两侧的高 速c c d 彩色摄像机同时对棉流进行全方位的扫描。将各种数据传输到计算机分析 处理。该设备采用了f u z z y l o g i c 软件，可以判别发现与原料微小差异的异纤， 立即发出指令到执行机构高速喷嘴吹出排走。该设备可以和各种清梳联流程直接 连接，如立达、特吕茨勒、马佐里、克鲁思罗尔、青纺机、郑纺机等各家的设备 相连。如图卜3 所示： 图卜3 瑞士j o s s i 公司的异纤检出机 比利时b a r c c 公司的c o t t o ns o r t e r 棉花分检机：该机过棉通道是水平形 式的，即进棉口和出棉口在一个平面上，安装在开清棉输棉管道中。当棉流通过 该机的一条透明的通道时，在监测区域内，将受到特殊光源的照射，所有与棉花 有区别的无用物质，都会被四台超高速解像的c c d 摄像机在上下两侧扫描到，发 出指令到执行机构，由一台经特殊设计的气动装置去除。该机的特别之处是棉流 是以直线流动通过该设备的，所以不会增加该系统和输棉管道的阻力。该机的影 像处理包括处理修订不一致的照明效果、加强对比、抽取特征等。该机的另一特 点是，考虑棉流在输棉管道的流速是一个变量，该系统会对棉流速度进行监测， 准确计算异物从执行机构到高速喷嘴的时间，保证在准确排除异物的同时，尽可 北京工业大学工学硕士学位论文 能减少好纤维的排出量。如图卜4 所示： 图卜4 比利时b a r c c 公司的c o t t o ns 0 r t e r 棉花分捡机 意大利l o p t e x 公司的s o r t e r ( 图卜5 ) ：采用图像传感器阵列检测、高速 气阀阵列排除方式。原料自设备的上部进入由荧光灯照明的扁管中，从下部输出 到下一机台。在扁管两面的全部宽度上，各排列着一排图像传感器阵列。当原料 经过图像传感器阵列时，计算机记录下经过原料的图像并进行分析，确定原料中 杂质的位置。当含杂质的原料到达高速气阀阵列处时，位于杂质处的高速气阀动 作，将杂质吹落到排杂箱中，而好纤维几乎不会被排出( 一般情况下小于o 1 ) 。 l o p t e x 公司推荐该设备安装于开清棉流程的末端，进入梳棉机之前。如图卜5 所示：3 图卜5 意大利l o p t e x 公司的s o r t e r 最近，我国的设备厂商和科研机构，也开始逐步涉足这一领域，并已有成型 产品问世。 台湾明正公司的d g 一2 0 0 0 a 异纤检测机：该机安装的位置要求在清花流程中棉 4 第l 章绪论 花已被初步开松，而又没有进入最后一道强力细开松机之前，这样就保证棉花已 被适度开松成适当大小形状，异纤比较容易暴露出来，能被有效检测和排除，同 时异纤又不至被开松成太多太小的碎片，增加检测的难度。当棉流首先经过该机 一米宽的风管时，两侧的彩色数码相机同时对棉流进行检测，影像信息先经过面 扫描补偿运算修正照度的差异，再经过全彩影像进行完整的光谱分析，精确的判 定异纤的位置和大小，再由2 0 只独立动作的特殊风刀高速喷嘴，根据异纤的大 小及位置，触发一个或几个高速喷嘴，准确将异纤排除至异纤收集箱内。该机采 用了高级的s u p e rh a d c c d 彩色数码摄像机，其灵敏度更胜过传统的彩色数码摄 像机，再加上两侧共8 支高频高亮度灯管组成的全面照明，构成该机完整精确的 光学摄像系统。该机的面扫描系统经过面扫描补偿运算可达到与线扫描相同的精 确度，但却比线扫描系统增加更多的扫描到异纤的机会，因为线扫描只有一次机 会。全彩的影像光谱分析提供了完整精确度达2 4 b i t ，比c o l o rs e n s o r 或黑白 影像系统极限1 2 b i t 高了很多倍。如图卜6 所示： 、： 一进棉n 毯 色敬码摄像辊 图l 一6 台湾明正公司的d g 2 0 0 0 a 异纤检测机 德国特吕茨勒公司的s 0 f o 异纤检测及分离装置：该机安装在开清棉生产线 的最后位置，在这一位置，纤维已得到充分的开松，异纤基本暴露在棉纤维的表 面，因此特别利于检测和清除。这一做法是与台湾明正公司的观点不同。该机的 工作原理是：前面经过充分开松的棉纤维，经输棉风机吹人棉箱内，细小的微尘 第2 章系统方案设计 第2 章系统方案设计 异性纤维分拣系统的工作过程：机械设备先将棉花打成雪片状，吹入管道， 在管道内通过两个线阵彩色c c d 摄像机进行拍摄，经接收器把数据传给d s p 采 集处理板，然后d s p 通过p c i 总线传给工控机对标准棉示教，其结果作为d s p 进行检测时的模板，区分出异性纤维，通过控制管道下方的1 6 个喷头，启动含 有异性纤维对应位置的喷阀，将其从棉花中分离，进入废料箱，并把一系列参数 传给工控机。工控机一方面显示正被检测棉花，另一方面把相应接受的重要参数 并存入数据库中此外还要不时检测外设的工作状态。当装有异性纤维的废料箱满 时，工控机受到废料箱异溢满的信号，通过可编程控制器发给排气阀一个排除废 物信号，将废料箱中的异性纤维排出。 根据以上分析，异性纤维分拣系统可分为以下几个模块： 数字图像采集和前端控制 数据处理模块和控制模块 与工控机高速数据接口模块 2 1 数字图像采集和前端控制模块 2 1 1 数字图像采集 c c d ( c h a r g ec o u p l e dd e v i c e ) ，称为电荷耦合器件，是7 0 年代发展起来的 新型半导体光电器件。它是美国贝尔实验室的w s b o y l e 和g e s m i 恤矿于1 9 7 0 年首先提出来的，后来很快被采用。c c d 技术在随后的二十年来取得惊人的进 展，它主要在摄像、信号处理和存储三大领域得到广泛应用。 电荷耦合器件的基础是金属一氧化物半导体一电容器，简称m o s 电容器。如 果一个m o s 电容器的金属电极突然加 梢酝辈捎枚喔鲈怂闫魍痹怂悖 机构，将杂纤吹篝盼劣饕嚣鬟；曩刊瀵明渍烫；个阱乖殛篝一攫灞睫咚蠼四 l韶酞稽在短时间内 j b 京工业大学 ：学硕士学位论文 也可以利用硅中的光电效应产生。当电荷由光电效应产生时，阱内电荷量是被积 分的光通量的函数，这就是c c d 器件用于光电转换的基础。c c d 器件可分为线 阵c c d 和面阵c c d 。 原来系统采用线阵c c dl 3 0 1 ，l 3 0 0 系列线阵c c d 是德国b a s l e r 公司研 制的用于印刷检测、号码识别、产品检测处理等领域的彩色高清晰度线阵数字摄 像机。进行数据采集。它具有灵敏度高，分辨率好，光谱响应宽，动态范围大等 一系列优点。 2 1 2 前端控制模块 前端控巷模块主要有两个作用：电平转换和时序控制。 电平转换：低压差分信号( l v d s ) 不能直接跟d s p 的电平兼容，并且是串 行序列，需要经过接收器进行转化，原系统用的接收器是d s 9 0 c f 3 8 4 。 d s 9 0 c f 3 8 4 能够将d s p 串行的低压差分信号( l v d s ) 还原为2 4 位的r g b 并 行信号。 时序控制有两种解决方案：一是由d s p 在进行数据处理的同时来完成前端 的控制工作，二是使用可编程逻辑器件。由d s p 直接完成的优势在于可以节约 硬件成本。其缺点也很明显：首先d s p 的数据处理任务比较重，要在数据处理 的同时完成大量的控制工作是有一定困难的 x 第2 章系统方案设计 2 3 原有系统分析 2 3 1 原有系统框图 原有系统通过c c d 对图像进行采集，通过接收器将串行的差分信号转为并 行的r g b 信号，并且给出同步信号。系统通过c p l d 对接收器和f i f o 进行控 制，将数据存储到f i f 0 中。d s p 通过系统外部总线将数据读回，并进行相应的 算法处理，将输出结果保存到d s p 的二级缓存l 2 中，并把l 2 映射到p c i 总线 空间。工控机通过p c i 总线能够访问d s p 内部资源。 如图2 1 所示： 图2 1 原有系统的系统框图 2 3 2 原有系统的优缺点 原有系统采用了f i f o 作为图像数据的缓冲，连接到a d s p ，b f 5 3 5 的外部总 线接口单元( e b i u ) 上，需要分析一下a d s p b f 5 3 5 的内存管理和系统带宽。 在存储器管理方面，b f 5 3 5 有其独特的统一寻址设计。从图2 2 的框图中可 以看出，芯片集成了2 5 6 k b ”e 的系统r a m ( l 2 ) ，在d s p 的核心处理器一b l a c k f i n c o r e 里面集成有更高速度的5 2kb y t e 的l 1 r a m ，e x t e m a lp o r t ( 外部端口) 控 制器还支持f l a s h 、s r a m 和s d r a m 等多种存储器的扩展。除了对外部接口提 北京工业大学工学硕士学位论文 供d m a 传输外，在各种存储器之间，b f 5 3 5 也提供了d m a 控制器，并且留有 专用的内部总线带宽，允许数据在各种存储器之间高速传输。 b f 5 3 5 的存储器管理机制：b f 5 3 5 的存储器管理使用3 2b i t 寻址，把所有d s p 资源虚拟为一个统一的4 g b 的地址空间。地址空间的各部分存储器按照分级结 构排列，以提供较高的性能价格比。一些快速、低延迟的存储器的位置接近处理 器核心，低成本低性能的存储器则远离核心。b f 5 3 5 的存储器分为片内、片外存 储器和内存映射的i o 资源，这些存储器都具有独立的地址空间。b f 5 3 5 存储 器地址配置空间如图2 2 所示。 n t e m a lm e m o 吖m a p 妇f 拜f # 阼f o 一诺口 口一f a o 妇f # o 稍， 0 x f f 9 0 4 0 0 x f f e 0 o 蚌f e 0 0 0 0 0 妇f 0f f f f 妇f 。0 0 c 甜m 嘲酬卯釉啼埘0m 竹吣 3 州m m m 吖，瑚州r 嵋雌睢 2 辅- 嘲 r e o 目垤d s 口脚州鲁r u 4 毗 f h 、m i m 毫f 毛_ c 酶ns r hc 博k 呐 d 妇b 咄日3 r 柚e 鸺帅 0 栩b n k 3 r c t e 胁巾 l 2s r 斟瓤m 竹球髓脚 e t e m a lm e m o 叫m a p p a c 蛐哺铀n 却ep o r b 舟l 慰ic l 蚋岣u r 蝴r 喇b 目tl 粕x t 蚋 i 印日御n 归 r d iu w 却e 1 m m ) t 孵蟒m 口b o n k 3 墙i m b 憎 q 憎。帅叶b 帅k 2 刚舢y 附 ，wb x 1 弗i “b 巾l 哟f * 镰岬 叫b 曲o i 矗蜡b 咖j 淄瀑犍端p ”“ 器戳铬麓p “2 嚣糕馏糯印“ 嚣越j 嬲，“。 圈2 2d s pb f _ 5 3 5 地址空司 一共有2 8 5m b y t e 的地址空间，范围在o x e f 0 0 0 0 0 0 0 x f f f f f f f f ，包括 l 1 ( 一级缓存) 、l 2 ( 二级缓存) 、m m r ( m e m o r y m a p p e dr e 舀s t e r s ，内 存映射寄存器组) 和引导r o m 。这些空间并不是全部存在实际的物理存储器， 有许多是保留的地址。 l 1 作为d s p 的一级缓存，速度最快，可以和b f 5 3 5 的内核一样，运行在3 5 0 m 的高速上。它分为三部分：l 1 指令缓存、l 1 数据缓存和中间结果缓存。其中， 2 第2 章系统方案设计 l 1 指令缓存为1 6kb ”e ，范围在0 x f f a o 0 0 0 0 o ) 【f f a 0 4 0 0 0 ，只能存放指令； l 1 数据缓存为3 2kb y t e ，分成两个1 6k 的数据块，范围在0 x f f 8 0 0 0 0 0 0 x f f 8 0 4 0 0 0 和0 x f f 9 0 0 0 0 0 0 x f f 9 0 4 0 0 0 ，只能存放数据；中间结果缓存为4k 字节，范围在o x f f b 0 0 0 0 0 o ) 【f f b 0 1 0 0 0 。l 1 指令缓存既可以作为s r a m ，也 可以配置为4 路联合设置的c a c h e 。l l 数据缓存能够配置成双路联合设置的c a c h e 或者s r a m ；中间结果缓存只能够作为s r a m 使用，通常被系统使用为堆栈。 指令缓存和数据缓存都可以通过d m a 方式灌入数据；对于中间结果缓存，d m a 方式不能使用。 l 2 作为d s p 的二级缓存，空间相对较大，有2 5 6 k b y t e ，范围在0 x f o o o o 0 0 0 0 xf 0 0 3 f f f f 。它是一个统一的指令和数据存储器，能够根据系统设计要求同时 存放代码和数据。l 2 具有d s p 核心同样的带宽，但是延迟时间较长，访问l 2 单个独立的地址时系统最多需要经过7 个周期的延时，这使得它的综合访问速度 大大下降。所以，如果程序比较大，必须在l 2 中编写程序时，通常将核心算法 程序放在l 1 中，或者是将l l 配置为l 2 的c a c h e 。这样，速度可以大大加快。 b f 5 3 5 的外部空间分成两大部分：p c i 空间与e b i u ( e x t e m a lb u si n t c r f h c e u n j t ，外部总线接口单元) 空间。前者占据了0 】【3 0 0 0 0 0 0 0 0 ) 【e e f f f f f f 地址段， 当存在实际的设备时该段空闯才有意义；它隶属于指定的p e i 外设，不能够作为 存储器独立存在，因此在存储器分级管理机制中并不涵盖p c i 的内存空间。后者 访问空间达7 6 8m ，占据了0 o ) ( 2 f f f f f f f 的地址段，支持同步r a m 和异步 r a m 等多种存储器。 在外部存储器中，s d m 存取速度较快，作为b f 5 3 5 的存储器分级管理机 制的第三级，它的空间分布在存储器空间的起始位置：o x o o 0 0 0 0 0 0 0 ) 【2 3 f f f f f f 之间，分成4 个b a i l k ，每个b a n k 的容量允许在1 6 m 到1 2 8 m b y t e 之间调整。 b f 5 3 5 所集成的s d i 认m 控制器既允许单个b a l l k 的s d r 川接口工作，也允许 4 个b a n k 同时工作。当4 个b a i l k 同时以1 2 8m b ”e 工作时，可以为系统提供高 达5 1 2m b y t e 的s d r a m 空间。每个b a n k 空间都是可独立编程的。而且d s p 在 硬件设计上为各b a n k 间提供了无缝连接，无论各个b a n k 的实际物理内存大小 是否相同，相邻的b a n k 地址都是连续的。这就意味着，即使不同的b a i l k 使用 不同大小的存储器，控制器也能够把所有b a t l k 管理成一个连续的地址空间，以 北京工业大学：【学硕士学位论文 便处理器将所有的s d r a m 视为单一的存储器。这样，在产品开发初期时，开发 者可以在各个b a n k 上用小容量的s d r a m 试验，然后再升级成大容量的存储器， 开发过程中只需简单地把s d r a m 空间视为一个连续的最多51 2m b y t e 的物理地 址空间即可。 异步r a m 空间的访问速度最慢，作为b f 5 3 5 的存储器分级管理机制的第四 级，分布在0 x 2 4 0 0 0 0 0 0 o x 2 f f f f f f f 之间，分成四个b a i l l 【，支持s r a m 、r o m 、 e p r o m 、f l a s h 、f i f o 等。无论使用设备的实际存储器大小如何，每个b a n k 的空间都固定占据6 4 m b 。这样，异步r a m 空间b a n k 间的地址一般是离散的， 只有4 个b a n k 均装满6 4m b 的存储器时，地址空间才能全部连续。 如图2 3 所示：系统访问e b i u 的总线一共有3 条，e m b ( e x t e m a lm a s t e r e d b u s ) ，e a b ( e x t e l a la c c e s sb u s ) 和p a b 口e r i p h e r a la c c e s sb u s ) 。其中，p a b 是 对e b i u 访问是进行设置或读取状态，数据总线只有e m b 和e a b 其中e m b 是 p c i 接口用来访问d s p 内部资源以及外部资源的总线，e a b 是系统访问外部存 贮器的总线。e a b 和e m b 通过一个多路选择器分别访问异步存贮空间和同步存 贮空间。e b i u 只有一组外部数据接口，异步存储空间地址和数据以及同步空间 地址和数据也是通过多路选择器来公用e b i u 的外部数据接口的。 要满足系统实时性，从f i f o 读数必然占用很大的内部总线带宽和e b i u 带 宽。系统处理完的数据要存储在s d 凡m 中，以备p c i 读取。这也要通过e b i u 来实现。最后，p c i 读取d s p 外部存储空间s d r a m 的数据也是通过e b i u 来完 成的。 在d s p 中影响系统运行速度的最关键因素是访问存贮器的速度，而在整个 系统中，通过e b i u 访问异步r a m 空间是整个系统访问速度最慢的接口，是整 个系统的瓶颈。可是所有的数据通路都要通过e b i u 即使把要传送给工控机的数 据放到系统的l 2 中，因为l 2 的空间局限性，也要通过d m a 把数据传送到l 2 上面我们分析过，e b i u 的数据通路总线一共有两条，e m b 和e a b d m a 也是通 过e a b 来访问外部存储空间的。并不能提升系统的带宽。只能小幅度的提升总 线的利用率，提升一点性能。因此通过p c i 读取d s p 的外部存储空间的数据速 1 4 第2 章系统方案设计 图2 3d s p 内部总线 度缓慢。访问f i f o 是通过e b i u 访问异步存储其空间，是整个系统访问时间最 慢的，由于带宽的限制，原来的系统只采用c c d 的1 0 2 4 分辨率的模式，而没有 用2 0 4 8 分辨率的模式。 且a d s p - b f 5 3 5 的系统时钟最高3 5 0 m ，已经大大落后于现在芯片的时钟水 平。并且a d p s - b f 5 3 5 自带的p c i 接口工作在s l a v e 模式，兼容性也不是很好， 很多工控机的主板不能识别，尤其是p e t i l l 玎斛的主板。造成了不易升级的困难。 2 4 新系统方案 新系统设计要求： 1 原有系统的线阵c c d 分辨率是1 0 2 4 ，为了提高辨识率，新的设计要求线 阵c c d 分辨率为2 0 4 8 ，每秒都是5 0 0 0 行。 2 原有系统在示教的时候，传输数据过慢，传输1 0 2 4 + 1 0 0 0 0 0 + 3 b y t e 需要 近2 0 分钟。现在要就尽可能提高示教过程中的数据传输速率。 3 把改进算法移植到新的系统中。 北京工业大学工学硕士学位论文 通过以上分析，我们可以得到以下结论：c c d 能够满足新系统的要求，p c i 接口和d s p 已经不能满足新的需求。 2 4 1 芯片选型 2 4 1 1p c i 接口芯片 p c i 总线是一种不依附于某个具体处理器的局部总线，它支持3 2 位或6 4 位 的总线宽度，频率通常是3 3 m h z ，目前最快的p c l 2 o 总线工作频率是6 6 m h z 。 工作在3 3 m h z 、3 2 位时，理论上最大数据传输速率能达到1 3 3 m b s 。它支持猝 发工作方式，提高了传输速度，支持即插即用，p c i 部件和驱动程序可以在各种 不同的平台上运行。p c i 局部总线最显著的特征是速度快【2 6 1 。 p c i 总线接口电路的实现目前主要有两种方案：( 一) 选用可编辑逻辑器件 ( p l d ) 。使用p l d ( 或f p g a ) ，用户可以灵活地开发出适合自己需要的具有 特定功能的芯片，但p c i 总线协议比较复杂，设计p c i 控制接口难度较大，对 于一般的工程项目来说，成本较大。( 二) ，采用p c i 专用芯片组( 又称桥接电 路) ，通过专用芯片来实现完整的p c i 主控模块和目标模块的功能，将复杂的 p c i 总线接口转换为相对简单的用户接口，用户只需设计转换后的总线接口。 p c i 总线接口电路又分为主控设备和目标设备。主控设备可以控制总线，驱 动地址、数据和控制信号：目标设备不能启动总线操作，只能依赖于主控设备从 其中读取数据或向其传送数据。主控设备芯片价格比较高，目标设备芯片价格则 比较便宜，而且目标设备芯片比较简单、易于操作【3 1 1 。 为了能够达到高度数据传输的目的，而且兼顾兼容性，性价比，本设计采用 了p l x 公司的p l x 9 0 5 4 主控设备芯片。 p l x 9 0 5 4 符合p c i 2 。2 规范，兼容3 2 b i t ，3 3 m h z 的主控芯片。具备两个d m a 控制器。其局部总线可根据需要配置成复用或非复用模式的8 、1 6 或3 2 位的局 部总线。p c i 总线侧的时钟频率范围为o 3 3 m h z ，局部总线与p c i 总线的时钟 相互独立，局部总线的时钟频率范围为o 5 0 m h z ，两种总线的异步运行方便了 高低速设备的相互兼容。p l x 9 0 5 4 芯片内部有一个6 4 字节的写f i f 0 和一个3 2 字节的读f i f o ，通过读写f i f o ，可实现高性能的突发式数据传输，也可以进行 连续的单周期操作。 1 6 ! ! 塞；三些銮兰三兰璺圭主簦竺兰 。 第3 章硬件电路设计 3 1 信号完整性分析 时钟频率日益增高，信号完整性问题变得更为严重。在高速产品中，物理设 计和机械设计都会影响信号的完整性。过去，时钟频率只有1 0 m h z 。电路板或 封装设计的主要挑战就是如何在双层板上布通所有的信号线以及如何在组装是 不破坏封装。由于互连线不曾影响过系统性能，所以互连线的电器特性并不重要。 可以说“对信号来讲过去的互连线是畅通透明的”m 】。 例如，如果一个期间输出一个上升边沿约为1 0 n s 、时钟频率为1 0 m i z 的信 号，则即使是最粗糙的互连线，电路也可咀正常工作。由手工连线而成的样机同 规范布线的最终印制板产品都能正常工作。 但是随着时钟频率的提高，信号上升边沿的普遍缩短，对大多数电子产品而言， 当时钟频率超过1 0 卟d h z 或者上升边沿小于1 n s 时，信号完整巾牟效应就变得重要 了。 在当今的“高速”世界里，从电气性能的角度看，封装和互连信号不再是畅 通和通明的了。因此，需要新的设计方法来保证产品设计的一次成功率。这种新 的方法立足于可预见性。为此，首先是要尽量应用已经成熟的工程经验中积累的 设计法则；其次是要对产品的性能做出预测和评估并加以量化。这种工程师途径 是与猜测途径不同的，工程途径中要充分利用四种重要的技术工具：经验法则、 解析近似、树枝仿真 二具和实际测量。解决问题的途径可以归结为：首先分析信 号完整性问题的起源，然后利用e d a 工具找到最优的解决方案并加以验证。 信号完整性的噪声分为：振铃、反射、近端串扰、开关噪声、非单调性、地 弹、电源反弹、衰减、容性负载等l 。 乍一看，要考虑的问题似乎无穷无尽，非常混乱。其实，所有信号完整性噪 声问题有关的效应可以分为4 类； 单一网络的信号完整性； 两个或多个网络间的串扰； 两个或多个网络问的串扰； 第3 章硬件电路设计 电源和地分配中的轨道坍塌； 来自整个系统的电磁干扰和辐射。 3 1 1 单一网络信号质量 当信号从驱动源输出时，构成信号的电流和电压将互联线看作一个阻抗网 络。当信号沿网络传播时，他不断感受到互连线引起的瞬态阻抗变化。如果信号 感受到的阻抗保持不变，则信号就保持不失真。然而，一旦阻抗发生变化，信号 就会在变化处产生反射，并在通过剩余部分时发生失真。如果阻抗改变程度足够 大，失真就会导致错误的触发。 改变导线的横截面或网络的几何形状的特征都会改变信号感受到的阻抗。阻 抗发生变化的特征成为突变，每个突变将导致信号原始的纯净形状在某种程度上 发生失真。信号感受到阻抗发生改变的情况有以下几种： 线宽变化； 层转换； 返回路径平面的间隙； 接插件； 分支线、t 型线或桩线； 网络末端。 减小阻抗突变问题的方法是让整个网络中的信号所感受到的阻抗保持不变。 一般分为三个步骤：首先，使用线条阻抗为常量或者“可控”的电路板，这通常 意味着使用均匀传输线。其次，提供是沿线阻抗保持不变的拓扑结构的布线规则。 最后，在关键的地方放置电阻控制反射。 3 1 2 串扰 当网络传播信号时，有些电压和电流能传递到邻近的静态网络上，而后者只 是从事自己的事务。即使第一个网络( 动态网络) 上的信号非常好，一些信号也 会以有害的噪声形势耦合到第二个静态网络上。网络问的容性耦合和感性耦合， 给有害噪声从一个网络到达另外一个网络提供了路径。 北京工业大学工学硕士学位论文 返回路径为均匀平面时是实现最低串扰的结构。当感性耦合噪声处于主导地 位时，通常把这种串扰归为开关噪声、i 噪声，d i d t 噪声、地弹、同时开关噪声 ( s s n ) 或者同时开关输出( s s o ) 噪声。地弹是由于邻近信号路径和返回路径间 的互感很大产生的。开关噪声大多发生在接插件和封装处。 通过了解容性耦合与感性耦合的本质，就可以优化相邻信号线的物理设计而 减小祸合，通常这与把线条远远分离开一样简单。串扰的某些方面，特别是开关 噪声，会随着互连线长度的增加和上升边沿的减少而增加。若是互连线尽可能的 短，如使用芯片最小尺寸封装( c s p ) 和高密度互连线( h d i ) ，就有利于减小串 扰。 3 1 3 轨道坍塌噪声 噪声这个问题不仅仅在信号路径中产生，他也在电源和地分配网络( 给芯片 提供电源) 中也是一个致命的问题。当通过电源和路径的电流发生变化时( 如芯 片输出翻转或内核门翻转时) ，在电源路径和地路径间的阻抗将产生一个压降。 这个压降就意味着供给芯片的电压减小了，可以看作是电源与地间的电压减小或 坍塌。 现在芯片的趋势是低电压供电，高功率消耗。以a d s p b f 5 3 3 为例，内核 供电电压为1 2 v ，最高功率能达到3 w 虽然每个周期消耗相同的能量，但是出于 频率的提升，平均功率就会越来越高。这就意味着更短的时间内更大的开关电流， 这时可以容忍的噪声将变小。 设计电源和地分配的目的是使电源分配系统( p d s ) 的阻抗最小。 相邻的电源和地分配成平面的介质尽可能的薄 低电感的去耦电容 3 1 4 电磁干扰( 尉1 ) 当板级时钟频率在1 0 0 m h z 5 0 0 艘z 范围内时，这一频段的前几次谐波在 电视、调频广播、移动电话和个人通信服务( p c s ) 这些普通通信波段内。这就 意味着电子产品极有可能干扰通信，所以这些电子产品的电磁辐射必须低于容许 的程度。 第3 章硬件电路设计 电磁干扰问题有三个方面：噪声源、辐射传播路径和天线。信号完整性问题 的根源，也是电磁干扰的根源。即使噪声远远低于信号完整性噪声预算，仍然会 大到足以引起严重的辐射。 在硬件电路设计过程中，在一些关键的电路上，要考虑信号的完整性。 3 2 数字图像采集模块 3 2 1a d s p p p f 接口 a d s p b f 5 3 3 ( h s ) 提供可直接与并行p 曲l 和d a 转换器、i t u r 6 5 6 视频编 码和解码器以及其它通用外设连接的并行接口( p p i ) 。p p i 包括一个专用时钟 引脚，多达3 个帧同步引脚和多达1 6 个数据引脚。输入时钟支持系统时钟一半 的并行数据传输率，同步信号可以被配置为输入或输出。最高时钟频率可达6 6 m 。 p p i 的通用模式可应用于各种数据采集和数据传输的场合，该模式主要分为4 个 不同的子块，每块可提供高达每p p ic l k1 6 位数据传送率。 1 接收数据时由内部产生同步信号 2 接收数据时由外部产生同步信号 3 传送数据时由内部产生同步信号 4 传送数据时由外部产生同步数据 这几种模式都支持a d c 和d a c 的连接以及硬件信号控制的视频通信。支持多 于一级的帧同步，如果需要的话，还可以在帧同步信号被判定之前和数据接收与 传送之间加入可编程的延时。并且p p i 接口支持d m a 传输，不用内核参与管理。 在本方案中，采用接收数据，外同步模式。 3 2 2c c d l 3 0 0 系列由三个最高像素为2 0 4 8 点的彩色线阵c c d 组成，每个线阵c c d 前分别装有红绿蓝滤光片，输出采用2 8 位c h 锄n c ll i n k 技术。可以采用2 0 m h z ， 3 x 8 b i t 红绿蓝模式，4 0 m h z ，2 x 1 0 b i t 或4 0 m h z ，2 x 8 b i t 模式，6 0 m h z ，l x l o b i t 模 式或6 0 m h z ，8 b i t 。曝光时间可通过外同步信号控制，行扫描速度最高可达 9 2 5 k h z 。红绿蓝3 个8 位低压差分信号( l v d s ) 输出信号的增益可编程。 北京 ：业大学工学硕士学位论文 p p i 是1 6 b i t 总线带宽，因此系统方案定为l 3 0 1 设置为4 0 m h z ，2 x 8 b i t 模式， 既能充分发挥p p i 的带宽优势，又不用添加额外的器件。l 3 0 1 的时序图如图3 1 所示： 3 毪q o o 0 0 0 圆圆回圆圆o 蕊o o o o o 0 0 0 0 圆。园。黝。 图3 1c c d 时序图 3 2 3 低电压差分信号( l v d s ) l 3 0 l 输出的是低电压差分信号，即l v d s 。差分信号传输与单端信号传输 相比有很多优点： 输出驱动总的d i ，d t 会比单端信号线上的大幅降低，从而减少了轨道坍塌和 潜在的电磁干扰( e m i ) 与单端放大器相比，接受器中的差分放大器有着更高的 增益。差分信号在一对紧耦合差分对中传播时，在返回路径中对付串绕和突变的 鲁棒性更好。因为每个信号都有自己的回路，所以差分信号通过接插件或封装时， 不易受到开关噪声的干扰。 使用价格低廉的双绞线即可实现较远距离差分信号的传输。差分信号的最大 的缺点是会产生潜在的e m i 如果不对差分信号进行恰当的平衡或滤波，或者如 果存在任何共模信号，就可能会使架在外部双绞线上的差分信号产生e m i 问题。 在低电压差分信号中，采用两个输出引脚驱动比特的信号，每路信号电压 范围在1 1 2 5 v 和1 3 7 5 v 之间，并且各自驱动一根传输线。信号线和返回路径 压是v 1 ，线2 的电压是v 2 。差分放大器检测线l 与线2间的电压差，恢复 x 第3 章硬件电路设计 v d i f r = v 1 一v 2 式中： v d i f f 表示差分信号 v 1 表示线1 相对于共用返回路径的信号电压 v 2 表示线2 相对于共用返回路径的信号电压 v d i f f 图3 _ 2 差分信号线示意图 除了有携带要传递的信息的差分信号外，电路中还存在着共模信号。共模信 号用两条信号线上的平均电压表示，定义为： v c o i l l i n2 ( v 1 + v 2 ) 2 其中： v c o m m 表示共模信号 v l 表示线1 相对于共用返回路径的信号电压 v 2 表示线2 相对于共用返回路径的信号电压 c c d 的技术手册要求每路差分信号分别端接1 0 0 欧姆的电阻。这两个端接 电阻是为了阻抗匹配，防止信号反射。根据差分阻抗和单端特性阻抗的关系： z w = 2 z o 得到单端特性阻抗为5 0 欧姆。即单端传输线的特征阻抗为5 0 欧姆。根据微 带线阻抗公式可以得到： z 0 ：婴血型丝幽。 e r + 1 4 l 根据常用多层板工艺，板材选用f r 4 在f 刚板材上e r = 4 3 ，铜皮厚度为 1 0o z ( 盎司) ，信号线宽度6 个m i i ( 密尔) ，计算出5 0 q 微带线的版层厚 度为3 8 2 8 m 订。考虑到工程精度，版层厚为4 m i l ，传输线的特征阻抗为5 1 _ 2 q 。 北京工业大学工学硕士学位论文 在布线的时候要使两根差分信号长度一致：并且保持相对距离，即保持微带 线的特征阻抗不变。如果两条线不匹配，比如一条上多了一个测试点，或者一个 过孔，会影响电路中的共模分量。共模分量的改变会潜在的引起两个十分严重的 问题。 图3 35 0 欧姆微带线示意图d 2 如果共模信号电压过高，就会使差分接收器的输入放大器饱和，使之不能准 确地读入差分信号。 如果在同轴电缆中有变化的共模信号，将会潜在的引起过量的e m i 。 为了保证各个信号的延时一致，所有的差分