（电路与系统专业论文）基于双CPU的数字存储示波器的设计和实现[电路与系统专业优秀论文].pdf

东南大学硕士学位论文 摘要 数字存储示波器( d s o ) 以其优越的性能、良好的性能价格比，正逐渐成为示波器市场上 的主流产品。目前国内市场上的数字存储示波器几乎全为国外产品，为了尽快掌握数字存储 示波器的核心技术，拥有自主知识产权，受国内某单位的委托，我们研制了一台基于双c p u 系统的数字存储示波器样机。 本文给出了一台最高采样速率为1 0 0 m s s ，带宽达到2 0 m h z 的实时采样数字存储示波 器的系统设计和实现方案。仪器采用了单片机+ d s p 的双c p u 系统结构。使用高速a d 转 换器和先入先出存储器f i f o 构成数据采集和存储模块，完成系统在各种速度下的数据采集 和存储任务；以赢速数字信号处理芯片d s p 为核心的数据处理模块，完成采样数据的各种 后续处理：采用a l t e r a 公司的大规模可编程逻辑器件c p l d ，实现对数据采集模块的控制功 能，提高了系统的集成度；使用液晶显示器，实现了全中文菜单界面，配合键盘控制，组成 了良好的人机对话界面：单片机作为主c p u ，实现对整机内各模块的协调控制。目前本样 机经测试性能已基本达到要求，再经过一段时间完善后即可投入试生产。 本文首先介绍了系统的总体结构，接着分章节详细阐述了各个主要功能模块的工作原 理、软件设计思想等，晟后给出了系统的设计结果和改进建议。 关键字 数字存储示波器 数字信号处理芯片 大规模可编程逻辑器件 先入先出存储器 数据采集 实时采样 液晶显示器 单片机 东南大学硕士学位论文 a b s t r a c t d i g i t a ls t o r a g eo s c i l l o s c o p e ( d s o ) i sb e c o m i n g t h em a i n s t r e a mp r o d u c ti nt h e o s c i l l o s c o p e m a r k e tb e c a u s eo fi t s p r e d o m i n a n tp e r f o i t n a n c e a n dn i c e p e r f o r m a n c e p r i c er a t i o i nc h i n e s em a r k e ta l m o s ta l lo ft h ed s o a r ep r o d u c e db y f o r e i g nc o m p a n y i no r d e rt og r i pt h ec o r et e c h n o l o g yo fd s o ，w e d ot h er e s e a r c ho n d s oa n d d e v e l o p a s h o w p i e c es y s t e m b a s e do nd u a lc p ua c c o r d i n gt ot h e r e q u i r e m e n t o fac e r t a i nf a c t o r y as y s t e m d e s i g n a n dr e a l i z a t i o no fad i g i t a lr e a l t i m e o s c i l l o s c o p ew i m 10 0 m h zt o p m o s ts a m p l er a t e ，2 0 m h zb a n d w i d t hi s p r e s e n t e di n t h i s p a p e l f t h e i n s t r u m e n ta d o l p t st h e s y s t e m s t r u c t u r eo fm c u + d s pt h ed a t a a c q u i s i t i o n a n d s t o r a g em o d u l eu s e sh i g hs p e e da 仍c o n v e n e ra n df i f 0m e m o r i z e r t oa c h i e v et h e d a t aa c q u i s i t i o na n ds t o r a g et a s ku n d e re v e r ys p e e d t h ed s pw o r k sa st h ec o r ec h i p o fd a t ap r o c e s s i n gm o d u l e w i mt h eu s a g eo fc p l d ，t h ei n t e g r a t i o no ft h es y s t e mi s g r e a t l y i n c r e a s e d t h el c dd i s p l a ya n dk e y b o a r dp r o v i d eaf r i e n d l yi n t e r f a c e b e t w e e nt h eu s e ra n dt h es y s t e m t h em c u w o r k sa st h eh o s tc p uo ft h es y s t e ma n d h a r m o n i z e st h ew o r ko fe v e r ym o d u l ei nt h ei n s t r u m e n t a tp r e s e n t t h i ss h o w p i e c e r u n sw e l la n dw i l lb ep u ti n t ot r i a lp r o d u c t i o ni nas h o r tt i m e t h i s p a p e rf i r s t i n t r o d u c e st h es y s t e ms t r u c t u r e ，t h e nd e s c r i b e st h ew o r k i n g p r i n c i p l e a n ds o f t w a r ed e s i g no f e v e r ym o d u l e i nd e t m l f i n a l l yt h i sp a p e rp r e s e n t st h e r e s u l to f s y s t e md e s i g na n d s o m e p i e c e so fi m p r o v e m e n t a d v i c e k e y w o r d s ： d i g i t a ls t o r a g eo s c i l l o s c o p e d i g i t a ls i g n a lp r o c e s s o r c o m p l e xp r o g r a m m a b l el o g i c d e v i c e f i f o d a t a a c q u i s i t i o n r e a l t i m es a m p l e l c d m c u 学位论文独创性声明 v 7 1 6 4 41 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得 的研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含 其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构 的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均 已在论文中作了明确的说明并表示了谢意。 签名：耋刚日期：兰! ! i ：三 关于学位论文使用授权的说明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 签名：兰! 壁l 导师签名： 荸f 叁黔日 期：兰! ! ! ：墨 东南太学硕士学位论文 第一章绪论 示波器是工程技术人员在科研工作中最常用到的一种电子测量仪器，它的主要功能是精 确复现作为时问函数的信号电压波形。根据示波器内部采用技术的不同，可以分为模拟示波 器和数字示波器两大类。模拟示波器具有分辨率高、响应快、价格低廉等优点，在电子技术 领域曾经得到广泛的应用。但是由于模拟示波器内部所采用的模拟技术的局限性，其缺点也 是很明显的，如体积庞大，只能观察和分析重复的周期性信号，对慢速信号、单次或偶尔出 现的高速信号，难以观察和分析，而且不能用来观察触发前的信号波形等。在很多测量场合 下，我们不仅要对所测信号进行定性分析，还要进行定量的分析，如需要知道信号的周期、 频率、峰一峰值等，模拟示波器要完成这样的功能，就需要增加专用电路，而使得费用大大 增加。 上个世纪七十年代以后。随着数字技术理论的日益成熟和数字电路、大规模集成电路以 及微处理器技术的飞速发耀，尤其是高速模，数( a d ) 转换器和半导体存储器( r a m ) 的 发展，一种新型的示波器一一数字存储示波器d s o ( d i g i t a ls t o r a g eo s c i l l o s c o p e ) 诞生并迅 速发展起来。它与模拟示波器运用传统的电路技术，在阴极射线管上显示波形不同，而是利 用高速的a d 芯片先将原来的模拟信号转换成数字形式( 串二进制数) ，并存储在内部的 r a m 中，再进行显示和其它的相关处理。它与传统模拟示波器相比，具有以下两个突出的 优点： 1 适合用来捕获观测非重复性的瞬态单次脉冲信号、随机信号和缓慢变化的信号，并 能将被测信号长久的保存下来； 2 具有负延迟触发这一数字存储示波器所特有的功能，可以观测触发信号到来之前的 信号波形，这个功能在电路的故障诊断和电子器件的性能检测中尤为重要。 目前。随着数字技术的日益成熟，数字存储示波器以其优越的性能、良好的性能价格比， 正逐渐成为示波器市场上的主流产品。从发展趋势看，数字存储示波器将完全取代传统的模 拟示波器。 1 1 数字示波器技术综述 示波器本质上是一种图形显示设备，它描绘电信号的图形曲线，在大多数应用中，呈现 的图形已经能够表明信号随时间的变化过程，在显示屏上：垂直( y ) 轴代表电压- 水平( x ) 轴代表时间。这一简单的图形能够说明信号的许多特陛。例如： 信号的时间和电压值 振荡信号的频率 信号所代表电路的“变化部分” 信号的特定部分相对于其他部分的发生频率 是否存在故障部件使信号产生失真 信号的直流值( d c ) 和交流值( a c ) 信号的噪声是否随时问变化等 待统的模拟示波器的工作方式是喜接测量信号电压，并通过从左到右射在示波器屏幕韵 电子束在垂直方向描绘电压。示波器屏幕通常是阴极射线管( c r t ) ，电子束投到荧幕的某 处屏幕后面总会有明亮的荧光物质。当电子束水平扫过显示器时，信号的电压随电子束发 东南大学硕士学位论文 生上下偏转，跟踪波形直接反映到屏幕上，在屏幕同一位簧电子柬投射的频度越大，显示也 越亮。c r t 限制着模拟示波器显示的频率范围，在频率非常低的地方信号呈现出明亮而缓 慢移动的点，而使波形很难分辨。在高频处。起局限作用的是c r t 的写速度，当信号频率 超过c r t 的写速度时，显示出来的波形过于暗淡难于观察。模拟示波器的极限频率是 1 g h z 。 与模拟示波器不同，数字示波器通过模数转换器( a d c ) 把被测电压转换为数字信息， 它捕获的是波形的一系列样值。并对样值进行存储，存储限度是判断累计的样值能否描绘出 波形为止。随后，数字示波器重构波形。 数字的手段意味着，在示披器显示范围内，可以稳定、明亮和清晰地显示任何频率的波 形。对重复的信号而言，数字示波器的带宽是指示波器的前端部件( 模拟通道) 的模拟带宽， 一般称之为3 d b 点。 常用的数字示波器是数字存储示波器即d s o 。它的显示部分更多基于液晶显示器或光 栅屏幕而不是基于荧光。d s o 便于捕获和显示那些可能只发生一次的事件，通常称为瞬态 现象。以数字形式表示波形信息。实际存储的是二进制序列。这样，利用示波器本身或外部 计算机，可以很方便地进行分析、存档、打印和其他处理。波形没有必要是连续的，即使信 号已经消失，仍能够显示出来。与模拟示波器不同的是，数字存储示波器能够持久地保留信 号，可以扩展波形处理方式。然而，d s o 没有实时的亮度级，因此，它们不能表示实际信 号中不同的亮度等级。 数字荧光示波器即d p o ( d i g i t a lp h o s p h o ro s c i l l o s c o p e s ) ，它具有数字存储示波器d s o 的各种传统优点，从数据存储到先进的触发功能，样样俱全，同时，它也具有模拟实时示波 器的明暗显示和实时特性，能以数字形式产生显示效果优于模拟示波器的亮度逐渐变化的化 学荧光效果。d p o 在示波器技术上有了新的突破能够实时显示、存储和分析复杂信号， 利用三维信息( 振幅、时间及多层次辉度，用不同的辉度显示幅度分量出现的频率) 充分展 现信号的特征采用数字荧光技术，通过多层次辉度或彩色能够显示长时间内信号的变化情 况。 数字采样示波器采集测量信号的能力要比其它类型的示波器商个数量级。在测量重复 信号时，它能达到的带宽以及高速定时都十倍于其它示波器。连续等效时间采样示波器能达 到5 0 g h z 的带宽。然而采样示波器带宽的增加带来的负面影响是动态范围的限制，大多 数数字采样示波器的动态范围都限制在l v 的峰峰值，且其安全输入电压大约只有3 v 。 1 2 数字示波器的产品现状 目前，国内市场上所见到的数字示波器几乎全部为国外产品，如t e k ，f l u k e ，a g i l e n t 等品牌，且价格昂贵，并已形成价格垄断。在高端产品上，国内市场上所见的全部为国外产 品。以下是儿家国外公司的数字示波器。 w a v e m a s t e r8 6 0 0 a 是美国力科公司于2 0 0 2 年推出的全新数字示波器，它具备了全新 s i g e 半导体技术及力科专利的x s t r e a m t m 技术，为数字示波器带来革命性的转变。其特 点如下： ( 1 ) 6 g h z 带宽，2 0 g s s 采样率，4 8 m 字节储存长度。 ( 2 ) 触发带宽： 5 g h z ( 3 ) 触发抖动： 具有可编程保密位，可保护程序产权，该器件包含一个可编程的保密位，该保密 位控制能否读出器件内的配置数据。当保密位被编程时，器件内的设计不能被复制和读出。 由于在e e p r o m 内的编程是看不见的，利用保密位可实现高级的设计保密。当c p l d 被擦 除时，保密位则和所有其他的编程数据一起被擦除。 a l t e r a 公司于1 9 9 1 年推出性能很完善的基于w i n d o w s 的c p l d 开发软件m a x p l u s i i 。 当前，市场上使用最多的c p l d 开发工具就是m a x p l u s i i ，目前已升级到1 02 1 版。 m a x p l u s i i 是一个功能强大，使用方便的设计工具，它提供了一种与结构无关的设计 环境，设计者无需精通器件内部的复杂结构，而只需用自己熟悉的设计输入工具( 如原理图 输入或者高级语言输入) 。把自己的设计输入到计算机中，m a x p l u s i i 会自动把这些设计 转换成最终结构所需的格式。用户把最后的数据通过下载电缆下载到芯片中，即完成了所有 的工作。 m a x p l u s i i 的编译器( c o m p i l e r ) 完成最小化和逻辑综台，并产生最终数据，还可以 进行设计校验包括功能仿真、定时仿真及延时预测等等。 4 3 硬件描述语言v e r i l o g h d l 硬件描述语言( h d l ) 是种用形式化方法来描述数字电路和设计数字逻辑系统的语言。 它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用专用工具进行 仿真，自动综合到门级电路再利用专用集成电路a s i c 、f p g a 或c p l d 实现其功能。目 前这种称之为高层次设计( h i g h l e v e l d e s i g n ) 的方法已被广泛采用。据统计，在美国硅谷 目前约有8 0 的c p l d 和f p g a 是采用h d l 方法设计的。 硬件描述语言的发展至今已有2 0 多年的历史，并成功地应用于设计的各种阶段：仿真、 验证、综合等。到2 0 世纪8 0 年代，已出现了上百种硬件描述语言，它们对设计自动化起到 了促进和推动作用。但是这些语言一般各自面向特定的设计领域与层次，而且众多的语言 使用户无所适从，因此急需一种面向设计的多领域、多层次、并得到普遍认同的标准硬件描 述语言。进入2 0 世纪8 0 年代后期，硬件描述语言向着标准化、集成化的方向发展，目前用 的鼹广泛的是v e r i l o g h d l 和v h d l 语言。 v e r i l o gh d l 是硬件描述语言的一种，主要用于数字系统的设计。设计者可以用它来进 行各种级别的逻辑设计，进行数字逻辑系统的仿真验证、时序分析、逻辑综合等，它是目前 应用最广泛的一种硬件描述语言。v e r i l o g h d l 较为适合算法级( a l g o r i t h m ) 、寄存器传输级 ( r t l ) 、逻辑级( l o g i c ) 、门级( g a t e ) 设计，而对于特大型的系统级设计则v h d l 更为适 合。 采用v e r i l o gh d l 输入法，由于v e r i l o g h d l 的标准化，可以很容易把完成的设计移植 到不同厂家的不同芯片中去。因为用v e r i l o gh d l 所完成的设计，它的信号位数是缀容易改 动的，所以可以很容易地对它进行修改。来适应不同规模的应用。而且在仿真验证时，仿真 测试向量可以用同一种描述语言来完成。 采用v e r i l o gh d l 输入法的最大优点是其工艺无关性，这使得设计人员在功能设计、逻 辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需要利用系统设计时对芯片的 需要施加不同的约束条件，即可设计出实际电路。实际上这是利用了计算机的巨大能力 在e d a 工具的帮助上，把逻辑验证与具体工艺库匹配，布线及时延计算分成不同的阶段来 实现从而减轻了人们的繁重劳动。 东南大学硕士学位逢文 4 4 数采系统控制模块设计 数采系统控制模块是数据处理模块与数据采集存储模块之间的桥梁主要用于前者控制 后者。c p l d 的外部接口示意图如图4 2 所示。 系统控制模块可分为两大主要功能模块：系统的编码译码控制模块和f i f o 读写控制模 块。限于篇幅本文只讨论它们的七个子模块，分别为： ( 1 ) d s p 对c p l d 的控制； ( 2 ) a d c 的采样频率，时基发生器和f i f o 写时钟发生器； ( 3 ) a d c 采样频率控制器； ( 4 ) d s p 读f i f o 控制器； ( 5 ) f i f o 写时钟控制器： ( 6 ) 单片机w 7 7 l e 5 8 的输入时钟信号源； ( 7 ) d s pb o o t 程序的f l a s h 程序存储器的读使能控制。 所有子模块用原理图方法或v e r i l o gh d l 语言描述，下面分别作具体讨论。 同田0q o - q 1 5 f i f 0 丑f 网田0 f f f 耍o w c l k f r o ，e n f 0 r c l k f r 0 r e n a d c c l k m c u c l k 触发输入 c p l d 删们1 2 8 a e t c l o o 4 4 1 d s p 对c p l d 的控制 图4 2c p l d 接口示意图 d s pd o d 1 5 d s pa o a 3 d s p d t t 0 d s p d s d s p m s t r b d s pi o l r b d s p r 脚 d s pc l o c k o u t f l a s h o e d s p 控制c p l d 内部是通过其i o 口来控制的。具体由一个4 1 6 译码器7 4 1 5 4 来实现， 控制命令包括f i f o 读写使能、c p l d 内部复位、d s p 中断允许开关等。其示意图如图4 3 所示。 图中a o a 3 是d s p 的低4 位地址线，1 0 s t r b 是d s p 的i o 空间选择管脚。如欲允许 a d 9 2 8 3 对f i f o 写数据，即打开f i f o 的写使能开关，用如下d s p 汇编语言指令即可。 a s m ( “p o r t wo h ，0 1 h ”) ； 此指令的意思是向地址0 1 h 处写值0 ，此时地址线a 3 a 2 a 1 a 0 上的值为0 0 0 1 ，i o s t r b 输出一个周期的低电平脉冲，使7 4 1 5 4 工作，在7 4 1 5 4 的0 1 n 输出端上输出低电平，此电 平通过一r s 触发器后输出到f i f o 的写使能控制端口。 4 4 2a d c 的采样频率，时基发生器和f i f o 写时钟发生器 系统的主时钟源是一个1 0 m h z 的有源振荡器，该时钟信号经系统数据处理模块 t m s 3 2 0 v c 5 4 1 6d s p 的锁相环( p l l ) 倍频到1 0 0 m h z 后由其c l k o u t 管脚输入到c p l d ( 见图4 - 2 ) ，经多个7 4 9 0 和t 触发器串联分频可产生从5 0 m h z 到5 0 0 h z 的时钟信号。如 2 2 童塑查堂堡主堂堡兰苎； ： 3 a 0 7 a i 6 a 2 5 a 3 4 1 0 8 t r b f 1 0 0 m 图4 37 4 1 5 4 接口示意图 7 4 9 0 歇件蔓蚀 f 】f o 写使能 r f o 写豢止 创f o 诿臻止 f i f o 磷使螗 采样瓤率控唧 磺触发地址 请触发蟪琏 允许f i t , o 9 祷中肝 蔡止f 1 f o 牛请中断 允许h 发中断 奈止船盘中折 毪择越发信号 姨入够位值期培擅 纂止疑触矗地址 图4 4t 触发器和7 4 9 0 连接图 图4 - - 5m a x p l u s i i 的仿真结果 2 3 - 东南大学颈士学位论文 图4 4 所示，1 0 0 m h z 时钟经过一个t 触发器二分频后生成5 0 m h z 时钟。又经7 4 9 0 分频 后又生成1 0 m h z 和5 m h z 时钟，2 5 m h z 时钟由5 0 m h z 时钟经另一t 触发器二分频后产生。 如此串联后可产生更多的时钟信号。图4 5 是用m a x p l u s i i 仿真得出的正确结果。 4 4 3a d c 的采样频率控制器 a d c 的采样频率控制器实际上是一数据选择器，由于系统a d 转换器a d 9 2 8 3 的采样 频率范围是1 m 1 0 0 m h z ，共有1 0 0 m 、5 0 m 、2 5 m 、1 0 m 、5 m 、2 5 m 、i m 七档，只需一8 选1 数据选择器即可，该选择器用原理图方式编辑，直接在支持库里调用r r l 逻辑电路 7 4 1 5 1 。图4 - - 6 中。选择器控制1 3 信号s l 5 、s l 6 、s l 7 来自d s p 数据端口经7 4 2 7 3 锁存后 的输出，见图4 7 ，l d 0 一l d 7 是d s p 的低8 位数据端口。 凸 z 0 a b c d 0 d 1 d 2y d 3w n d 4 d 5 d 6 d 7 g n 1 2u p l t i p l 融e r 图4 - - 6a d 采样频率控制器 a d e c l k d 1q 1 l d l d 2q 2 l d 2 d 3q 3 l d 3 d 40 4 l d 4 d sq 5 l d 5 d 6q 6 l 0 6 d 7q 7 l d 7 d 8q 8 _ cc l r n s e l f r e q c l k 9 9 o c t a l 口f f 图4 77 4 2 7 3 接口示意图 2 4 ! 堕莶兰堡主兰垒笙茎 4 4 4d s p 读存储器控制 为了能更方便地控制对f i f o 的读操作，在c p l d 内部，f i f o 输出到d s p 的输入之间 要加上驱动器7 4 2 4 4 ，7 4 2 4 4 的选通信号r e n 2 4 4 由d s p 控制，r e n 2 4 4 的信号来自于7 4 1 5 4 的0 4 n 输出后经一r s 触发器的输出( 见图4 3 ) ，f f d 0 - - f f d 7 是f i f o 的数据输出管脚， l d 0 - - l d 7 是d s p 的三态数据输入输出管脚。d s p 用如下一条指令可实现对f i f o 的读入。 a s m ( “p o r t r0 4 h ，+ a r 2 + ”) ； 图4 8 中的数据输入输出端接口是低8 位的，高8 位的与此类似。 f f d 0 f f d l f f d 2 f f d 3 f f d 4 f f d 5 f f d 6 f f d 7 7 4 2 4 4 图4 8d s p 读f i f o 控制示意图 4 4 5f i f o 写时钟控制器 l d 0 l d l l d 2 l d 3 l d 4 l d 5 l d 6 l d 7 该控制器控制着f i f o 数据写入速度，该控制器实际上是一个1 8 选1 数据选择器，由 于在m a x p l u s i i 元件库里没有标准的1 8 选1 数据选择器，所以本数据选择器用v e r i l o g h d l 语言描述，程序如下： m o d u l em u x l 8 t o l ( i n 0 ，i n l ，i n 2 ，i n 3 ，i n 4 ，i n 5 ，i n 6 ，i n 7 ，i n 8 ，i n 9 ，i n l 0 ，i n l l ， i n l 2 ，i n l 3 ，i n l 4 ，i n l 5 ，i n l 6 ，i n l 7 ，e n ，o u t ，s e l ) ； i n p u t i n o ，i n l ，i n 2 ，i n 3 ，i n 4 ，i n 5 ，i n 6 ，i n 7 ，i n 8 ，i n 9 ，i n l 0 ，i n l l ，i n l 2 ， i n l 3 ，i n l 4 ，i n l 5 ，i n l 6 ，i n l 7 ，e n ； i n p u t 4 ：0 s e l ： o u t p u t o u t ： w i r e t o ，t l ，t 2 ，t 3 ，t 4 ，t 5 ，t 6 ，t 7 ，t 8 ，t 9 ，t 1 0 ，t 1 1 ，t 1 2 ，t 1 3 , t 1 4 ， t 1 5 ，t 1 6 ，t 1 7 ； a s s i g nt o = i n 0 & ( s e l 4 ：0 一5 1 b 0 0 0 0 0 ) & ( ! e n ) ； a s s i g nt l = i n l & ( s e l 【4 ：o - - 5 1 b 0 0 0 0 1 ) & ( ! e n ) ； a s s i g nt 2 = i n 2 & ( s e l 4 ：0 一5 b 0 0 0 1 0 ) & ( ! e n ) ： a s s i g nt 3 = i n 3 & ( s e l 4 ：0 一5 b 0 0 0 11 ) ( ! e n ) ； a s s i g nt 4 = i n 4 ( s e l 【4 ：o 一5 b 0 0 1 0 0 ) & ( ! e n ) ： a s s i g n t 5 = i n 5 & ( s e l 4 ：0 一5 1 b 0 0 1 0 1 ) ( ! e n ) ： a s s i g n t 6 = i n 6 & ( s e l 4 ：0 一5 b 0 0 11 0 ) & 0 e n ) ； 2 5 - 东南大学硕士学位论文 a s s i g nt 7 2 i n 7 & ( s e l 4 ：0 一5 b 0 0 1 i1 ) & ( ! e n ) 。 a s s a g nt 8 = i n 8 & ( s e l 4 ：0 一5 1 b 0 1 0 0 0 ) & ( ! e n ) ； a s s i g nt 9 2 i n 9 & ( s e l 4 ：0 一5 b 0 1 0 0 1 ) ( ! e n ) ； a s s t g nt 1 0 2 i n l o & ( s e l 4 ：0 一5 1 b 0 1 0 1 0 ) & ( ! e m ； a s s i g nt 1 1 = i n l l & ( s e l 4 ：0 一5 b 0 1 0 1 1 ) ( ! e n ) ； a s s i g nt 1 2 2 i n l 2 ( s e l 【4 ：o 】一5 。b 0 1 1 0 0 ) & o e n ) ； a s s i g nt 1 3 = i n l 3 & ( s e l 4 ：0 一5 b 0 11 0 1 ) & 0 e n ) ： a s s t g nt 1 4 2 i n l 4 & ( s e l 4 ：0 一5 b o l l l 0 ) & ( ! e n ) ： a s s i g nt 1 5 2 i n l 5 & ( s e l 4 ：0 = = 5 1 b 0 1 1 1 i ) ( ! e n ) ； r s s l g nt 1 6 = i n l 6 & ( s e l 4 ：0 = = 5 b 1 0 0 0 0 ) & ( 1 e n ) ； a s s i 。g nt 1 7 = i n l 7 & ( s e l 4 ：0 = = 5 b 1 0 0 0 1 ) ( ! e n ) ； a s s 。i g no u t = a 0 1 t 1 1 t 2 1 t 3 1 t 4 t s i t 6 1 t t i t 8 t g l t l 0 1 t l l l t l 2 1 t 1 3 1 t 1 4 l t 1 5 1 t 1 6 1 t 1 7 ； e n d m o d u l e 编译后生成的原理图如图4 9 所示。图中f r e q o u t 1 7 ：1 1 输入时钟来自于f i f o 写时钟 发生器的输出，s l 4 ：0 选通控制信号是d s p 的低5 位数据端口经7 4 2 7 3 锁存后的输出，w r 信号经一宏单元m c e l l 驱动后直接输出到f i f o 写时钟管脚上。 m u x l 8 t 0 1 尹。足一 百扩 f r b a o m l l 7 ：1 1 ：土：! s l i 4 0 1 ： * i二。一一 图4 9f i f o 写时钟控制器m u x l 8 t o l 示意图 4 4 6 单片机w 7 7 l e 5 8 的输入时钟信号源 系统的另一主控单片机w 7 7 l e 5 8 的最大晶振频率是2 5 m h z ，为了最大发挥该单片机 高速的特点要求其运行速度达到极限，由于在c p l d 内部采样频率发生器正好生成2 5 m h z 的时钟信号，该信号经由线驱动器w i r e 后直接连到w 7 7 l e 5 8 的x t a l l 管脚。如图4 1 0 所示。 东南大学硕士学位论文 m c u c l k 图4 1 0w 7 7 l e 5 8 从c p l d 获取输入时钟信号 4 4 7d s pb o o t 程序的f l a s h 程序存储器的读使能控制 在d s p b o o t 时，d s p 将外部f l a s h 程序存储器s s t 3 9 v f 0 1 0 映射在d s p 的外部数 据空间，b o o t 完后，又通过指令取消映射。如图4 一1 1 所示，m s t r b 和d s 分别为来自 d s p 的外部存储器选择信号和数据空间选通信号，b o o t o e 为s s t 3 9 v f 0 1 0 的输出允许o e 端口。o e 、m s t r b 和d s 都是低电平有效，m s t r b 和d s 相与后输出到s s t 3 9 v f 0 1 0 的 o e 端。 ： 瓣 ? ：翟昌聋三j c 卜学j s 0 0 t 6 e 。 l ；) 8 ：= 移d 。 一 图4 1 1s s t 3 9 v f 0 1 0 的读控制 在m a x p l u s i i 软件开发环境下，将这些模块集中在一个项目文件里，编译、仿真、综 合、验证后无误后，通过c p l d 的j t a g 口将系统生成的编程下载文件p o f 载到c p l d 器 件中，c p l d 的j t a g 接1 3 图如图4 一1 2 所示。控制系统共用了c p l d1 1 9 个宏单元，占整 个c p l d 资源的9 3 。到目前为止，系统运行一直很稳定，这说明了选用e p m 7 1 2 8 a e t c l 0 0 是正确的。 c p 工。dj t a a 图4 1 2 c p l dj t a g 接口图 2 7 东南大学硕士学位论文 第五章数据处理模块 本系统数据处理模块的核心芯片使用了美国t l 公司的高性能数字信号处理器 t m s 3 2 0 v c 5 4 1 6 ，并在c c s 2 0 版的软件开发平台下，利用图形处理算法、信号变换算法， 使用c 语言和汇编语言进行程序开发，完成信号波形重建、信号测量、运算等各项功能。 数字信号处理，或者说是对信号的数字处理( 包括对信号进行采集、变换、滤波、估值、 增强、压缩、识别等) ，是六十年代前后发展起来的广泛应用于许多领域的新兴学科。进入 七十年代以来，随着计算机、大规模集成电路和超大规模集成电路，以及微处理器技术的迅 猛发展，数字信号处理无论在理论上还是在工程应用中，都是目前发展最快的学科之一，并 且日趋完善和成熟。数字信号处理技术己广泛应用于数字通信、雷达、语音合成、图像处理、 测量与控制、多媒体技术等各个领域，而且随着科学技术的发展。其研究范围和应用领域还 在不断地发展和扩大。 5 1d s p 芯片及其特点 d s p 芯片，又称数字信号处理器( d s p ) ，是一种特别适用于进行数字信号处理的微处 理器。它的主要特点有： ( 1 ) 改进的哈佛结构 ( 2 ) 多总线结构 ( 3 ) 流水线结构 ( 4 ) 多处理单元 ( 5 ) 特殊的d s p 指令 ( 6 ) 指令周期短 ( 7 ) 运算精度高 ( 8 ) 硬件配置强 d s p 芯片的选择应根据实际应用系统的需要而确定，d s p 应用系统由于应用场台、应 用目的等不尽相同，对d s p 芯片的选择也是不同的，通常应从如下几个方面来衡量数字信 号处理器的性能。综合考虑以下诸多因素，本系统采用了t l 公司的高性能定点数字信号处 理器t m s 3 2 0 v c 5 4 1 6 。 5 1 1d s p 的运算速度和精度 d s p 的运算速度可以从指令周期、m a c 执行时间、f f t 执行时间来衡量。精度由其字 长决定。 ( 1 ) 指令周期：即执行一条指令所需的时间，通常以n s 为单位，本系统所采用的 t m s 3 2 0 v c 5 4 1 6 - 1 6 0 最高工作频率为1 6 0 m h z ，大多数指令均可在一个周期内完成，加之其 使用了流水线结构，故其指令周期可达6 3 3 n s 。 ( 2 ) m a c 时间：即一次乘法加上一次加法的执行时间。乘法累加是数字信号处理算法 中最为常见的运算大部分d s p 芯片内部都具有专用的乘法器和加法器，可在一个指令周 期内完成一次乘法和加法操作。t m s 3 2 0 v c 5 4 1 6 - 1 6 0 的m a cn c f 司n6 3 3 n s ，即为一个指令 周期。 ( 3 ) f f t 执行时间：即运行一个n 点的f f t 程序所需的时间，由于f f t 运算涉及的 2 8 东南大学硕士学位论文 运算在数字信号处理中很有代表性，因此f f t 运算是衡量d s p 芯片运算能力的一个指标。 t m $ 3 2 0 v c 5 4 1 6 做一次1 0 2 4 点的复数f f t 运算仅为微秒数量级。 ( 4 ) m i p s ( 或m f l o p s ) ：即每秒执行百万条指令( 或每秒执行百万次浮点操作) ， d s p 芯片按工作时数据的格式不同可分为定点d s p 和浮点d s p 芯片。定点d s p t m $ 3 2 0 v c 5 4 1 6 工作为1 0 0 m h z 时，可达1 0 0 m i p s 的处理能力，即每秒可执行l 亿条指令， 同样浮点d s p 采用m f l o p s 作为衡量指标。 ( 5 ) 字长：d s p 芯片的运算精度由字长决定。t m $ 3 2 0 系列的定点d s p 芯片的字长均 为1 6 位，可达1 0 。的精度。 5 1 2d s p 芯片的性价比 进行民用商业产品的开发，必须考虑到产品成本。所有d s p 芯片的价格及其性价比也 是选择d s p 芯片所需考虑的一个要要因素。因此根据本系统的应用情况，选择了目前性价 比很高的t m s 3 2 0 v c 5 4 1 6 ，其目前零售价为2 1 0 元，且片内r a m 比较大，无需扩展外部高 速r a m ，并节省了线路板的面积。 5 2t m s 3 2 0 v c 5 4 1 6d s p 芯片概述 t m s 3 2 0 v c 5 4 1 6 ( 以下简称c 5 4 1 6 ) 是t i 公司于1 9 9 9 年推出的新一代定点数字信号处 图5 1t m s 3 2 0 v c 5 4 1 6 内部结构框图 2 9 东南大学硕士学位论文 理器。它采用先进的修正哈佛结构，如图5 1 所示，片内共有8 条总线( 1 条程序总线、3 条数据总线和4 条地址总线) 、c p u , 片内存储器和片内外围电路等硬件，加上高度专业化 的指令系统，使c 5 4 1 6 具有功耗小、高度并行等优点，可以满足图像、电信等众多领域的 高速实时处理的要求。c 5 4 1 6 除了有以上所述d s p 的主要特点以外，还有如下特性： ( 1 ) 有增强型的外部并行模式( x 1 0 2 ) ，大大提高了d s p 访问外设的速度； ( 2 ) 扩展地址模式，最大可寻址程序空间达8 m 。有1 2 8 k 的片内r a m ，包括6 4 k 片 内双访问程序数据空间( d a r a m ) ，6 4 k 的片内单访问r a m ( s a r a m ) ，6 4 ki o 空间， 1 6 k 片内r o m ，可配置为程序擞据空间； ( 3 ) 一个8 位或1 6 位可设置的并行主机接口( h p i ) ； ( 4 ) 3 3 v 和1 6 v 双电源供电，功耗为6 0 m w m i p s ： ( 5 ) 片内仿真接口，具有符合i e e e l l 4 9 ，i 标准的j 1 a g 仿真接口。； ( 6 ) 单周期定点指令的执行时间为1 0 8 3 3 6 2 5 n s ( 1 0 0 1 2 0 t 1 6 0 m i p s ) 。 5 3d s p 芯片的开发工具 在d s p 系统的开发过程中，软、硬件开发工具是必不可少的。如果有一个优秀的软件 开发工具的支持，则开发时间会大大缩短。本系统使用了t i 公司的集成开发软件c c s 2 ，0 ， 其界面友好，功能强大，支持标准c 语言及c c s 扩充的c 语言和汇编语言混合编程，且不 断升级换代，现已升级到c c s 2 1 2 。 c c s 是t l 公司的t m s 3 2 0 c 2 x x ，t m s 3 2 c 5 4 x ，t m s 3 2 0 c 6 x x 系列d s p 的仿真器的 集成开发环境( i d e ) ，除了简单易用外，还有如下特点： ( 1 ) 仿v i s u a l c + 十界面，界面友好； ( 2 ) 支持c 、c + + ，汇编语言，在c 语言里可内嵌汇编语言是c c s 的最大特色之一， 十分有利于编程、调试； ( 3 ) 内嵌d i s p b i o s 系统，可大大缩短编程时间： ( 4 ) 支持t i 的实时数据交换系统( r t d x ) ： ( 5 ) 支持打开多个项目； ( 6 ) 有程序单步、跟踪、全速运行等功能； ( 7 ) 有数据输入输出，数据生成图形等功能： 5 4c 5 4 1 6h p i 与主机的接口 本系统在设计上采用了单片机+ d s p 的主从式系统结构。d s p 作为从c p u t 承担数据 的分析和处理的任务，而主c p u 则负责对显示系统的控制等，这样系统常常需要在主从c p u 之间进行大量数据的高速传输，d s p 芯片提供的h p i 接口很好地解决了这个问题。 5 4 1 h p i 简介 h p i ( h o s t p o r t i n t e r f a c e ) 接口是d s p 芯片在主从系统中用于和主机进行通信一个硬件 接口