（计算机应用技术专业论文）基于边界扫描测试技术的测试图形生成的研究.pdf

江苏大学硕t 研究生毕业论文 摘要 边界扫描测试技术在超大规模集成电路( v l s i ) 及由其构成系统的测试领域 得到了日益广泛的应用。在国外，许多家测试厂商陆续开发了先进的边界扫描测 试仪器和与之相配套的测试软件。目前国内在该领域的研究和应用与国外相比还 有很大差距，还有很多工作要做。随着边界扫描测试技术应用的深入发展，可以 做到不借助于专用的测试仪器，而只使用p c 机和测试软件来对带有边界扫描结 构的芯片和由它构成的系统进行测试。在开发测试软件的过程中，测试图形生成 是测试软件要实现的首要工作，是测试控制、测试响应分析与故障诊断的前提， 在整个测试过程中至关重要，这也是本文的主要研究内容。 作为测试图形生成的开发基础，本文论述了产生边界扫描测试技术的背景， 边界扫描测试技术的应用和发展前景，深入研究了边界扫描测试技术一 i e e e i l 4 9 1 标准，对标准中所定义的测试存取端口和边界扫描测试结构进行了 说明。本文针对板级互连测试进行了研究，介绍了有关互连测试的基本理论、互 连故障模型，比较了各种测试生成算法，针对已有的被测p c b 给出了进行完整性 测试和互连测试的详细流程。从目前的研究现状出发，本文提出了由软硬件组成 的，基于边界扫描测试技术的测试系统平台的设计思想，论述了测试平台的工作 原理。在测试图形自动生成章节中，本文详细地剖析了测试图形生成中所必需的 网络表文件和b s d l 文件，采用符合国际工业标准的串行向量格式( s v f ) 描述测 试图形，选择故障覆盖率高又易于编程实现的走“1 ”算法，结合所使用的被测 电路板的边界扫描链信息，编程实现了互连测试图形自动生成。 最后，本文利用x ili n x 公司提供的源码包实现了p c 机程序p l a y s v f ，该程 序解释s v f 测试图形文件，生成边界扫描测试协议的电平信号，通过p c 机的并 行口传送测试协议信号，对电路板进行了验证性测试。 关键字：边界扫描测试；互连测试；测试图形生成；网络表；边界扫描描述语言 ( b s d l ) ；串行向量格式( s v f ) 江苏大学硕t 研究生毕业论文 a b s t r a c t b o u n d a r ys c a nt e s tt e c h n o l o g yi sb e i n gu s e dw i d e l yi nv l s ia n dc o r r e l a t i v et e s t 卸胤m a n yo v e r s e a sc o m p a n i e sh a v ed e s i g n e da d v a n c e dt e s ta p p a r a t u sa n ds 0 1 a r e f o rb o u n d a r ys c a n u pt on o w , i n t e r n a lr e s e a r c ha n da p p l i c a t i o no fb o u n d a r ys c a n t e c h n o l o g yi ss t i l lf a i n t i s hc o r r e s p o n d i n gt ot h eo n e - u pc o m p a n i e so rc o u n t r i e s ，s o t h e r ea r em a n yw o r k st od oi nt h ef u t u r e w i t i lf u r t h e ra p p l i c a t i o na n dd e v e l o p m e n t , b o u n d a r ys c a nt e s tc a nb ec a r r i e do u tw i t h o u tp r o f e s s i o n a la p p a r a t u s ，a n db er e a l i z e d o n l yi nv i r t u eo f t e s ts o f t w a r et ot e s tt h ec h i p so rs y s t e mw i t hb o u n d a r ys c a nu n i t s i n t e s ts o f t w a r ed e v e l o p m e n t , a u t ob u i l d i n go f t e s tp a t t e r n si sac h i e f t a s k a n da l s oi st h e p r e c o n d i t i o nf o rt e s tc o n t r o l ，t e s tr e s u l ta n a l y s e t h e r e f o r ei ti sc r i t i c a lw o r kd u r i n gt h e w h o l ep r o c e d u r e ，a n di ti ss m d y e di nd e t a i l s a st h ef o u n d a t i o no ft e s t p a t t e r n sb u i l d i n g , i nt h ea r t i c l e ，t h er e a s o na n d f o r e g r o u n do fu s e i n gb o u n d a r ys c a ni sm e n t i o n e df i r s t l y t h e n , i e e e l l 4 9 1s t a n d a r d i s e x p a t i a t e d ， s u c ha st e s ta c c e s sp o r ta n dt e s ts t r u c t u r e b a s i cc o n c e p ta n d i n t e r c o n n e c t i o nt r o u b l em o d e l sa r ed e s c r i b e di nd e t a i l s ，e x i s t i n gb u i l d i n ga r i t h m e t i c s f o rb o u n d a r ys c a nt e s ta r ea n a l y s e d o nt h ep c bd e s i g n e dw i t hi n d e p e n d e n c e ， d e t a i l e dp r o c e d u r eo fi n t e g r i t yt e s ta n di n t e r c o n n e c t i o nt e s ti sp r o v i d e di nt h ea r t i c l e f u r t h e rm o r e ，a c c o r d i n gt oc u r r e n tr e s e a r c hs t a t e ，t e s ts y s t e mc o n s i s to fs o f t w a r ea n d h a r d w a r ed e s i g ni sb r o u g h tu p ，a n dt h ep r i n c i p l ei se x p o u n d e d i ns e c t i o nd e c r i b i n ga u t ob u i l d i n go f t e s tp a t t e r n s ，n e t t a b l ea n db s d l ( b o u n d a r y s c a nd e c r i p t i o nl a n g u a g e ) i sd e s c r i b ei nd e t a i l s s v f ( s e r i a lv e c t o rf o r m a t ) w h i c h a c c o r d sw i t hi n t e r n a t i o n a li n d u s t r ys t a n d a r di su s e dt od e s c r i b et e s tp a t t e r n s w a l k 1 a r i t h m e t i cw h i c hh a sg r e a tt r o u b l es h o o t i n ga b i l i t yi ss e l e c t e d , a tt h eg a m et i m e c o m b i n i n gw i t hb o u n d a r ys c a nc h a i ni n f o m a t i o no f t e s t i n gp c b ，i n t e r c o r m e c t i o n gt e s t p a t t e r n sa u t o m a t i cg e n e r a t i o ni sr e a l i z e db yp r o g r a m a tt h ee n d ，p cp r o g r a mp l a y s v fi sa c h i e v e du s i n gc o d ep a c k e tt h a ti sp r o v i d e d b yx i l i n x t h ep r o g r a me x e c u t e ss v ft e s tp a t t e r n sf i l ea n a l y z i n g ，a n dp r o d u c t s b o u n d a r ys c a nt e s tp u l s e t r a n s f e r r i n gt h ep u l s ev i ap a r a l l e lp o r to f p c ，v a l i d a t i n gt e s t o np c bi sr e a l i z e d k e y w o r d s ：b o u n d a r y s c a nt e s t , i n t e r c o n n e c t i o n t e s t , t e s tp a t t e r n s g e n e r a t i o n , n e t l i s t , b o u n d a r ys c a nd e s c r i p t i o nl a n g u a g e ，s e d a lv e c t o rf o r m a t 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定， 同意学校保留并向国家有关部门或机构送交论文的复印件和电子版， 允许论文被查阅和借阅。本人授权江苏大学可以将本学位论文的全部 内容或部分内容编入有关数据库进行检索，可以采用影印、缩印或扫 描等复制手段保存和汇编本学位论文。 保密口，在年解密后适用本授权书。 本学位论文属于 不保密l 勿。 学位论文作者签名：壹曲越 导臌：嘀勺 签字日期：知0 5 年f 工月1 1 日签字日期：j 睁i 胡l 钼 学位论文作者毕业后去向： 工作单位： 通讯地址： 电话： o 臼卜t ? 6 口纠z 邮编： 独创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进 行研究工作所取得的成果。除文中已经注明引用的内容以外，本论文 不包含任何其他个人或集体已经发表或撰写过的作品成果。对本文的 研究做出重要贡献的个人和集体，均已在文中以明确方式标明。本人 完全意识到本声明的法律结果由本人承担。 学位论文作者签名：i 1 连等 日期：1 0 0 b 年i 】月 f2 日 江苏大学碗i ：研究生毕业论文 第一章绪论 1 1 研究背景 随着集成电路设计与制造技术的快速发展，新兴电子的开发带来了以下问 题：电路板上的器件布局日益复杂：器件封装更复杂，管脚排列更密集；电路板 小型化、线路越来越细。这些都给电路板的线路故障检测带来很大的困难，用传 统的i c t ( 在线检测设备) 已经很难，甚至不可能解决这些问题，因此需要寻求一 种更方便、快捷的检测手段来替代传统的检测手段”l 。 v l s i 和s o c 的出现，制造规模的激增和表面安装工艺( s m t ) 的使用，使 复杂印制电路板p c b 、高密m c m 板和a s i c 芯片的测试变得越来越困难，芯片 的可测性设计问题显得越来越突出。集成电路实现的功能日益强大，其内部结构 的复杂度也不断提高，测试的费用呈指数增长，测试开销在电路和系统总开销中 所占的比例不断上升。常规的测试方法，即单凭研究测试生成方法和增加电路的 测试点，已经无法满足测试要求，面临着只趋严重的困难。测试算法的研究和测 试实践都证明了一个事实：要对一个不具有可测试性的电路进行测试是徒劳的， 只有提高电路的可测试性，才能使电路的测试问题得到简化，并最终得到解决。 集成电路设计的目标不仅是它实现功能的优劣，所用器件的多少，而且还有集成 电路是否可测试及是否测试方便【2 】。 规模化生产要求能够有效地检测出不合格芯片，并且基于减少测试成本和测 试周期的考虑，这两者推动了可测性技术的迅速发展。可测性设计d f t ( d e s i g nf o r t e s t a b i l i t y ) 是指在集成电路的设计过程中，通过增加逻辑电路、增加管脚等方法， 快速、有效的解决芯片、电路板及系统测试的自动化问题。可测性的意义是在预 知的开销和时日j 范围内，如果一个电路的测试向量集的产生、评估和使用可以满 足故障检测、故障定位和测试执行的要求，则认为该电路是可测的。归纳起来， d f t 实现了芯片的可测性( t e s t a b i l i t y ) 、可控性( c o n t r o l l a b i l i t y ) 和可观测性 r o b s e r v a b i l i t y ) z 个方面的问题。可测性的方法是通过使用测试逻辑隔离测试模 式和正常工作模式。在测试模式下，外界不能干扰测试的正常进行；在工作模式 下，测试逻辑也不能影响芯片的正常功能。可控性是指对测试结点进行外部施加 测试激励信号的能力，以检查能否在测试激励的作用下产生预期响应信号。可观 测性是指外部检测设备能否检测到被测试结点的当前状态，并且移出这些高电平 或是低电平信号以供观察分析p j 。 可测性设计存在两大主要问题是如何解决：1 ) 在原有的设计中插入额外的 江弗大学坝l ：研究生毕业论史 逻辑，并且在测试模式下运行时并不会对器件功能造成影响；2 ) 让所有的测试 逻辑都能和谐工作，并在占用较少面积和较低性能开销条件下获得较高故障覆盖 率【钔。 近2 0 0 家跨国电子公司的合作研究，一致提出了用于测试的边界扫描测试结 构。逐步发展成为一个行业标准，形成了j t a g 接口标准。在制定i e e e1 1 4 9 1 标准方面，做出早期贡献的公司有a t & t ，e r i c s s o n ， i b m ，n i x d o r f , p h i l i p s ， s i e m e n s ，和t l 等公司。这些公司一致认为边界扫描结构非常适合于开发、生产 和测试等应用，i e e e l l 4 9 1 标准得到了国外大多数集成电路制造商和测试商的 支持，由此可见边界扫描测试技术已经成为当代测试技术的主流1 5 j 。 i e e e l l 4 9 1 标准提供了一种全新的测试方法，它的出现解决了数字电路和 模拟电路可测性的问题。使用这项技术能够克服测试复杂数字电路扳的技术障 碍，在测试电路板和芯片时，完全可以不需要借助于昂贵的测试仪器，因而它得 到了开益广泛的应用。 边界扫描测试技术借助于一个简单的四线接口，连接到p c b 板上的所有具有 边界扫描结构的芯片的管脚上，这个接口的工作不会妨碍电路板上器件的j 下常运 行，并能够实现快速测试的目的。边界扫描测试技术的基本思想是：在器件的输 入和输出管脚与内核功能电路之间设置边界扫描逻辑结构，从测试存取端口输入 测试图形输出测试响应信号，从而完成对器件内部及外围电路的测试。 在通常情况下，器件设计厂商在v l s l 器件内部设计了边界扫描寄存器结构， 这种结构提供了用于测试器件之间连接的唯一通道。这些边界扫描结构在测试中 相当于虚拟探针，实际上代替了物理探针的功能，因而提高了器件的可控性和可 观察性，从根本上解决了v l s i 器件节点的物理可访问性难的问题，便于完成电 路板的组装测试。在进行器件连接测试时，方法是在一个器件的输出缓冲处设置 一个己知的信号( 高电平或是低电平) ，并观察与之相连器件的输入缓冲信号， 通过对比这两个信号可以确认这两个器件之间的连接是否良好。对于测试p c b 时常会出现的问题，如线路开路，线路短路、固定故障( s a - 0 和s a 1 ) 等故 障，采用边界扫描测试技术完全能够有效的测试印制电路板的互连测试，并且测 试过程较为简单1 6 j i ”。 对于p c b 互连测试，传统的边缘连接器( e d g e c o n n e c t o r ) 、针床 ( b e d o f - n a i l s ) 等测试方法已经不能满足应用的需要，x 射线探测法虽也能完 成检测，却存在着测试费用高、测试时间长等固有的缺点，而j t a g 提出的边 界扫描测试方法不仅能够节省测试时间，而且能够提高产品的质量与可靠性，因 此获得了更加广泛的应用l g j 。 针对电路板上的具有边界扫描结构的器件所构成的网络进行测试时，由于有 2 江苏大学硕f 二研究生毕业论文 边界扫描结构的存在，就不需要使用针床接触进行测试而是借助于这些边界扫 描结构就能够找出这些器件连线间存在的问题( 如短路或歼路故障) 。在互连测 试中，边界扫描器件的器件描述数据( b s d l ) 和电路板的网络表( n e s t l i s t ) 都 将用来进行各种通过不通过测试，并生成测试图形和测试诊断数据库1 9 1 。边界扫 描链路上的边界扫描结构将被自动识别出来，并用相关的串行测试图形来进行测 试。 边界扫描测试技术用在测试领域体现出很多的优点：( 1 ) 可以减少投资和 制造费用，并且提高了产品质量；( 2 ) 提供了快速的样品测试及生产测试；( 3 ) 允许重复使用已有的测试模式，节省大量的开发资源。 边界扫描测试技术现今已被世界上几乎所有的印制电路板( p c b ) 生产厂所接 受，其主要原因是节省了不同阶段的成本。在电路板设计阶段的初期，节省了测 试时间；在制造阶段，由于测试准备时间和故障诊断时间的节省，以及使用更廉 价的测试设备，因而使测试费用减少5 0 以上，而且提高了工厂的生产能力；在 现场维修阶段，从测试设备价格、测试准备时间以及电路板库存等几方面都可节 省歼销。这样一来，使用边界扫描测试技术将会使p c b 电路板生产费用减少达到 7 0 1 0 1 。正是因为测试已经贯穿到了器件的整个生命周期，测试无处不在无时不 有，所以说在p c b 电路板设计过程中使用边界扫描测试技术，不只是引入一种新 设计方法，更确切的说是采用一种新集成生产处理技术。 边界扫描测试技术主要应用于数字逻辑结构的电路测试，它完成对具有边界 扫描结构的电子器件和设备进行测试。使用边界扫描测试技术完全能够检测出器 件和电路板之间的焊接问题，像焊接点太大导致的器件管脚之间的短路；焊接点 太小产生的管脚虚焊断开等问题。在许多情况下都可能导致故障的发生：在装配 器件时，器件管脚有可能会因为变弯而产生短路或是断裂现象；在使用设备时， 可能会有器件管脚驱动器或接收器被静电损坏的情况：在将器件装配到电路板上 时，芯片可能会发生了翻转的情况。边界扫描测试技术完全可以检测出以上这些 故障的发生，并且通过分析诊断从而检查出电路板上器件不工作的原因，如器件 功能损坏，器件装配错误，焊接点损坏等】。 1 2 边界扫描测试系统在国内外发展情况 1 2 1 国外研究现状 国外的许多家公司都在做集成电路或是印制电路板的测试研究与应用等方 面的工作。这些大公司包括有t e r a d y n e ，a s s e t i n t e rt e c h ，c o r e l i s ， g o e p e l e l e c t r o n i e s ，i n t e l l i t e c h 以及j t a gt e c h n o l o g i e s 公司。 c o r e l i s 公司在应用i e e e1 1 4 9 1 和i e e e1 1 4 9 5 标准的在线检测方面处于世 江苏大学坝1 ：研究生毕业论文 界领先地位。公司从1 9 9 1 年开始致力于使用边界扫描测试方式对目标板进行测 试，f l a s hr o m 和c p l d 在线编程和处理器在线仿真与调试的研究工作，并且 目i j i 已经研制出一系列高性能的j t a g 产品。该公司利用边界扫描测试技术开发 了线路检测设备( s c a n p l u s ) 以及总线分析器( b u sa n a l y z e r ) ，与传统的检测方法 相比较，公司开发的新产品具有尺寸小、使用方便以及可靠性高等优点。这些工 具产品能够提供：测试向量生成、测试执行及器件级的故障诊断等方面的功能。 德州仪器公司率先推出了用边界扫描测试技术开发的s c o p e 产品，其中有多 扫描链结构的扫描链连接器s n 7 a 4 c t 8 9 9 7 。该产品解决了在测试边界扫描器件 较多的复杂电路板时，生成的测试向量数据太长而导致的测试速度慢和故障定位 准确性差的问题。它的使用可以将单条长扫描链分割成多条短扫描链，从而使每 一个测试向量相应的缩短，因而测试速度得到明显提高。 t e r a d y n e 公司1 9 8 9 年推出了第一个称为b c m 的边界扫描诊断软件：之后， 于1 9 9 1 年该公司又推出了供自动生成测试程序用的v i c t o r y 软件【1 2 】。 j t a gt e c h n o l o g i e s 公司推出一系列可用于提高复杂电路板可测性的数字i o 扫描模块( d i o s ) 。 在系统扩展方面，t i 和n a t i o n a ls e m i c o n d u c t o r 公司设计了边界扫描板级 和系统级的连接方案和接口产品，以适应大型测试系统的要求。 1 2 2 国内研究现状 国内一些电子设备厂商已经认识到边界扫描测试技术的重要性，但是目前国 内在研究和应用边界扫描测试技术方面还相当局限和落后，基本上处于初级阶 段。国内的边界扫描测试仪器和测试软件主要是引进的国外的产品，由于价格昂 贵，应用仅限于科研机构和实验室，难以在国内集成电路设计和制造领域得到普 及应用。 对边界扫描测试标准的研究也未见有深入的进展，目i j 只有桂林电子工业学 院、国防科大、航天部7 7 1 所等少数单位进行了这方面的研究f 1 3 1 。在边界扫描 测试应用方面，7 7 1 所将边界扫描测试技术应用在并行处理器芯片设计中，并且 设计了专用r i s c 主控芯片：国防科大的巨型机银河i i i 在设计以及测试时，使 用了简单的边界扫描测试接口进行了测试。 1 3 论文的研究内容及主要工作 论文针对电路板上的芯片之间的互连测试做应用方面的研究，重点是结合电 路板网络表和器件的b s d l 文件提供的信息，实现测试图形的自动生成。 针对测试图形的自动生成，对以下几个方面开展了研究工作。 ( 1 ) 分析p r o t e l 格式的网络表文件； 征苏大学硕t 研究生毕业论文 ( 2 ) 分析器件的b s d l 文件； ( 3 ) 使用串行向量格式s v f 做为测试图形格式； ( 4 ) 建立边界扫描链； ( 5 ) 设计器件的边界扫描单元与被测网络进行匹配的方案； ( 6 ) 编写用于电路板连线故障测试的测试图形生成程序。 。， 设计中使用的被测对象是一块已有的电路板，电路板上装有两片 x c 9 5 1 4 4 芯片，它们之间有管脚相连，测试的目标是检验连线是否存在故_pql00 障。在对边界扫描标准逐步探讨的基础上，结合电路板互连测试的需求，完成了 对被测电路板进行t a p 完整性测试和互连测试的测试图形自动生成。 1 4 论文结构概要 论文的主体部分包含以下内容。 第一章说明了在测试中使用边界扫描测试技术的重要性，结合国内外应用边 界扫描测试技术的现状，得出有必要进行边界扫描测试技术的应用研究，特别是 在设计测试软件方面进行研究的结论。 第二章首先简要介绍了边界扫描测试原理及i e e e l l 4 9 1 标准所定义的测试 存取端口结构、测试控制器的结构。 第三章针对板级互连测试进行了研究，介绍了有关互连测试的基本理论、探 讨了互连故障模型，对在板级测试中常用的测试算法进行了介绍和对比，针对已 有的被测p c b 给出了进行完整性测试和互连测试的详细流程。 第四章详细分析测试图形生成的整个过程，设计测试图形自动生成的方案。 其中对在生成测试图形过程中所必备的网络表文件，b s d l 文件，测试图形的数 据格式s v f 进行了详细的分析；选择故障覆盖率高又易于编程实现的走“1 ”算 法，结合所使用的被测电路板的边界扫描链信息，编程实现了互连测试图形自动 生成，并使用p l a y s v f 程序利用生成的测试图形对被测p c b 进行了验证。 第五章对全文的研究工作进行了总结和展望。 江苏人学倾i ：研究生毕业论文 第二章边界扫描测试技术 1 9 8 5 年欧洲的设计和制造商联合起来对集成电路的测试进行研究，成立了 欧洲联合测试行动小组( j t a g ：j o i n te u r o p e a nt e s ta c t i o ng r o u p ) ，后因北美及亚 洲国家的一些电子公司加入该组织，故改名为联合测试工作组j t a g ( j o i n tt e s t a c t i o ng r o u p ) 。这个组织开展了一系列可测性设计工业标准的研究，提出了边 界扫描( b o u n d a r ys c a n ，b s ) 测试技术的概念及框架。1 9 9 0 年，美国电器与电 子工程师协会( i e e e ) 正式承认j 1 a g 标准，经过补充和修订之后，命名为i e e e s t d1 1 4 9 1 - 9 0 。随后，又提出了边界扫描描述语占( b o u n d a r ys c a nd e s c r i p t i o n l a n g u a g e ，b s d l ) ，后来成为i e e es t d1 1 4 9 1 9 3 标准的一部分。i e e e l1 4 9 1 标 准是以j t a g 2 0 测试标准为基础的，在1 9 9 0 年的8 月它也成为了a n s i ( a m e r i c a n n a t i o n a ls t a n d a r d si n s t i t u t e ) 的标准。实质上，i e e e1 1 4 9 1 标准也等同于j t a g 接 口标准定义1 1 4 l 。 i e e e i l 4 9 1 标准的提出使得在集成电路设计时加入边界扫描测试结构及进 行边界扫描测试的方法标准化。制定边界扫描测试标准的初衷是为了解决线路板 测试中出现的线路故障，因此i e e e1 1 4 9 1 标准被称为互连测试标准。i e e e l l 4 9 1 标准后来发展到支持从芯片级到印刷电路扳级甚至是系统级的测试。i e e e 1 1 4 9 1 标准主要支持在边界扫描器件之自j 的互连的测试，测试目标主要针对于集 成电路的外部。 2 1 边界扫描体系结构 边界扫描的硬件结构基本组成包括：测试存取端口( t e s t a c c e s s p o r t 。t a p ) 、 t a p 控制器( t a p c o n t r o l l e r ) 、指令寄存器( i n s t r u c t i o n r e g i s t e r ，i r ) 和测试数 据寄存器( d a t ar e g i s t e r ，d r ) ，详见参考文献【1 5 l 。 6 江苏人学硕l ：研究生毕业论文 边界彳1 描单元 并 彳j 输 入 输 出 t d i t c k t m s t r s t * ( 可选) 图2 1 边界扫描寄存器芯片结构图 图2 1 中表示的是一个四线测试总线结构( t d i 、t d o 、t c k 和t m s ) ，它使 用一个测试控制器去扫描集成电路的输入，输出管脚，以测试这些管脚的状态， 并能够进入到集成电路内部去测试核心逻辑电路。 2 2 测试存取端口( t a p ) i e e e l l 4 9 1 标准规定了测试存取口( t a p ) ，由4 条测试总线组成，分别是： 测试数据输入( t d i ) ；测试数据输出( t o o ) ；测试模式选择( t m s ) ：测试时钟 输入( t c 目。此外，还有可选择的测试复位输入端t r s t 。与1 ：a p 相连的测试 信号线的功能描述如下： ( 1 ) 串行测试数据输入线( t d l ) 以串行方式从t d i 输入的数据有两种：一种是指令信号，它被移入指令寄 存器；另一种是测试数据，它被移入相应的测试数据寄存器。它由t a p 控制器 的状态转移来决定数据是移入指令寄存器还是数据寄存器。 ( 2 )串行测试数据输出线( t d o ) 以串行方式从t d o 输出的数据有两种：一种是从指令寄存器输出的指令信 号；另一种是从数据寄存器移出的数据。数据在t c k 的下降沿移出，当数据没 有输出时，状态保持为三态。 ( 3 ) 测试模式选择输入线( t m s ) 在测试过程中，需要有数据捕获、移位、暂停和更新等不同的工作模式，因 此需要有工作模式选择束确定。t m s 接收一个输入序列来控制状态机的状态转 江棼大学坝l ：研究生毕业论文 移，状态转移发生在t c k 的上升沿，t m s 必须在t c k 上升沿之前产生。 ( 4 ) 测试时钟输入线( t c k ) 测试时钟与芯片的时钟是独立开来的，使用测试信号使得测试逻辑独立于器 件的功能逻辑。t c k 是协调完成测试过程中的各个操作的时钟。 2 3t a p 控制器( t a pc o n t r o l l e r ) t a p 控制器是测试逻辑逻辑电路中的控制部分，整个测试都是由t a p 控制 器按一定顺序控制运行的。t a p 控制器实际上是包含1 6 个状态的状态机， i e e e l l 4 9 1 标准中规定了状态转换图。 t a p 控制器的基本功能是产生时钟信号和控制信号，来控制指令寄存器和数 据寄存器的正常工作。t a p 控制器的主要功能： ( 1 ) 提供信号允许指令装入指令寄存器； ( 2 ) 提供信号将测试数据移入移位寄存器，并把测试数据响应从移位寄存 器移出； ( 3 ) 执行捕获、移位和更新测试数据等操作。 需要指出的是：测试数据的捕获、移位、更新操作都必须在t a p 控制器进 入到相应的状态下才能进行。整个边赛扫描测试过程由t a p 控制器来管理，t m s 和t c k 共同完成t a p 控制器的状态操作。t a p 控制器作用是将串行输入的t m s 信号按照状态图的状态进行转换，进入到相应的测试模式，并产生该测试模式下 的各种控制信号。t a p 控制器内所有的状态转换发生在测试时钟t c k 的上升沿。 t a p 状态图中的状态描述如下：t e s t _ l o 百c r e s e t 测试逻辑复位操作： r u n - t e s t i d l e 运行测试空闲操作：s e l e c t d r - s c a n 选择要控制的测试寄存器是数 据寄存器进行扫描操作；c a p t u r e d r 捕获数据寄存器操作：s h i f t d r 将d r 右 移一位，同时从t d i 移进到最低位，且最高位数据移出到t d o ；p a u s e d r 暂 停数据寄存器操作：e x i t i d r 退出数据寄存器操作：e x i t 2 d r 退出数据寄存器 操作：u p d a t e d r 将d r 内改变的值更新到i r 的输出；s e l e c t i r s c a n 选择要控 制的测试寄存器是指令寄存器进行扫描操作；c a p t u r e i r 捕获指令寄存器操作； s h i f t i r 将i r 右移一位，同时从t d i 移进到最低位，且最高位数据移出到t d o ： p a u s e i r 暂停指令寄存器操作；e x i t l i r 退出指令寄存器操作；e x i t 2 i r 退出指 令寄存器操作；u p d a t e i r 将i r 内改变的值更新到i r 的输出。图2 2 表示的是 t a p 控制器状态图： 江苏大学颂卜研究生毕业论文 l o 图2 2t a p 控制器状态图 下面对d r 和i r 的各个工作状态进行分析。 ( 1 ) 捕获数据寄存器操作( c a p t u r e d r ) 在该状态时，数据从并行输入端并行装入选中的测试数据寄存器。如果寄存 器没有并行输入端，或在进行的测试中不要求采集数据，则它保持原来状态，采 样操作发生在t c k 上升沿。 ( 2 ) 移位数据寄存器操作( s m f t d r ) 在该状态时，采集到的数据向t d o 端进行移位，在每个t c k 上升沿时刻移 位。将数据寄存器数据右移一位，同时从t d i 移进到最低位，且最高位数据移 出到t d o 如果被选的数据寄存器不在串行扫描通路内，则数据寄存器保持原来 状态。 ( 3 ) 更新数据寄存器操作( u p d a t e d r ) 在该状态时，移位操作已经结束，选择中数据寄存器进行更新操作。在测试 数据寄存器内通常包含一个弗行的输出锁存器，以防止移位寄存器在进行移位操 作时，边界扫描寄存器单元输出端的状态发生变化。在该状态下，指令在t c k 下降沿时刻选择数据寄存器，新数据装入并行锁存器，而移位寄存器则保持原状 态。 ( 4 ) 捕获指令寄存器操作( c a p t u r e i r ) 在该状态时，指令数据并行装入指令寄存器中的移位寄存器。指令数据的最 低两位固定为o l ，移位操作发生在t c k 上升沿时刻。 9 江苏人学硕f ：研究生毕业论文 ( 5 ) 移位指令寄存器操作( s h i f t - i r ) 在该状态时，采集到的指令数据向t d o 管脚移位，新指令同时从t d i 管脚 移入，每个t c k 上升沿时刻移位。每将指令寄存器右移一位，同时t d i 管脚数 据移进到最低位，且最高位数据移出到t d 0 管脚。 ( 6 ) 更新指令寄存器操作( u p d a r b i r ) 在该状态时，指令数据从移位寄存器装入到并行指令输出寄存器。当t a p 控制器处于该状态时，新指令有效。当前指令选择的所有测试数据移位寄存器保 持原态。更新指令寄存器操作发生在t c k 下降沿时刻，此时将指令寄存器内改 变的数据更新到指令寄存器的输出。 在上述所有的状态中，除了s h i f t - i r 和s h i f t - d r 状态之外，t d o 管脚都 是三态的，t d o 管脚在进入移位状态之后的第一个t c k 下降沿是有效的。 当s h i f t i r 状态有效时，t d o 管脚不再是三态，并且指令寄存器的初始化 状态是在t c k 的下降沿移出。只要s h i f t - i r 状态保持有效，则t d o 就会连续 不断地向外移出指令寄存器的数据。而只要t m s 维持低电平，t a p 控制器就保 持在s h i f t - t r 状态。在s h i f t - i r 状态期间，指令码是在t c k 上升沿时刻通过 t d i 管脚移入的。当指令码正确地移入之后，t a p 控制器继续控制状态发生转移， 选择三种模式( s a m p l e p r e l o a d 、e x t e t 、b y p a s s ) 中的一种进行测试数 据的串行移位。 进行测试的第一步要装入指令，因此必须进入状态图的右列进行指令寄存器 ( i r ) 的操作，这时指令寄存器被接入到t d i 与t d o 管脚之间。在进行指令寄 存器的操作时，所有指令寄存器都串行连接。在s e l e c ti r s c a n 态，若t m s = 0 ， 则经历一个t c k 上升沿，控制器进入c a p t u r e i r 态：再经历一个t c k 上升 沿，进入s h i f t - i r 态。在s h i f t - i r 态，只要t m s = 0 ，则在t c k 作用下一直进 行移位操作。当t m s = i ，移位停止，进入e x i t i i r 态。当再次t m s = i ，控制 器退出e x i t i i r 态，进入u p d a t e i r 态。指令数据进入指令寄存器的并行输 出锁存器，并且新指令有效。“e x i t ”态是一个暂态，不管t m s 的值如何，在 下一个t c k 上升沿，控制器将跳出该状态。在p a u s e i r 态，若t m s = 0 ，则控 制器一直保留在该状态。 。 t a p 控制器通过一个1 6 状态的状态机来完成如下功能：接收t c k 并对 t m s 上的信号进行解释，产生时钟和控制信号：把指令装载入指令寄存器：由 t d l 移入测试数据，把测试结果从移位寄存器移出：执行测试动作，如捕获、 移位等。 测试读取端d ( t e s ta c c e s sp o r t ，t a p ) 由测试时钟( t c k ) 和测试模式选择 ( t m s ) 输入端控制。t c k 和t m s 输入端决定是否进行指令寄存器( i n s t r u c t i o n o 江苏人学颀t ：研究生毕业论文 r e g i s t e r ，i r ) 操作或者是数据寄存器( d a t ar e g i s t e r ) 操作。i e e e1 1 4 9 1 标准测试总 线使用t c k 的两个触发沿。t m s 和t d i 在t c k 上升沿采样，而t d o 在t c k 的下降沿输出。 主状态图有6 个稳定状态，分别是：测试逻辑重新设置( t e s t l o g i c r e s e t ) ， 运行测试空闲( r u n t e s t i d l e ) ，数据寄存器移位( s h i f t d r ) ，数据寄存器暂停 ( p a u s e d r ) ，指令寄存器移位( s h i f t i r ) 和指令寄存器暂停( p a u s e i r ) 。标准中体现 出来的优点是，当t m s 设置为高时，仅仅出现一个稳态，即测试逻辑重新设置 ( t e s t - l o g i c r e s e t ) 。通过设置t m s 为赢，测试逻辑的复位可以在5 个t c k 时钟 内得以实现。当需要测试读取时，通过t m s 和t c k 输入端施加一个激励信号， 使t a p 退出测试逻辑，重新设置状态并转换到适当的状态。数据寄存器和指令 寄存器模块彼此对称，减少了操作的复杂程度。进入状态转换图中的任何一个模 块时，首先做捅获寄存器的操作。对于数据寄存器来讲，捕获并行数据到选择的 串行数据通道，数据在该状态下被捕获到数据寄存器。同样在捕获指令寄存器状 态，用于捕获指令到指令寄存器。t a p 从捕获状态转移到移位状态或e x i t1 状态。 在通常状态下，移位状态紧跟在捕获状态之后，以使测试数据或指令能够移入或 是移出。在移位状态之后，t a p 控制器通过e x i tl 状态进入到更新状态并返回运 行测试空闲状态( r u n t e s t i d l e ) ，或者通过e x i tl 口进入暂停状态。进入暂停状 态的目的是在个操作的执行过程中，需要通过选择的数据寄存器或指令寄存器 暂停数据的移位。从暂停状态开始，通过e x i t2 状态再次进入移位状态，或者通 过更新状态进入到r u n - t e s t i d l e 状态，准备进行下一次的操作。在更新寄存器状 态，锁存器用所选择的扫描链中的新数据更新( 或并行加载) 。 2 4 指令寄存器( i n s t r u c t i o nr e g i s t e ri r ) 指令寄存器由串行移位寄存器和并行锁存器组成，指令寄存器位数由器件的 逻辑结构决定。器件不同指令寄存器的位数可以不同。指令寄存器的行为由t a p 控制器根据状态转换图中的状态产生相应的操作，选择旁路寄存器或是边界扫描 寄存器连接到t d i 和t d o 之间。 为了执行不同的测试和选择实际的数据寄存器，除了t a p 控制器和数据寄 存器之外，还需要有指令寄存器。它的作用是向各数据寄存器发出各种控制信号， 并确定边界扫描测试工作方式。指令寄存器由3 个指令寄存器( i r i 、i r 2 和i r 3 ) 单元组成，每个单元有锁存部分和移位部分，i r 3 、i r 2 和i r i 的不同组合状念 对应不同的指令，代表不同的工作方式。j t a g 标准中定义了许多指令，有必需 或是可选的，而且也允许定义更多特定的指令来扩展测试功能。 指令寄存器用于存放移入的指令码；数据寄存器包括旁路寄存器和边界扫描 江苏大学硕l z 研究生毕业论文 寄存器，也包括一些可选设备标识寄存器和测试数据寄存器。图2 3 描述了指令 寄存器结构： 图2 3 指令寄存器结构 指令寄存器完成下述功能： ( 1 ) 在t c k 的激励下，以串行方式将指令从t d i 管脚逐位移入指令寄存器， 并在t d o 管脚处移出： ( 2 ) 在指令流程中的