（计算机系统结构专业论文）深亚微米vlsi设计中的信号完整性问题研究.pdf

摘要 信号完整性是指信号未受到损伤的一种状念，它代表着信号质量和信号经传输后 仍然l f + 确的功能特性。良好的信号完整性要求信号在需要时仍能以萨确的时序和电j i ：作 出响应，而当信号不具备这样的能力时，即出现了所谓的信号完整性问题， 狭义的信号完整性问题可分为两类：串扰噪声和电压降( 即i r - d r o p ) ，广义范围内还 应包括电子迁移、热电子衰减、导线自热等现象。这其中，由耦合电容引起的串扰噪声 是芯片内部最主要的信号完整性问题。其危害体现在，它不仅影响电路延迟引起建立 时日j 和保持时日j 错误，还会影响电路功能，导致芯片故障。 伴随着c m o s 工艺进入深亚微米时代，数字芯片内部的模拟现象逐渐增强，其重要 表现就是信号完整性问题愈加突出。另一方面，由于人们对更高性能和更高频率的要求， 也使得信号完整性问题不容忽视。今天，信号完整性问题与功耗一起，正成为制约v l s i 设计继续发展的主要瓶颈。 本文首先阐述了串扰研究领域的热点问题，如模型建立、估算技术、避免与修复方 法等，然后将重点放在0 1 3 岬工艺下龙芯2 号处理器访存模块的信号完整性实现流程。 为此文章比较了市场上最著名的串扰分析工具p r i m e t t m es i 和c e h i c 的运行机理及精 度、速度差异，并测得了不同工艺下( 重点是o 1 3 岬工艺) 与信号完整性相关的一组数掘， 如连线耦合电容、驱动器强度、信号转换时日】等因素与串扰噪声的关系，最后通过访存 模块实例成功设计出处理信号完整性问题的解决方案。实验证明，该方案不但符合 o 1 3 p m 工艺下的精度要求，而且具有更少的执行时问，有效保证了芯片提交的最后期限。 关键词：信号完整性；串扰：功能噪声：延迟噪声；耦合电容：静念噪声分析 r e s e a r c ho fs i g n a li n t e g r i t yp r o b l e mi nd e e ps u b m i c r o nv l s id e s i g n x uj u n ( c o m p u t e r a r c h i t e c t u r e ) d i r e c t e db yh uw e i w u s i g n a li n t e g r i t yi sr e f e r e dt oa s t a t et h a ts i g n a li sn o td e g r a d e d i tr e p r e s e n t ss i g n a lq u a l i t y a n dc o r r e c tf u n c t i o n a lc h a r a c t e r i s t i cd u r i n gs i g n a lt r a n s f e r s g o o ds i g n a li n t e g r i t yr e q u i r e st h a t s i g n a lc a nr e s p o n s ew i t hp r o p e rt i m i n ga n dv o l t a g ew h e nn e c e s s a r y , a n di fl a c k i n gs u c ha b i l i t y s i g r di n t e g r i t yp r o b l e me m e r g e s n a r r o w l y , s i g n a li n t e g r i t yp r o b l e mc o n s i s t so fc m s s t a l ka n di r - d r o p ；g e n e r a l l y , i ts t i l l i n c l u d e sp o w e r - n e te l e e t r o m i g r a t i o n , s i g n a i n e te l e c t r o m i g r a t i o na n dh o t - c a r r i e re f f e c t a m o n g t h e m ，c r o s s t a l kn o i s ec a u s e db yc o u p l i n gc a p a c i t a n c ei st h em o s td o m i n a t i n gs i g r l a li n t e g r i t y p r o b l e mo nc h i p i tn o to n l ya f f e c t sc i r c u i td e l a y , c a u s i n gs e t u pt i m ea n dh o l dt i m ev i o l a t i o n , b u ta l s od e s t r o y sc i r c u i tf u n c t i o n , r e s u l t i n gi nc h i pf a i l u r e a st e c h n o l o g ys c a l e si n t ot h ed e e ps u b m i c r o nr e g i m e ，a n a l o gp h e n o m e n o ni se n h a n c e do n d i g i t a lc h i p ，a n dt h em o s ti m p o r t a n te f f e c ti st h a ts i g n a li n t e g r i t yp r o b l e mb e c o m e s m o r ea n d m o r es e l - v e r e o nt h eo t h e rh a n d , t h er e q u i r e m e n tf o rh i g h e rp e r f o r m a n c ea n df a s t e r 丘e q u e n c y m a k e ss i g n a li n t e g r i t yp r o b l e mu n n e g l e c t a b l e t o d a y , s i g n a li n t e g r i t yp r o b l e mw i t hp o w e r c o n s u m p t i o n t u r n si n t op r i m a r yb o t t l e n e c kl i m i t i n gc o n t i n u e da d v a n c e m e n to f v l s id e s i g n t h i sp a p e rf i r s t l yi n t r o d u c e sh o tr e s e a r c hf i e l da b o u tc r o s s t a l kn o i s es u c ha sm o d e l b u i l d i n g ，c o m p u t i n gt e c h n i q u e ，p r e v e n t i o na n df i xm e t h o d , t h e nt a k e st h ee m p h a s i so i lt h ef l o w i m p l e m e n t i n gs i g n a li n t e g r i t yo fg o d s o n 一2c p um e m o r ym o d u l e t h ep a p e rc o m p a r e st h e a c c u r a c ya n ds p e e do ft w of a m o u sc m s s t a l ka n a l y s i st o o l s ：p r i m e t t m es ia n dc e l t i c ，a n d m e a s u r e sas e to fd a t ac o r r e s p o n d i n gw i t hs i g n a li n t e g r i t yp r o b l e ma to 1 3 1 a mt e c h n o l o g y , i n c l u d i n gt h ec o r r e l a t i o nb e t w e e nc o u p l i n gc a p a c i t a n c e ，d r i v i n gs t r e n g t h , s i g n a lt r a n s i t i o nt i m e a n dc m s s t a l kn o i s e f i n a l l yt h i sp a p e rp r o d u c e sas u c c e s s f u lm e t h o d o l o g ya d d r e s s i n gs i g n a l i n t e g r i t yt h r o u g hc o m p l e t i n gp h y s i c a ld e s i g no fm e m o r ym o d u l e t h ee x p e r i m e n tp r o v e st h a t t h em e t h o d o l o g yn o to n l ym e e t sa c c u r a c yo fo 1 3 1 a mb u ta l s os p e n d sl e s sr u n - t i m e , e n s u r i n g t h ed e a d l i n eo f t a p e - o u tv a l i d l y k e y w o r d s ：s i g n a li n t e g r i t y , c r o s s t a l lf u n c t i o nn o i s e ，d e l a yn o i s e ，c o u p l i n gc a p a c i t a n c e ，s t a t i c n o i s ea n a l y s i s i i i 图1 1 最简单的互连线串扰模型 图1 2 瓦连线串扰的四种情况 图目录 图1 3 功能噪声和延迟噪声对电路性能的影响 2 3 图1 4 耦合电容和对地电容引发延迟随工艺尺寸发展对比曲线 图1 5i r - d r o p 影响电路工作性能。 图2 1 串扰的输出电压波形 图2 2 串扰噪声的集总模型 图2 3 串扰噪声的兀。模型 图2 4 串扰噪声的4 兀模型 图2 5 耦合电容的解耦合。 图2 6 输入信号近似图 1 5 1 6 图2 7 插入缓冲器自u 后串扰噪声比较1 7 图2 8 有向噪声图。 图2 9 无向耦合图 图2 1 0 编码数掘消除最坏情形的翻转能够使总线加速 1 8 1 8 1 9 图2 1 l 使用k e e p e r 束抑制漏电噪声1 9 图2 1 2 增加一n m o s 晶体管提高动态逻辑源极电压2 0 图2 1 3 构造互补p 型网络阻止外部噪声2 0 图2 1 4 结合点工具的信号完整性设计流程2 l 图2 1 5 结合串扰噪声的静态时序分析 图2 1 6 结合分析与优化的信号完整性设计流程 图2 1 7 设计思想的转变 图2 1 8 与商业化e d a 工具结合的一个信号完整性设计流程2 4 i x 深盯微米v l s i 设计中的信弓完整忤问题研究：豳目录 图3 1p r i m e r i m es i 做串扰时序分析运行机制 。2 8 3 0 。3 l 。3 3 图3 2 运用逻辑关系避免产生悲观结果 图3 3 多f 扰线情况下电筛选示意图 图3 4 功能噪声特性 图3 5 功能噪声的四种分类 图3 6 单元输出端稳态i - v 曲线。 图3 7 反相器直流传输曲线及逻辑错误示意3 5 图3 8 噪声免疫曲线 3 5 图3 9 噪声余量定义3 6 图3 1 0c e l t i c 输入输出数据 3 7 图3 1 l 使用c e l t i c 做结合噪声的时序分析流程3 8 图3 1 2 用m a k e _ c d b 生成噪声库和用c e l t i c 做串扰分析流程图及相应脚本一3 8 图3 1 3c e l t i c 进行串扰延迟分析步骤3 9 图3 ，1 4 峰值对齐 图3 1 5 时序i f 交性检查一 图4 1 实际电路模型 图4 2n a n o s i m 仿真实际电路所得波形 图4 3h p s i e e 仿真4 7 c 一模型所得波形 图4 4 噪声峰值随耦合电容变化波形 图4 5 输入信号斜率影响噪声峰值 图4 6 噪声峰值对各电路参数的敏感度 图4 7 串扰引起受扰线输出延迟增加 。5 0 图4 8 串扰增加的延迟随耦合电容变化情况 5 2 图4 9 干扰线与受扰线变化同向时输出信号所受影响 。5 2 图4 1 0 受扰线所减少的延迟随耦合电容变化情况，5 3 x 深弧微米v l s i 设计中的信q 完整什问题研究；l 兰l 目录 图4 1 l 受扰线与干扰线转换时h j 有偏移后所得受扰线延迟变化情况。5 4 图4 1 2 观察噪声免疫性的模型5 5 图4 1 3 输出噪声与输入噪声在不同峰值和宽度情况下的对比，5 6 图4 1 4 不同工艺下功能噪声随耦合电容变化情况坐标图，5 8 图4 1 5 不同工艺f 延迟噪声随耦合电容变化情况坐标图5 8 图5 1 实现访存模块物理实现的设计流程及所使用的工具6 2 图5 2a s t r o 流程所包含的具体工作6 3 图5 3f l o o r p l a n 阶段对手摆c e l l 需留出足够空1 日j 6 5 图5 4a s t r o 的p p o l 选项6 5 图5 5a s t r o 在靠线开始前避免串扰的设置6 6 图5 6p r i m e t u n es i 进行串扰分析流程6 7 图5 7o c v 模式下时序路径分析一6 9 图5 8c e l t i c 串扰分析流程 图5 9a x g a d v r o u t e o p t 的菜单选项7 0 表目录 表3 1p r i m e t i m es i 的一些重要参数一 表4 1 典型o 1 3 p , m 工艺互连线部分设计规则 衷4 2s t a r - r c x t 对部分实验连线测得对地电容 表4 3 实验测得各层会属对地电容c p s q 近似值 4 4 4 4 表4 4s t a r - r c x t 时第7 组连线测量的耦合电容4 5 表4 5 实验测得各会属层最小间距耦合电容c p l 近似值。4 6 表4 6 根据稳念i - v 曲线计算等效电阻4 8 表4 , 7 噪声峰值随祸合电容变化情况4 9 表4 8 噪声峰值随信号s l e w 变化情况5 0 表4 9 噪声峰值随干扰线驱动端变化情况5 0 表4 1 0 噪声峰值随受扰线驱动端变化情况5 0 表4 1 1 串扰增加的延迟随耦合电容变化情况5 2 表4 1 2 串扰减少的延迟随耦合电容变化情况5 4 表4 1 3 串扰减少的延迟随耦合电容及转换时间偏移变化情况5 4 表4 1 4c e l t i c 分析结果5 7 表4 1 5 不同工艺下功能噪声随祸合电容变化情况5 8 表4 1 6 不同工艺下延迟噪声随耦合电容变化情况5 8 表5 1 设置m a xt r a n s i t i o n 比较时序串扰面积差异6 4 表5 2 实验最_ f 舌所得数据 声明 我声明本论文是我本人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，本论文中不包含 其他人已经发表或撰写过的研究成果。与我一同工作的同志对本研究所做 的任何贡献均已在论文中作了明确的说明并表示了谓 意。 作者签名：淼诌嗍讨留 论文版权使用授权书 本人授权中国科学院计算技术研究所可以保留并向国家有关部门或机 构送交本论文的复印件和电子文档，允许本论文被查阅和借阅，可以将本 论文的全部或部分内容编入有关数据库进行检索，可以采用影印、缩印或 扫描等复制手段保存、汇编本论文。 ( 保密论文在解密后适用本授权书。) 惴名：念晷新躲叩韦小期刊二3 第一章引言 几卜年来，集成电路制造工艺不断发展，晶体管特征尺寸正如摩尔定律所指出的以 每五年减少o 7 倍的速度不断降低，1 9 8 5 年是2 a m ，】9 9 0 年降至l t a m ，到2 0 0 3 年更足 跨过0 ，1 0 i - t r n 大关，步入纳米时代。根掘2 0 0 1 年国际半导体技术报告( i n t e m a t i o n a l t e c h n o l o g yr o a d m a p f o rs e m i c o n d u c t o r ) ，在未来十几年中摩尔定律不会失效，这种变化 仍将持续。得益f 此，几卜年来，数字集成电路设计取得了长足进步，规模和频率不断 提高，但同时，信号完整性问题也愈加突出，今天，已成为制约v l s i 设计向更高性能 发展的，峻挑战之一。 1 1 信号完整性问题的由来及分类 信号完整性( s i g n a li n t e g r i t y ) ，简称s i ，是指信号未受到损伤的一种状态，它代表着 信弓质量和信号经传输后仍然正确的功能特性。良好的信号完整性要求信号在需要时仍 能以正确的时序和电压作出响应。因此，当信号不具备这样的能力时。即出现了所谓的 信号完整性问题，它可能导致时序不收敛，更有可能引发功能故障。信号完整性问题由 来已久，从早期的通信系统到今天的印刷电路板，信号完整性问题都在越来越多地引起 人们关注。但本文将研究目光对准芯片内部，因为伴随工艺尺寸的下调，芯片内部的信 号完整性问题也己同样无法令人回避。 根据形成原因不同，狭义上可将芯片内部信号完整性问题分为如下两类： 串扰噪声( c r o s s t a l kn o i s e ) ：这是芯片内部最常见也最重要的信号完整性问题。当两 条或两条以上连线存在一定距离并呈并行分布时，彼此之间就存在把脉冲从一个节 点传到另一个节点的耦合电容或耦合电感，串扰由此而来。如果一条干扰线 ( a g g r e s s o r ) 信号发生变化，可导致邻近的受扰线( v i c t i m ) 瞬念呈现一个异常的逻辑值， 从而引起逻辑错误；串扰对时序的影响则体现在受扰线的电压变化会因串扰而加快 或减慢，导致时序不确定。 电压降o r - d r o p ) ：也称电源完整性。对芯片来说，电源通过电源网络分配到芯片的 内部电路。由于导线本身存在电阻，芯片内部电路的电压会低于供给芯片的电源电 压。假如压降变化太大，内部电路将供电不足，从而造成功能故障或时序紊乱。 广义上，还有一类比较特殊的信号完整性问题我们称之为设计完整性问题，指的是 发尘在应用现场的可靠性问题，与测试无关。三个常见的设计完整性问题是电子迁移、 热电子衰减和导线自热。 电子迁移：当电源线上电流密度太高时就会发生电子迁移，久而久之，会使给 定电压无法达到其它电路，甚至造成导线完全中断。 热电子衰减：指器件源漏之间的高电场所引起的热电子或短沟道效应会导致电 i 中罔不 学院坝i 学位论文谍孵微米v l s i 设计中的竹哆完整件问题研究 子在沟道中加速，其中最热、最快的电子将损坏漏极附近的氧化层和接口，并 改变晶体管闽值和迁移率。由于迁移效应将随着器件工作小f f j 的增加而不断积 累，最终闽值的漂移太大时，器件就不能满足技术指标要求 导线自热：有时称为信号线的电迁移，是热状态频繁改变而引起的导线内部机 械故障当脉冲通过导线时，导线本身的功耗将使导线温度超过氧化层温度。 氧化层和导线之日j 的温度差异会产生机械应力，最终使导线断裂。低k 值的电 介质热传导性差，机械强度低，因此用其制作的导线自热问题将更为严蘑。 本文的研究重点将集中于串扰噪声，对电源完整性略加叙述，而对设计完整性将不 做过多讨论。 1 2 串扰噪声 1 2 1 定义及分类 噪声可理解为使节点电压偏离正常轨迹的任何事物，串扰就是由连线问相互耦合引 起的噪声，它反映了物理世界的非理想化特性，是模拟现象在数字系统中的体现。耦合 分为容性( c a p a c i t i v e ) 和感性( i n d u c t i v e ) ，前者是由于干扰线上的电压变化在受扰线上引起 感应电流而导致的电磁干扰，后者则是由于干扰线上的电流变化产生的磁场在受扰线上 引起感生电压而导致的电磁干扰。现阶段在芯片内部容性耦合是主要因素，当芯片速度 达到几十g h z 以后，感性耦合的作用会更加突出。图1 1 所示为一个最简单的互连线串 扰模型。 幽1 1 最简单的互连线串扰模型 根掘串扰噪声对电路的危害不同可将其分为两类：一类是功能噪声( f u n c t i o n a l n o i s e ) ，是指受扰线原本处于静止状态，由于干扰线电压变化而在其上引起毛g l j ( g l i t c h ) ， 当毛刺超过噪声容限且改变了原有信号值时( 这取决于受扰线原始状念值和干扰线电压 变化方向) ，如果恰被存储部件捕捉，电路状态就会发生改变，导致功能性错误；另一类 是延迟噪声( d e l a y n o i s e ) ，是指受扰线本身即处于电压变化过程中，此时干扰线的电压变 化有可能加快或减缓其变化( 这取决于受扰线与干扰线电压变化同向抑或反向) ，引起时 序的不确定。如果受扰线电压变化减慢且处于关键路径，可能导致建立时f n j ( s e t u pt i m e ) 无法满足设计需要，影响电路工作频率；而如果受扰线电压变化增快，又容易引起保持 2 第一帝引言 时b j 违背( h o l dt i m ev i o l a t i o n ) ，同样会使电路工作失常 1 2 2 对电路性能的影响 前面叙及串扰噪声分类时对此已有介绍，但为更详细地阐明其对电路性能的影响， 可依据干扰线与受扰线输入信号相互关系分为如下四种情况进行描述【杨0 3 ： 干扰线干扰线 五五 ( 1 ) 干扰线 ( 2 ) 于扰线 _ i _ 广 i _ 广 一- t - g j -；c c 受扰线 l 受扰线 l 厂 图i 2 互迎线串扰的四种情况 1 在受扰线电压变化时，干扰线电压保持不变 为了分析方便和直观，可以近似认为干扰线上各个点的电压均保持不变。对于受扰 线可以近似认为引入了一个等效的接地电容g 。这一效应使得受扰线上延迟增大。 2 受扰线没有电压变化，干扰线上有电压变化 由于存在耦合电容，受扰线上会出现一个小的干扰脉冲信号。对于局部互连线柬说， 由于耦合比较弱，这个干扰脉冲的峰值比较小，不会引起电路的逻辑错误。对于少数的 全局互连线，可能与多条互连线间都有很强的耦合，在某些情况下干扰脉冲会导致电路 出现逻辑错误。因此在电路设计过程中，对电路中的全局互连线进行噪声分析和优化是 非常必要的。随着集成电路工艺的发展，互连线之间的耦合会越束越强，对互连线的分 析将成为电路设计过程中一个重要部分。由于对互连线串扰的验证和优化过程中需要反 复计算串扰，如果利用目前的电路分析工具( 如s p i c e ) 进行计算，其时日j 丌销将十分昂 贵，甚至不可行。因此集成电路设计迫切需要一种简单、精确的串扰分析方法。 3 干扰线和受扰线电压同时反方向变化 在反向变化情况下，串扰会导致受扰线上的延迟变化。根掘密勒效应，耦合电容等 效为一个大小为0 【c c 的接地电容。o l 为电容开关因子，其大小受耦合电容两端电压影响，简 单的做法是取c t = 2 显然只有在电容两端的电压波形完全对称时，仉才等于2 。 4 干扰线和受扰线电压同时同方向变化 在仅仅研究延迟的情况下，目前的做法一般是直接忽略耦合电容的影响与第3 种 情况一样，仅仅在电容两端的信号相同时。才可以忽略耦合电容的存在。否则会对受扰 线延迟有促进作用除了对延迟的影响外，这种情况还可能导致输出信号的上升沿( 或下 3 中固科学院碗i 学位论文裸呼微米v l s i 设计中的信峙完整忤问题研究 降沿) 出现毛刺，从而导致电路发生逻辑错误。 以上四种情况只是对串扰的简单直观的分析，实际电路中影响串扰的因素除了信号 日j 相互关系外，还有信号的转化速度、信号之间相位偏移等。下一章将会对此详述。 图i 3 是对串扰噪声分类及危害的一个总结。箭头l 、3 、4 、6 代表受扰线在功能噪 声作用下形成毛刺，其中l 、6 表示信号过冲( o v e r s h o o t ) 署f l 下冲( u n d e r s h o o t ) ，此时虽不会 影响 乜路正常工作，但却会因电流增大而使功耗增加。3 、4 则代表着毛刺超过噪声容限。 使信号发生了由0 到l 的转变，如果被存储部件锁存就会引起电路功能发生故障。箭头 2 、5 表示受扰线在延迟噪声作用下电压变化出现了加快和减慢的情况。 ( a ) a g g r e s s o r 与v i c t i m 电压变化反向( b ) a g g r e s s o r 与v i c t i m 电压变化同向 幽i 3 功能噪声和延迟噪声对电路性能的影响 1 2 - 3 越来越严重的原因及处理思路 虽然在集成电路的发展史上串扰噪声始终相伴左右，但至少在九十年代中期以前， 它并不值得人们对其过多关注。而如今，它却与功耗一起，成为工程师们再也无法回避 的魔魇。归纳起来有如下几个原因： 1 互连线日j 祸合电容越束越大，甚至已超过了连线对地电容( 如图1 4 所示) 。这 ” 羁。1 孙e 扭一 l o w 露菇j 。1 + 鳞碧簿t 多耦合电容引起的五正迟l 线藏唆! 舾：袋， p 7 么。人 ：一7 对地电容引起的延迟i 豳1 4 耦合电容和对地电容引发延迟随t 艺尺寸发展对比曲线 一方面是由于芯片密度增加导致了互连线间距不断变小，另一方面也是由于工艺上为减 缓连线电阻增大过快的弊端而增加了连线高度，这又在客观上增加了互连线间相对面积 4 第一g t 引占 两方面同时导致祸合电容越来越大。 2 为提高芯片性能，现代v l s i 设计中大量使用动态逻辑和锁存器，他们的抗噪 能力都很低。 3 噪声容限不断减小。工艺尺寸的进步使设备门限电压降低，从而带动供电电压 的降低，这虽有利于器件转换时习j ，但客观上也造成了噪声容限的减小。同时，降低转 换时| 日j 也会增大噪声峰值。 4 时钟周期的不断减小增加了噪声被采样的概率，同时也使由噪声引起的延迟在 总延迟中的比例不断增大。 串扰噪声给芯片的设计和验证带来了巨大挑战。深亚微米时代，传统上仅在p o s t - l a y o u t 以后再进行修复的办法已无法满足需要，现在欲完成一个受串扰噪声影响尽可能 小的设计，必须将早期避免、中期分析、后期修复与r t l 综合、版图规划、电源规划， 向局铂线等阶段结合起来统筹考虑。下一章会对此作进步说明。 1 3 电压降 i r d r o p 的起因在于芯片内部传播电源的网络连线存在电阻，当有较大电流通过时会 使到达电路内部的电压低于芯片供给电压，仿真结果表明，电压每降1 0 ，器件延迟至 少增加1 0 ，严重者甚至导致电路无法正常工作( 如图1 5 所示) 。随着特征尺寸进步，如 果以恒场律1 为假设前提来考虑等比例缩小因素，工艺每缩减l s ，芯片总电流与供给电 压比值就会递增s s ! 这种快速增长已使取勘p 也成为芯片设计中非常严峻的挑战。 理想电压= = _ ：= 杆 。、? 最低容限一毒一：- 二一一一 失败 ； 图1 5i r - d r o p 影响电路1 作性能 i r - d r o p 分为两种：静态压降( s t a t i ci r - d r o p ) 和动态压降( d y n a m i cm - d r o p ) 。自口者基于 芯片平均功率或平均电流，而后者则是一种r c 瞬态行为，需要考虑不同时钟周期不同 的电流强度，还要将电源线与地线问祸合电容以及各种形式的去耦电容( d e c o u p l i n g c a p a c i t o r ) 包括在内。截止到目前，动态压降的影响还不是很突出，因为去耦电容器可以 弥补这种压降损失，而且现在的时钟周期还算够大，能够保证对这些去耦电容器及时补 充电荷。因此，只要静态压降满足设计约束，芯片就应该可以正常工作但以后随着时 钟频率增加，为去耦电容器补充电荷的时间恐怕将难以满足届时为验证动态压降影响， 将不得不提取所有的去祸电容参数，还要决定造成尖蜂功耗的输入向量以及彼时寄存器 状态，然后针对r c 网络做瞬态仿真。 静态压降可以通过增大电源网络连线线宽及增加却线密度修复，但因资源有限，这 刘c o n s t a n te l e e m c a l f i e l ds o d m g 又称c e 律，意指特征尺寸电雎全部等比例缩小此结论隐台芯片面积增丈s 2 倍 5 中国科学院坝l 一学位论史襟盱微米v l s ! 垃计中的信弓完整忤何题研究 辫必会造成比较严重的拥塞度( c o n g e s t i o n ) ，为信号线布线带来困难，这就要求设计人员 适当折衷，合理规划。动态压降修复还要插入大量去耦电容器，同样需要在设计早期为 其预留位胃否则一旦白局向线完成再进行这样的工作难免捉襟见肘 1 4 龙芯2 号处理器在0 1 8 岬工艺下信号完整性分析 龙芯足我国自主研发的高性能通用处理器芯片。结构上，龙芯2 号c p u 以类m i p s 指令集为系统架构，实现四发射和乱序执行机制，其中数掘c a c h e 和指令c a c h e 各占 6 4 k b ：物理上，以a s i c 与定制电路相结合的方式为实现手段，在0 1 8 岬l 工艺条件下 频率达到5 0 0 m h z 。具体来说，龙芯2 号采用层次化( h i e r a r c h i c a l ) 设计流程，即首先针对 各子模块完成综合以及布局阶段工作，当各子模块均满足设计约束以后，再整体拼合进 行白线以及后续的优化、分析、d r c & l v s 检查直至最终交付流片( t a p e - o u t ) 。 图1 6 描述了龙芯2 号在o 1 8 “n a 工艺下经多次修复后流片时的串扰噪声情况，这是 采用c a d e n c e 公司s 1 分析工具c e l t i c 给出的结果。各图形纵轴为连线数目，横轴依图形 内容变化。如敏感度的横轴就是比值，是小数；峰值横轴为噪声峰值与供电电压的百分 比；后两个时序不确定的横轴是时间，单位p s 。龙芯2 号i r - d r o p 情况如图1 7 所示。 h t nd e l a yu n c e r t a i n t y 薹厘 h ii i i oi 轴d m2 轴1 【1 03 铀帕4 s os e o ( a ) 具有时序窗口 6 第一章引苦 m i nd e l a yu n c e r t a i n t y ( b ) 不具有时序窗口 图1 6 龙芯2 号在0 1 8 9 i n 工艺f 串扰噪声分析 图1 7 龙芯2 号i r - d r o p 情况 从图1 6 不难看出。尽管在0 1 8 m 工艺条件下串扰噪声还不算特别严重但也已经初 见端倪。下一版本的龙芯2 号将会采用o 1 3 i a n 或9 0 n m 工艺，主频力求达到1 g h z 。工 业界的反馈表明，当工艺进入o 1 3 u n 以后，信号完整性问题将会变得非常棘手甚至难 以想象。因此，本文的目标就是希望对龙芯2 号处理器在0 1 3 1 _ l m 工艺条件下可能出现 的信号完整性问题作出提早判断，评估s 1 分析工具精确程度和p l a c e & r o u t e 工具在物理 实现过程中所能采用的避免措施对问题的改善有何种影响，探索最接近真实情况的分析 方法和最能免受s i 干扰的a s i c 设计流程以及相应e d a 工具特定参数的量值设置。 中固h 罕院坝f 学位论史辣盱谨米v l s i 设计中的信0 完整件问题研究 1 5 研究对象的选择 考虑到问题规模以及运行时问，本文不以龙芯2 号c p u 整块芯片为研究对象，而是 选择其中具有代表性的访存模块( m e m o r y ) 进行试验。龙芯2 号为物理实现方便按照功能 划分了七个子模块，m e m o r y 在面积上占据l ，4 ，是最大的块。它含有2 4 个宏单元 ( m a c r o ) 。1 0 万左右标准单元，关键路径众多，其中的c p 0 队列模块结构相当复杂，历 来是龙芯系列处理器的一大瓶颈。因此，从某种意义上说，访存模块具备全芯片特征， 以它为研究对象不失一般性却可获得运行时间上的大幅收益。 图1 8 是龙芯2 号整体划分( p a r t i t i o n ) 及f l o o r p l a n ，左上角即为访存模块。图1 , 9 杯 出了访存模块f l o o r g l a n ( 包括手工布局结果以及所画r e g i o n s ) 和布局以后的关键路径以 及拥塞度。 图1 8 龙芯2 号整体捌分及f l o o r p l a n ( a ) 访存模块f l o o r p l a n 访存模块布局后笑键路释 第一章引苦 ( c ) 访存模块在局后拥塞度 图1 9 访存模块具有全芯片特征 1 6 论文的组织 论文旨在对龙芯2 号处理器在o 1 3 岬工艺条件下可能出现的信号完整性问题进行 研究，第一章简要介绍了信号完整性问题的定义、分类，指出论文背景和对龙芯处理器 的意义，并提出选择访存模块为研究对象的缘由。 第二章则综述了串扰噪声领域的研究方向和研究进展，详细阐述了学术界在串扰噪 声的建模、分析与估算、避免与修复等方面的理论研究成果，列举了几个工业界处理这 一问题的设计流程和商业化e d a 工具 在第三章中，对当今世界最为流行的两大s 1 分析工具s y n o p s y s 公司p r i m e t i m es i 和c a d e n c e 公司c e l t i c 不同的处理机制分别进行了介绍。 在第四章中，通过建立简单模型，运用s p i c e 仿真技术得出不同工艺( 重点是o 1 3 岫 工艺) 下与信号完整性相关的一组数据，并初步比较了p r i m e t i m es i 和c e l t i c 的精度。 第五章是以访存模块为例完成了一个实现信号完整性的设计流程，并总结了实现过 程中的一些心得体会 文章最后是总结，并指出未来所能延伸的后续工作。 9 第二章串扰噪声研究现状 自然界中绝大多数问题是纷繁复杂的，若想用科学的方法加以解决往往要从建立合 理模型开始。串扰噪声也是如此。今天大多数v l s i 设计的互连线都会多达几百万条乃 至上千万条，传统的s p i c e 仿真固然可以获得极为精确的结果，但当面对如此巨大的求 解规模时。这种方法便显得不太现实了。如何在精度与速度问取得折衷，使根掘陔模型 得出的结果既不过于乐观，否则可能会因考虑不周而使芯片毁于一旦。又不能过于悲观， 不然又会产生过多的噪声报告浪费人力物力，成为建模的关键建立模型是与分析估算 相辅相成的，但估算过程中，有时会产生大量虚假噪声报告，如何过滤虚假噪声也就成 了另一研究热点。当建模技术越来越成熟以后，研究人员自然将目光投向了避免与修复 技术上，从调整驱动强度、改进电路结构直至针对总线所作的努力，千技万结，不而 足。学术界与工业界在对待这一问题上有不同的立足点。如果说前者偏重理论研究，后 者显然更看重设计实现。因此，各种设计流程、设计思想又应运而生。 本章首先介绍对串扰噪声的模型建立与分析估算，然后讨论各种避免与修复技术， 最后列举工业界比较盛行的设计流程和比较新颖的设计思想。 2 1 串扰噪声的模型建立与影响因素 为串扰噪声的建立模型有两个目的：一是确定峰值，二是计算串扰脉冲有效宽度， 如图2 1 所示。 图2 i 串扰的输出电压波形 早在1 9 6 7 年， c a r t 就曾发表论文 c a l l 6 7 对此进行过论述，随后在1 9 9 3 年 s a k r u a i s a k r u a i 9 3 通过直接求解电报方程( t e l e g r a p h e q u a t i o n ) ，得出一个总线在容性耦合 作用下串扰噪声峰值表达式，但这种方法只能处理全耦合结构，对部分耦合及r c 树结 构无效。而且运算复杂，未能得到推广真正的转折出现在1 9 9 7 年，v i t t a l 与s a d o w s k a 发表了具有罩程碑意义的论文 v i t t a l 9 7 ，第一次利用集总模型( l u m p e dm o d e l ) 对串扰噪 声峰值进行了上界估算，对后来的建模工作影响深远，并被应用于一些e d a 工具中。 中因科学院顿i 学位论文深呼微米v l s i 设计中的信呼完整悍问题研究 2 1 1v i t t a l 的集总模型 图2 2 足v i t t a l 所绘等效电路模型，也称为l 广模型。c 。、c 。c 。分别是干扰线a 对 幽2 2 串扰噪户的集总模型 地电容、受扰线v 对地电容以及a 、v 之问耦合电容。艮是v 驱动端电阻，凡则是a 驱 动端输入为阶跃( s t e p ) 信号时等效电阻。假设供给电压为v d d ，则v 上串扰噪声最大峰值 电压v ，。为： k 2 忑萄雨i u c 矗，le j 不难看出，如果假设a 驱动端驱动能力无限大，即近似为0 ，则公式变为： k 一2 焘 这是最坏情况下峰值噪声公式，也即电荷分享( c h a r g es h a r i n g ) 模型，因其非常容易计算 ( 不必求解等效电阻和r o ，所以常被工具用来进行第一轮筛选。 v i t t a l 模型的贡献在于，第一次用相对简单的公式得出串扰噪声的峰值上限，而且利 用集总模型也为后来研究指明了正确方向。但其本身也有两个明显的不足之处，一是对 于a 驱动端输入信号的要求不切实际，二是未能将连线自身电阻考虑在内。于是，许多 改进工作从此展丌， v i t t a l 9 9 1 考虑了输入信号为饱和斜升( s a t u r a t e dm m p ) 时的情况， 【k 丑1 1 i 1 9 9 9 】则将l 广模型扩展为冗- 模型( 图2 3 ) ，虽然包括了连线电阻，但未能将连线的 图2 3 串扰噪声的m 模型 分布式特性考虑在内p e v g a i l 9 7 】建立了一个类e l m o r e 的串扰噪声模型，但限定输入信 号为无限斜升( i n f m a t er a m p ) 型【c 0 n g o l 】将二者结合，提出2 兀- 模型，直到最近，一个在 此基础上由b e c e r 提出的4 冗- 模型【b e c c r 0 2 1 诞生。它将干扰源饱和斜升输入信号转换时 1 2 第_ 二章串扰噪声研究现状 日j 、驱动电阻、负载、干扰线与受扰线的r c 特性、耦合位置等整合在一个拓扑结构中， 成为目前所有文献中最完整的一个模型。 2 1 2b e c e r 的缸模型 b e c e r 模型如图2 4 所示。干扰线与受扰线各段由b 、k 、k ，h ，k 2 表示。 c l 。 c l v ( a ) 互近模犁 等效电路模型 图2 4 串扰噪声的4