（计算机软件与理论专业论文）soc总线测试平台的设计与实现.pdf

摘要 系统芯片s o c ( s y s t e mo nc h i p ) 设计技术可以极大地降低整个系统的开发费 用，提高产品性能，己成为嵌入式系统设计的主要方法，随着集成电路复杂度的 提高，设计验证在s o c 开发中的必要性日渐显现。基于此，本文建立了基于逻辑 仿真动态验证技术的测试平台，可以对多种s o c 总线进行系统测试和性能评估， 并且可以用来对s o c 总线接口的i p 核进行系统仿真。 本文在对s o c 技术及其测试技术分析的基础上，阐述了两种常用s o c 总线一一 a m b a 总线和w i s h b o n e 总线的基本原理，分析了两种总线的传输类型及互联方式， 并进行比较分析，归纳给出了当前主流s o c 总线的特点；针对s o c 总线的特点，给 出了测试平台的整体方案；提出了基于事务的测试方法，该方法通过在测试过程 中引入事务的概念，将引脚级提升到一个指定的较高的抽象层次，降低测试复杂 性；通过建立事务库，实现了对事务的层次化管理，并提供编程语言接口，使用 户可以针对不同应用添加所需的事务：设计实现了总线任务和总线功能模型，支 持对多种s o c 总线的测试，提高了测试平台的重用性；对a m b a 总线进行测试，分 析了a m b a 总线的测试要素，给出了测试a m b a 总线的事务函数、测试文件结构及p l i 接口，完成了a m b a 总线的测试，通过对测试结果的分析，验证了s o c 总线测试平 台设计的合理性和正确性。 关键词：s o c 总线；测试平台；事务；总线功能模型 青岛大学硕士论文 a b s t r a c t s o c ( s y s t e mo nc h i p ) d e s i g nt e c h n i q u ec a l lr e d u c et h ed e v e l o p i n gc o s to ft h e w h o l es y s t e ms i g n i f i c a n t l y , a n dp r o m o t et h e p e r f o r m a n c eo fp r o d u c t i o n s t h i s t e c h n i q u eh a sb e e nt h em a i n s t r e a md e s i g nm e t h o d so fe m b e d d e ds y s t e m s a st h e c o m p l e x i t y o fi n t e g r a t e dc i r c u i t i n c r e a s i n g ，t h en e c e s s i t yo f v e r i f i c a t i o ni ns o c d e v e l o p m e n t s i s i n c r e a s i n g a c c o r d i n gt ot h a t ，i nt h i sp a p e rat e s tp l a t f o r mi s c o n s t r u c t e d ，w h i c hb a s e do nl o g i c a le m u l a t i o na n dd y n a m i cv e r i f i c a t i o nt e c h n i q u e t h ep l a t f o r mc a ne x e c u t es y s t e mt e s ta n dp e r f o r m a n c ee v a l u a t i o no fd i f f e r e n ts o c b u s e s ，a n dc a nb eu t i l i z e dt oe m u l a t et h ei pc o r eo fs o cb u si n t e r f a c e i nt h i sp a p e r , t h er a t i o n a l eo ft w os o cb u s a m b aa n dw i s h b o n ew h i c ha r eu s e d w i d e l yi se x p o u n d e d t h et r a n s f e rt y p ea n di n t e r c o n n e c t i o no ft h et w oh u e sa r e a n a l y s e d t h e n ，t h ec h a r a c t e r i s t i c so fm a i n s t r e a ms o cb u si sc o n c l u d e d b a s e do nt h e c h a r a c t e r i s t i c so fs o cb u s ，i nt h ep a p e ra ne n t i r es o l u t i o no ft h et e s tp l a t f o r mi s p r o p o s e s e d t h ea n a l y s i so fs o l u t i o nc h a r a c t e r i s t i c sh a sb e e ng i v e n b yi n t r o d u c i n g t h ec o n c e p to ft r a n s a c t i o ni n t ov a l i d a t i o np r o c e s s ，at e s tm e t h o db a s e do nt r a n s a c t i o n i sp u tf o r w a r d ，w h i c hs t e p su pt h ep i n l e v e lt oac e r t a i nh i g h e ra b s t r a c tl e v e l ，r e d u c e t h ec o m p l e x i t yo ft e s t b yb u i l d i n gat r a n s a c t i o nl i b r a r y , t r a n s a c t i o nm a n a g e m e n t a c c o r d i n gt ol a y e r si si m p l e m e n t e d ，a n dt h ea p ii sa l s op r o v i d e d t h r o u g ht h ea p i ， t h eu s e r sc a na d dt r a n s a c t i o nc o n c e r n i n gd i f f e r e n t a p p l i c a t i o n si n t ot h et r a n s a c t i o n l i b r a r y i no r d e rt oe n a b l et h et e s tf u n c t i o nw h i c hs u p p o r tt h ep l a t f o r mt o t e s ta s e r i r e so fs o cb u sa n di m p r o v et h er e u s a b l ec h a r a c t e r i s t i c so ft e s tp l a t f o r m ，t h eb u s t a s ka n db u sf u n c t i o nm o d e la r ed e s i g n e da n di m p l e m e n t e d t h r o u g ha n a l y z i n gt h e t e s te l e m e n t so fa m b a b u s ，t h et r a n s a c t i o nf u n c t i o n s ，t h et e s tf i l es t r u c t e ra n dp l i i n t e r f a c ef o rt e s t i n ga r e p r o v i d e d t h et e s tf o ra m b ab u sh a sb e e nr e a l i z e d a c c o r d i n gt ot h ea n a l y s i so f t h e t e s tr e s u l t s ，t h er a t i o n a l i t ya n dc o r r e c t n e s so f s o cb u s t e s tp l a t f o r mh a v eb e e nv a l i d a t e d k e yw o r d s ：s o cb u s ：t e s tp l a t f o r m ：t r a n s a c t i o n ：b u sf u n c t i o nm o d e l 学位论文独创性声明学位论文知识产权权属声明 学位论文独创性声明 本人声明，所呈交的学位论文系本人在导师指导下独立完成的研究成果。文 中依法引用他人的成果，均已做出明确标注或得到许可。论文内容未包含法律意 义上已属于他人的任何形式的研究成果，也不包含本人已用于其他学位申请的论 文或成果。 本人如违反上述声明，愿意承担由此引发的一切责任和后果。 论文作者签名：纯聪 日期；2 唧年f 月尹月 学位论文知识产权权属声明 本人在导师指导下所完成的学位论文及相关的职务作品，知识产权归属学 校。学校享有以任何方式发表、复制、公开阅览、借阅以及申请专利等权利。本 人离校后发表或使用学位论文或与该论文直接相关的学术论文或成果时，署名单 位仍然为青岛大学。 本学位论文属于： 保密口，在年解密后适用于本声明。 不保密醣 ( 请在以上方框内打“”) 论文作者签名：车警器日期：寥一7 年 月，r 日 导师签名：弓节r 事c 两日期：p 1 。年f 月；日 ( 本声明的版根归青岛大学所有，未经许可，任何单位及任何个人不得擅自使用) l 第一章引言 1 1 研究背景与意义 第一章引言 随着半导体加工工艺进入深亚微米时代，系统级芯片s o c ( s y s t e mo nc h i p ) 的应用和推广极大地降低了嵌入式系统的开发费用，同时在原有芯片的基础上增 加更多功能，提高了产品性能，成为嵌入式产业未来的发展趋势。随着s o c 设计 规模和复杂度的不断增加以及产品上市时间的不断缩短，s o c 验证技术的发展已 落后于设计和制造能力，统计表明，在中等规模或大规模的集成电路设计中，验 证工作约占总开发工作量的4 0 - 7 0 ，甚至更多，而造成首次流片不通过的原因 中，有7 0 是在验证阶段没有发现功能缺陷导致的。随着s o c 设计规模和复杂度 的不断增加，以及产品开发周期、面市时间的不断缩短，验证，尤其是功能验证 ( f u n c t i o n a lv e r i f i c a t i o n ) 正日益成为电子产品设计和开发的“瓶颈”f t l 2 。 当前s o c 的设计通常采用基于i p 核( i n t e l l i g e n c ep r o p e r t yc o r e ) 的设计方 法，i p 核是指集成电路设计中所采用的、具有独立知识产权的、可重用的功能模 块。为了降e s o c 设计的成本，缩短整个开发周期，通常需要第三方的i p 核，然 而，在实际工业应用当中，第三方i p 核很难有效和自由地“拼装到一个系统芯 片中。原因在于公司内部进行功能模块的开发往往采用较为统一的设计方法学、 接口协议和设计准则。而从外部获得的i p ，每一个可能都有其不同的设计观点和 数据格式，对于不同类型的重用i p 如此，即便对同一类型i p 也存在这样的问题。 因此与一般的a s i c 不同，s o c 设计中对i p 核单独验证和s o c 集成验证是不可避免的 】 o 在整个s o c 系统中，i p 核的互连大多基于s o c 总线来实现。在进行片上系统s o c 设计时，首先要考虑的问题是系统的体系结构“”。为了提高开发模块的重复利 用率，降低开发成本，所以一般采用片上系统s o c ( 芯片内部) 总线，它通过总 线的方式实现系统部件之间的信息通信，完成i p 核的高效的互联。由于s o c 总线 的广泛使用，基于对它的功能测试、性能测评的需求，建立一个通用的总线测试 平台尤为必要。基于上述问题的需求，本文建立了基于逻辑仿真动态验证技术的 s o c 总线测试平台，支持对多种s o c 总线进行系统测试和性能评估，并且可以用来 对s o c 总线接口的i p 核进行系统仿真。 1 2 国内外研究动态 1 2 1s o c 技术研究现状 青岛大学硕士论文 随着i c 带i 造技术的飞速发展，半导体加工工艺进入深亚微米时代，芯片的特 征尺寸越来越小，单位芯片上晶体管的数目越来越多，同时芯片的规模也越来越 大，已经可以在单个芯片上集成上千万甚至成亿个晶体管。集成电路规模的变大， 使得系统级芯片s o c ( s y s t e m so nc h i p ) 的发展与应用成为了可能。 s o c 将电子系统几乎全部的功能集成到一块芯片上，从而在单个芯片上实现 数据的采集、转换、存储、处理和i 0 等多种功能脚。也就是说，s o c 能集成数 字电路、模拟电路、硬件专用电路、存储器、微处理器、数字信号处理器d s p ( d i g i t a ls i g n a lp r o c e s s o r ) 等多种异构模块，实现多个复杂的应用功能。 s o c 主要有三个关键的支持技术：1 ) 软、硬件的协同设计技术。面向不同系 统的软件和硬件的功能划分理论( f u n c t i o n a lp a r t i t i o nt h e o r y ) 。硬件和软件 更加紧密结合不仅是s o c 的重要特点，也是2 1 世纪i t 业发展的一大趋势。2 ) i p 模块库问题。i p 模块有三种，即软核，主要是功能描述；固核，主要为结构设计； 和硬核，基于工艺的物理设计，与工艺相关，并经过工艺验证的。其中以硬核使 用价值最高。c m o s 的c p u 、d r a m 、s r a m 、e 2 p r o m 和快闪存储器以及a d 、d a 等都 可以成为硬核，其中尤以基于深亚微米的器件模型和电路模拟基础上，在速度与 功耗上经过优化并有最大工艺容差的模块最有价值。3 ) 模块界面间的综合分析 技术。这主要包括i p 模块间的胶联逻辑技术( g l u el o g i ct e c h n o l o g i e s ，g l t ) 和i p 模块综合分析及其实现技术等o 。 在国外，i p 专营公司臼见增多。目前自主开发和经营i p 核的公司有英国的a r m ( a d v a n c e dr i s cm a c h i n e ) 、a m p h i o n 以及美国的d e s o c 等。以a r m 公司为例，从 1 9 8 5 年设计开发出第一块r i s c 处理器i p 模块，到1 9 9 0 年首次将其i p 专利权转让给 a p p l e 公司，直n 2 0 0 0 年全球共有诸如i b m ，t i 、p h i l i p s 、n e c 、s o n y 等几十家 公司采用其i p 核开发自己的产品，只用了不到1 5 年的时间。据c a h n e r si n - - s t a t 机构的报告，2 0 0 0 年全球s o c 芯片的市场销售量已经达到4 亿块， l 1 9 9 9 年增长 3 1 。至u 2 0 0 5 年世界i p 市场的规模将达到3 6 5 亿美元，预计今后几年，世界i p 市 场的销售额仍将保持每年4 0 左右的增长速度。 目前国内总体在i p 的开发和应用方面处于初级阶段，但已受到普遍关注，科 技部于2 0 0 0 年启动了“十五”国家8 6 3 计划超大规模集成电路s o c 专项工作。集成 电路促进中心( c s i p ) 已经初步建成国家i p 核库，提供i p 检索、i p 质量评测及论 坛等服务，营造了国内集成电路设计企业使用i p 的基本服务环境。目前c s i p 国家 i p 核库已经发展会员3 0 多家，与2 6 家【p 供应商签订了合作协议，共收集了l 9 大类 1 0 0 0 多个i p 、超过9 0 0 个标准单元库的i p 模块。 1 2 2s o c 验证测试技术研究现状 近年来，s o c 验证领域在验证技术、验证流程及验证评估等方面取得了一定 2 第一章引言 程度的进步，但总体而言验证技术仍然落后于设计和制造能力。当前s o c 领域广 泛使用的验证技术主要有动态验证技术( d y n a m i cv e r i f i c a t i o n ) ，静态验证技术 ( s t a t i cv e r i f i c a t i o n ) 和f p g a 验证技术4 】。 动态验证技术通常以逻辑仿真( s i m u l a t i o n ) 的形式实现。逻辑仿真直接采用 电路的布尔逻辑进行建模，而不关心电路所处的中间状态，这一简化大大降低了 验证电路所需要的计算代价，使得验证速度得以大大提高。逻辑仿真主要包括两 种方式，即事件驱动仿真( e v e n t d r i v e ns i m u l a t i o n ) 和周期驱动仿真 ( c y c l e - d r i v e ns i m u l a t i o n ) 目前，有些仿真器吸收了这两种技术的优点，在 仿真开始时，对于同步设计，采用周期驱动仿真，而在随后的验证中再采用事件 驱动仿真，对电路进行全面的验证。 由于动态验证对资源的需求极大，解决这个问题的关键是在r t l 级采用快速 的功能验证，而在门级采用静态验证。静态验证包括形式化验证( f o r m a l v e r i f i c a t i o n ) 和静态时序分析( s t a ，s t a t i ct i m i n ga n a l y s i s ) 两种。形式化 验证是用数学的方法证明设计的正确性，常用两种方法：等价性检验 ( e q u i v a l e n c ec h e c k i n g ) 和模型检验( m o d e lc h e c k i n g ) 。由于形式化验证采用静 态的、数学的方法，因而形式化验证不需要测试向量，形式化验证方法要比仿真 更快、更精确。静态时序分析是分析、诊断和确认一个设计的时序特性的彻底方 法。它将整个电路分解为一组组路径，然后分别计算电路中每条路径的延时，并 对照时序约束检查任何可能的时序违反情况。 f p g a 验证的调试手段，类似于一般的嵌入式系统。对软件的调试是通过c p u 的硬件调试器，调试软件可以对所执行的软件迸行单步执行，设置断点，观察相 应的寄存器和存储器等。对硬件的调试只能通过f p g a 验证印刷板上预先加入测试 f p g a 内部逻辑的测试管脚，然后通过逻辑分析仪，或者示波器，观察其信号的实 际数值或者实际波形”。 1 3 研究技术路线， 针对当前常用测试方案复杂性较大：效率不高的缺点，本文提出了基于事务 的测试方法，通过在测试过程中引入事务的概念，将引脚级提升到一个指定的较 高的抽象层次，采用基于逻辑仿真动态验证技术，设计并开发了一个准确度高、 复用性强的基于s o c 总线并可以支持i p 集成测试的总线测试平台。 测试平台采用基于事务的测试方法和基于事务的测试激励产生机制。事务 ( t r a n s a c t i o n ) 是指，在模块的接口上一次性完成的一组操作或信号变化序列。 在一个抽象概念上包括信号的变化，数据的处理、传输，系统的状态等。事务可 以通过它的开始时间、结束时间和属性( 包括数据变化与流向、控制信号的动作 青岛大学硕士论文 以及其他一切相关的信息) 来描述。事务可以简单到存储器读，也可复杂到通讯 通道内整个数据包的传输。根据s o c 总线的传输类型和操作特点，可构造相应的 事务并交由事务库管理。事务库一方面对总线事务进行管理，另一方面为用户提 供编程语言接口，以针对不同应用添加所需的事务。为了进一步提高测试环境的 层次，对事务进行分层设计。当前s o c 总线协议不统一，但其基本操作类型相同， 由此对事务的抽象归纳，组建成顶层事务；对于总线的一些特殊操作，无法给出 统一的定义，将其划分到底层事务中。 。 总线功能建立模块用来明确事务执行序列并对总线功能模型和总线任务进 行管理。总线功能建立模块有总线任务库和总线功能模型两部分组成，总线任务 是对s o c 总线功能、时序逻辑的抽象描述，分为通用任务和底层任务；总线功能 模型是针对特定设计单元的总线接口模型，用来模拟挂接在总线上的主从设备， 根据具体需要调用总线任务，完成对待测总线的输入。 底层任务库中的任务主要是对s o c 总线时序逻辑的描述，与具体的协议相关， 这里采用状态图的方式实现时序关系的描述。根据s o c 总线传输方式有限，采用 主从式结构，时钟上升沿采集信息等共性特征，将时序关系抽象成五种基本状态。 总线功能模型可以看作是事务与待$ 0 s o c 总线的连接桥，它通过编程语言接口读 取事务产生的测试激励，根据事务的不同执行序列调用与之对应的总线任务，进 而按照总线协议的时序要求，在正确的时钟周期内驱动测试信号，完成对s o c 总 线的测试。 1 4 论文章节安排 第一章引言，着重介绍了课题的研究背景，国内外研究动态及当前主流的 s o c 验证技术，并对论文的技术路线进行了阐述。 第二章对s o c 总线进行了研究，并详细介绍当前应用比较广泛的a m b a 总线和 w i s h b o n e 总线，最后对这两种总线进行了对比。 第三章s o c 总线测试平台的设计实现。首先给出了整个测试平台的总体设计 方案和测试流程，然后对测试激励生成模块、总线功能建立模块和输出检测模块 等总线测试平台的各个主要部分进行了详细设计。 第四章n d b a 总线的测试。以a m b a 总线为例，分析了跖c 总线测试平台的测试 过程。给出了a m b a 总线规范的r t l 代码设计和总线测试的整个过程，并对测试结 果进行了分析。 最后是研究总结和工作展望。 4 第二章s o c 总线研究 第二章s o c 总线研究 s o c 系统将多个设备集成在单芯片上，实现系统级的功能，进而达到应用功能的 快速实现、灵活修改及方便升级。进行s o c 系统设计时，为了提高开发模块的可重用 性，降低开发成本，通常采用s o c ( 芯片内部) 总线。与一般的板上总线不同的是， s o c 总线为用户提供了一个堪称“理想”的环境：s o c 系统模块间不会面临干扰、匹 配等传统问题；但是$ o c 系统的时序要求非常严格1 。 由于o p e n c o r e 和其它致力于开放知识产权的组织的大力推广，用户在片上系统 总线的选择上更倾向于采用标准化、开放化的方案。目前，业界采用比较多的标准 化、开放化的总线方案包括：a r m 的a m b a 总线和s i l i c o r e 公司的w i s h b o n e 总线等“”。 2 1 a m b a 总线概述 a m b a 协议为多层总线结构，目前包括四种不同的总线a s b ( a d v a n c e ds y s t e m b u s ) 、a h b ( a d v a n c e dh i g h p e r f o r m a n c eb u s ) 、a p b ( a d v a n c e dp e r i p h e r a lb u s ) 、 a x i ( a d v a n c e d ex t e n s i b l ei n t e r f a c e ) 。 图2 1 是典型的基于a m b a 总线的微控制器系统，其中高性能系统骨干总线n b 用 以支持高带宽外部存储器、c p u 与其他高速设备如d m a 设备等，并通过桥连接器与a p b 总线上的外部低速设备连接“” 1 4 o i 高_ 睦能ii 高蛙能i ic p u 援if 内存l a 珏b ，a s b 总垃 伸擐 ! ! 竺壁jl 苎堡塑兰! 竺i f 甲枷馘罩 可锚最伯 j 镌d ；端i 时钟 静惹 图2 1a 船a 总线系统结构 最早作为系统总线出现的a s b 总线是三态总线，在目前的嵌入式系统设计 中逐渐被a h b 总线所代替。 a h b 的推出是为了满足高性能综合设计的需要，它是一种支持多总线主控单 元并提供高带宽操作的高性能系统总线，它是目前a m b a 总线协议主要的使 青岛大学硕士论文 用形式。 a p b 总线用于连接外围低速设备，并通过b r i d g e 与系统总线相连以有效减 少系统总线负载，其中b r i d g e 是a p b 总线上唯一的主控设备，可以对a p b 总线上的从属设备进行定址访问。a p b 是外设连接总线，它的着重点是低功 耗和易于使用。 表2 ia m b a 总线接口信号说明 n a m es o u r c e d e s c r i p t i o n h c l kc l o c ks o u r c ed u sc l o c ka l ls i g n a lt i m i n g sf i r er e l a t e dt ot h er i s i n ge d g eo f h c l k h r e s e t nr e s e tc o n t r o l l e ra c t i v el o wr e s e tw h o l es y s t e m h a d d r 31 ：o 】 m a s t e r3 2 - b i ts y s t e mb u s h t r a n s i ：o 】 m a s t e r c u r r e n tt r a n s f e rt y p e h r r i t em a s t e rh i g h ：w r i t et r a n s f e rl o w ：r e a dt r a n s f e r h s i z e 2 ：0 】 m a s t c rt h es i z eo f t h et r a n s f e r h b u r s t 2 ：o 】 m a s t e ri n d i c a t e si f t h et r a n s f e rl e v e lo f p r o t e c t i o n h p r o t 3 ：0 】 m a s t e r i m p l e m e n ts o m el e v e lo f p r o t e c t i o n h w d a t a 3i ：o 】 m a s t e rw r i t ed a t ab u s h s e l xd e c o d e rs l a v es e l e c ts i g n a l h w d a t a 3 1 ：0 s l a v e r e a d d a t a b u s h r e a d ys l a v e h i g l ：t r a n s f e rd o n el o w ：e x t e n d i n gt r a n s f e r h r ：e s p 10 】 s l a v et r a n s f e rr e s p o n s e h b u s r e q x m a s t e rb u sr e q u e s t h l o c k xm a s t e rl o c k e dt r a n s f e r h g r a n t xa r b i t e r b u sg r a n ts i g n a l h m a s t e r 3 ：0 】 a r b i t e ri n d i c a t eg r a n t e dm a s t e rn u m b e r h m a s t l o c ka r b i t e rl o c k e ds e q u e n c e h s p l i t x i5 ：0 1 s l a v e s p l i tc o m p l e t i o nr e q u e s t 2 2a m b aa h b 总线传输类型 在a m b aa h b 传输开始之前，总线主设备必须被授权总线访问权以便能够对总线 进行访问。这个过程开始于主设备向仲裁器发出请求信号，然后仲裁器指示何时总 线将被授权访问总线；得到总线授权的主设备启动a m b aa h b 传输，通过躯动地址和 控制信号可以向总线提供传输的相关地址、方向及控制信息，也可以指示传输是否 为迸发组成的部分。 a h b 总线支持两种形式的迸发传输：增量迸发，每次传输地址边界不重叠；重 叠迸发，每次传输地址边界重叠。数据从主设备传输到从设备称为对总线写数据， 6 第二章s o c 总线研究 同样数据从从设备传输到主设备称为读总线数据：每次传输包括：一个地址与控制 周期以及一个或多个数据周期。因为寻址周期不能扩展，所以从设备必须在此期间 对地址进行取样。而数据周期通过使用h r e a d y 信号被扩展。当h r e a d y 信号为l o w ， 插入额外的等待状态以允许延长供从设备提供或获取数据的时间“”“町。 在一次传输期间，从设备使用响应信号h r e s p 1 ：0 来显示传输所处的状态： o k a y 指示传输正常，并且当h r e a d y 为h i g h 时，传输完成。 e r r o r 指示出现了传输错误且传输不成功。 r e t r y 和s p l i t 指示传输不能够马上完成，但总线应继续尝试此次传输。 在正常的操作中，仲裁器允许其他主设备对总线访问之前，一个主设备可以把 整个的传输在一次迸发中全部完成。然而为了避免仲裁的过度延迟，仲裁器可以中 断一次迸发操作，主设备则必须向仲裁器发出新的总线请求以完成迸发中剩余的传 输。 2 2 1 基本传输 在a h b 总线上，一次完整的传输可以分成两个阶段：地址阶段与数据阶段。地址 阶段传送的是地址与控制信号，而数据阶段则是读写数据与响应信号。如图2 2 ： ； 丝堇堕垦 一 塾量堕星 ， 。一r r _ 州“。一1 二= j o 二文烂二二： c c 1 4 l m a t a m i ：a l ： 图2 2a h b 总线基本传输 ，传输在数据阶段时，若无法在1 个时钟周期内完成，从设备可用f l r e a d y 信号去 延长( e x t e n d ) 传输。如图2 3 ，当h r e a d y 为l o w 时，表示传输尚未结束，为h i g h 时，则代表目前的传输已经结束，但结束时的状态则需看从属响应的h r e s p 信号( 可 能是o k a y 或e r r o r 等) 。 7 青岛大学硕士论文 ：墅苎! - - 卜一 ； ；墨! 苎璧- ； 。厂 厂 厂 厂 广 一mo ，二二匕j j x 烂= j = = = ：= 二= = 匕 一二二3 c = 匦匠p 。( = 二：二二二二= 二= 二二瓤 t m a t * t 3 1 ：n l 二二。( 二= 二= ) 。c = = = 面正二二= 二= = = p 0 二二0 = 二；，；口匹 m a t a ( ，i 二二。( 二二二o o = 二= ) c c = 二x 二 ( 面五) 0 c 二 圈2 3 带有延迟的传输 由于一次传输需要两个阶段才能完成，为了增强总线的性能，a h b 将多个传输 串接( p i p e l i n e ) 起来，前后传输之间的地址阶段和数据阶段是重叠在一起的。 2 2 2 迸发操作类型 迸发类型为a h b 主控部件启动目标地址彼此相关的连续传输( 需要相同的控制 信号) 。a m b aa h b 协议定义了4 ，8 ，1 6 节拍的迸发操作，以及不定长迸发和作为特 例的单次传输。a h b 协议支持增量迸发和重叠迸发：增量迸发访问连续地址，迸发 中当前传输的地址是前一地址的增量；对于重叠迸发，如果传输的起始地址同迸发 中全部字节数没有对齐，那么迸发中传输的地址到达边界时将会重叠。例如，一个 四节拍字长重叠迸发访问将于1 6 字节边界重叠。因此，如果传输的起始地址0 x 3 4 ， 那么包括到地址0 x 3 4 、0 x 3 8 、o x 3 c 和o x 3 0 的四次传输 a h b 支持八种的迸发类型，用来指示迸发的长度( 传输的个数，在a h b 协议中使 用b e a t 这个英文单词) 与地址问的关系。迸发的长度指示一次迸发中的节拍数目，而 不是传输字节的数目。一次迸发传输中的数据总量由h s i z e 2 ：0 指定，计算如下： 节拍数目 数据量节拍。 表2 2 列出由h b u r s t 2 ：0 提供的a h b 支持的八种传输类型是： 8 第二章s o c 总线研究 表2 2a h b 支持的八种传输类型 h b u r s t 2 ：0 】t y p ed e s c r i p t i o n 0 0 0s i n g l e s i g n a lt r a n s f e r 0 0 li n c r i n c r e m e n t i n gb u r s to f u n s p e c i f i e dl e n g t h 0 1 0 w r a p 44 - b e a tw r a p p i n gb u r s t 0 1 l n u c r 4 4 - b e a ti n c r e m e n t i n gb u r s t l o o 、v r a p 8 8 - b e a tw r a p p i n gb u r s t 1 0 li n c r 88 - b e a ti n c r e m e n t i n gb u r s t l l o w r a p l 61 6 - b e a tw r a p p i n gb u r s t l i li n c r l 6 1 6 一b e a ti n c r e m e n t i n gb u r s t 2 2 3 $ p l i t 传输 当一个传输出现时，如果从设备认为该传输会花费大量的周期，就会决定发布 一个s p l i t 响应。这向仲裁器发出信号，指示在该从属单元完成传输之前，当前的 主控设备不能够获得总线访问授权。因此，仲裁器负责观察响应，在内部屏蔽进入 分割( s p l i t ) 传输状态的主控设备的总线请求。 在传输的寻址期间，仲裁器会在h 姒s t e r 3 ：o 上生成一个标记编码，指示正在 执行传输的主控设备。任何发出s p l i t 响应的从属单元通过记录下 l m a s t e r 3 ：o 信 号上的主控设备的编码，能够完成该传输。 当从属单元能够完成传输时，就根据主控设备编码在传向仲裁器的 h s p l i t x 1 5 ：0 信号中确定相应的位：然后仲裁器使用该信息解除对主控设备请求信 号的屏蔽；在此过程中主控设备会获得总线访问授权，恢复传输。仲裁器在每一周 期采样总线信号h s p l i t x ，因此为了仲裁器能够识别它，从属单元只需要在单独的周 期内确定相应位。 2 3a m b aa h b 总线互连设计 a m b aa h b 总线的设计使用中央多路复用器作为互连方案“”。使用这种方案，所 有的总线主控设备驱动地址与控制信号以请求总线控制权，通过仲裁器来决定哪个 主控将其地址与控制信号广播到所有的从属单元。在这里需要中央解码器来控制读 取的数据并响应信号复用器，复用器从传输相关的从设备中选择合适的信号返回给 主控单元，使其能够控制下一步传输的进行。a m b aa h b 作为高性能、高时钟频率系 统总线支持以下特征： 支持迸发传输； 9 青岛大学硕士论文 支持s p l i t 传输： 单周期总线控制权的转移； 单时钟边沿操作： 非三态总线操作： 可扩展的数据总线宽度( 6 4 1 2 8b i t s ) 。 图2 4 是一个实现3 个主控和4 个从属的a m b aa h b 设计结构示例： 2 4w is h b o n e 总线综述 图2 4 椰多路互连结构 图2 5 是w i s h b o n e 的逻辑总线结构图。 图2 5w i s h b o n e 的逻辑总线结构图 图2 5 中w i s h b o n e 的逻辑结构是当前s o c 总线结构中较为简单的一种，它只定义 1 0 第二章s o c 总线研究 了一种总线结构高速总线“”“”。如果一个系统既需要高速，也需要低速外部设 备总线，则可以提供两个不同的w i s h b o n e 接口。这样要比设计两个不同的总线接口 简单。1 i i s h b o n e 的用户必须根据具体情况对协议标准进行扩展和详细设计，定义数 据顺序和标签的意义。其它的特性和函数同样也可以由用户自行添加。从这个意义 上说，w i s h b o n e 更像是给出了一个框架，等待用户提出具体的实现方法和规范j v i s h b o n e 总线主要特征如下： 所有应用适用于同一种总线体系结构；是一种简单、紧凑的逻辑i p 核硬件 接口，只需很少的逻辑单元即可实现； 时序非常简单；主从结构的总线， 支持多个总线主设备； 单周期读写；支持所有常用的总线数据传输协议，如单字节读写周期、块 传输周期、控制操作及其它的总线事务等； 支持多种i p 核互连网络，如单向总线、双向总线、基于多路互用的互连网 络、基于三态的互连网络等；支持总线周期的正常结束、重试结束和错误 结束： 使用用户自定义标记( t a g ) ，确定数据传输类型、中断向量等；仲裁器机 制由用户自定义； 表2 3w i s h b o n e 总线接口信号说明 m s t e rs l a v e说明 相 c l kic l o c k 同d a tlo d a t ai n p u t a r r a y 接d a to0d a t aa l t a y 口 r e ti r e s e t 信 t g dio d a t at a gt y p e 号 t g d0 0 d a t a t a g t y p e a c kia c ko a c k n o w l e d g e a d r0 0a d rl oa d d r e s sa r r a y 不c y coc y ci c y c l e 同 e r rle r roe i t o l e 的 l o c kol o c kol o c k 接 r t yir t yo r e t r y 口 s e l0 0 s e li os e l e c ta r r a y 信 s t bos t bls t r o b e 号 t g a0 0t g ai oa d d r e s st a gt y p e t g c0 0 t g c1 0 c y c l et a gt y p e w eow eiw r i t ee n a b l e i 表示输入；o 表示输出；0 表示宽度大于l 青岛大学硕士论文 2 5w is h b o n e 总线的互连类型 w i s h b o n e 支持点对点、数据流、共享总线、交叉开关等四种互联模式，在进行 数据传输时，要求双方以s l a v e 和m a s t e r 的方式进行，既可以是一个s l a v e 与一个 m a s t e r 进行通信，也可以是多个s l a v e 与一个m a s t e r 同时进行通信。 2 5 1 点到点方式 点到点互连是最简单一种的形式。它适用于两个主从设备之间的连接。如下图 2 6 所示，总线的一边是主设备端( 如微处理器) ，一边是从设备端( 如存储器) 。 2 5 2 数据流方式 图2 6v i s h b o n e 总线点对点方式 数据流互连框图如图2 7 所示，当数据以连续的方式进行处理时可采用此模式。 图中每个i p 核兼有主设备端和从设备端( 如d m a 等) 。数据从一个i p 核传送到下一 个，与流水线相似。 i p “l ”i p “2 ”i p “3 ” 从主 六 从主 x 从主 设设设 设设 设 备各备备备备 2 5 3 共享总线方式 图2 7w i s h b o n e 总线数据流方式 共享总线方式主要适用于多主设备端和多从设备端的情况。其典型框图如图2 8 所示。主设备端发起访问请求，对某一从设备端进行访问。 1 2 第二章s o c 总线研究 图2 8w i s h b o n e 总线共享总线方式 图2 8 中的仲裁( a r b i t e r ) 模块起到仲裁总线的作用。当两个或两个以上的主 端同时申请总线使用时，由仲裁器来决定谁使用总线资源。仲裁器的判定规则是由 系统工程师决定的，可以使用有固定优先级别的仲裁方式，也可以使用循环优先级 方式( 无优先级别) 。 共享总线是较多采用的方式，它的主要优点是互连系统紧凑，所需添加逻辑门 少。它的主要缺点是同一时间只能有一个主端使用总线，其它主端要等待正在使用 总线的主端结束使用总线。因此基于这种互连方式的数据传输率较低。 2 5 4 交叉方式 当多w i s h b o n e 主设备连接在一起时，可以使用交叉歼关互连，每个主设备都 可以访问两个或两个以上的从设备。交叉开关总的数据传输