计算机组成 - 慧知网.doc

计算机组成原文地址：/view/193992328340d0b0b4fe0e8f40f265af.html 第四章 存储器和存储系统1第四章 存储器和存储系统存储器-人类的记忆细胞 ? 内存：? CPU可以直接控制的并可寻址的存储器? ?发展： 主要内容：? 从属的记忆部件?现在计算机的核心 ? 半导体、磁盘、磁带、光盘目前的存储设备： 4.1 分层的存储器系统4.2 几种半导体存储器 ? 待解决的问题： 4.3 利用存储芯片构造存储系统 ? 与CPU 的匹配 4.4 提高访问存储器速度的方法 ? 应具有的特点： 4.5 外部存储器 ? 大量存储 ? 快速存取 ? 精确寻址24.1 分层的存储器系统?存储介质：能够区分两种状态，用来存储“0”和“1”的物理元件。?性能指标： 速度、容量、价格?存储容量： 存储器可以容纳的二进制信息量34.1.1存储器的分层结构速 cpu 度 高速缓冲存储器 存储器的性能由速度、容量和价格来衡量。一 越 主机内部 般来说，速度越高，价格就越高；容量越大， 主 存 储 器 （ SRAM 来 Cache 、 DRAM ） 价格就越低；而大容量，影响了读取速度。这 越 辅助存储器（磁盘、硬盘 慢 外部设备 些年来，人们不断追求大容量、高速度、低价 、光盘、磁带存储器） 格的存储器，但各种存储器之间还存在许多的 主存 不足，所以在系统的设计上，采用了分层的存 存储器分层结构图 储结构来提高存储器系统的性能，CPU内部 寄存器组外存 (带cache的存储器层次)44.1.2 存储器系统中的主存? 主存储器是存储系统的主体。? 主存的组成：?由地址寄存器、地址译码、驱动电路、存储体、读写电路和数据寄存器组成。? 存储芯片和CPU芯片可通过总线连接.54.1.2 存储器系统中的主存主存的基本组成读 写 电 路 数据 总线译码器驱动器存储体地址寄存器读 地址总线 控制电路写64.1.2 存储器系统中的主存1主存中的地址 Cpu读数据过程 通常，主存各存储单元的位置是由地址号来表示的，而地 址总线是用来指出存储单元地址号的 2主存的性能 数据线 数据寄存器 传数据 主存的主要技术指标是存储容量和存储速度。 控制线 存储容量是指主存能存放二进制代码的总数 cpu 读命令 主存 存储速度是由存取时间和存取周期来表示的。存取时间又是 地址线 地址寄存器 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 地址 指启动一次存储器操作（读或写）到完成该操作所需的全部 时间。存取时间分读出时间和写入时间两类。读出时间是从 存储器接收到有效地址开始，到产生有效数据输出所需的全 部时间。写入时间是从存储器接收到有效地址开始，到数据 写入被选中单元只所需的全部时间。74.1.2 存储器系统中的主存?存取周期?连续启动两次独立的存储器操作（如读或写）所 需的最小间隔时间，通常存储周期大于存取时间。?存储器的带宽? 它表示每秒从存储器进出信息的最大数量，单位为字/秒或字节/秒或位/秒表示。如存取周期为500ns， 每个存取周期可访问16位，则它的带宽为32M位/秒。84.1.2 存储器系统中的主存?半导体存储芯片的基本结构是采用超大规模集成电路制造工艺，可以 在一个芯片内集成具有记忆功能的存储矩阵、译码驱动电路和读写电 路等， 译码驱动能把地址总线送来的地址信号翻译成对应存储单元的选择信 号，该信号由驱动线路锁定对被选中单元的操作 读写电路包括读出放大器和写入电路，用来完成读写操作。 存储芯片通过地址总线、数据总线和控制总线与外部连接。 地址线是单向输入的，其位数与芯片容量有关。 数据线是双向的（有的芯片可用成对出现的数据线分别作输入或输 出），其位数与芯片数据位数有关。 地址线和数据线的位数可共同反映存储芯片的容量。? ? ? ? ?9第四章 存储器和存储系统?4.1 分层的存储器系统?4.2 几种半导体存储器?4.3 利用存储芯片构造存储系统 ?4.4 提高访问存储器速度的方法 ?4.5 外部存储器104.2 几种半导体存储器半导体存储器芯片是采用 VLSI制造工艺，在一个芯片内集成 存储器单元 了具有记忆功能的存储矩阵、译码驱动电路和读写电路，构 成了可记忆、可寻址及可读写的记忆体。 写控制 片选线 ?4.2.1 只读存储器ROM 读控制 存储芯片基本结构 ?4.2.2 静态RAM(SRAM) ?4.2.3 动态RAM(DRAM) ?地址线 ?读写控制线 数据线 选择线?地 址 A0.An 线 地 址 译 码 存 储 数 据 控 制 电 路D0.Dm数 据 线?功能：用来选定存储单元。 ?功能：控制存储芯片读 用来读写存储单元。 控制存储芯片工作。 /写工作选择（输入/输出）。 ?引脚：地址引脚数取决存储单元数目。 ?ROM 引脚： 有时称为片选 ：只有输出控制信号 数据引脚数取决存取宽度。 ，选择线 S ,负逻辑低电平有效。 CS，片允许 OE CE ； ? 例：A0-A9 ?1KByte;A0-A10?2KB;1MB?220 条地址线. WR WR W ?RAM 若有多个片选时，工作条件为逻辑与关系。 例： ：有一个或两个读写控制信号 D0-D7 ?1Byte称字节存储器 R/ ; 多数为 , OE、 8位， , RD 16 、 、 4、 . 1少 ?主存编址：0-3FFH可编址1K字节;?起始地址24000H，大小4KB,最大 ?当读写信号都存在时系统不工作，两个信号均为 存储芯片的容量表示：1KB8?大小1KBYTE，输出 1时，8 DB 位； 呈高阻状态 16KB1? ?地址114.2.1 只读存储器ROM?(1)掩膜ROMBL0 BL1 BL2MOS ROM 行选BL3掩膜式： WL01 WL1 单 元 二极管 ROM 行选 双极型 ROM 行选 VddWL2行选 0 单WL3 元列选 行选列选 行选列选列选列选列选124.2.1 只读存储器ROM?(2)PROM浮置栅0V电极导体击穿电流+5V?(3)EPROM源极-浮置栅 漏极- -+ -+ + + - - - - - - - - - - - - - - - - - - -基片 (a) EPROM 晶体管结构二氧化硅 熔丝式PROM芯片(b) EPROM 晶体管导通状态(b) 电路结构13(a) 单元结构4.2.1 只读存储器ROM?（4）电可擦写ROM （EEPROM及Flash存储器）源极控制栅极漏极电极导体-二氧化硅基片144.2.1 只读存储器ROM?2716EPROMVpp OE CS A10 A7 A6编程控制信号 片选控制信号A0A10 VPP OE控制逻 辑 I/O 0 Y方向 译码 I/O 7I/O0I/O7数据输入输出缓冲器2716X方向 译码AO128*128 EPROM存贮矩阵CS2716EPROM逻辑框图及引脚图154.2.2 静态RAM(SRAM)存储器芯片是由单元电路组成。 不需要外加刷新电路（所以称静态RAM），工作稳定。 ? 下图是一个静态 的基本单元电路，包含六个 MOSRAM 管太多，限制了集成度。 MOS管。?A0A10 A0A14T3VccT4D0-D7目前最大的 SRAM芯片128K8 存取时间10ns， R/W OE读线 RAM4016 RAM62256 T5 T6 主要用于Cache 。 Vss字选S 片选 WR写线T1T216G CS片选 输出允许 D4.2.3 动态RAM(DRAM)?DRAM基本单元电路有两种三管式和单管式；读数据线2 4Vdd读选择线 T 根据存储电荷原理记忆信息。 T T 字线 电容上的电荷能够维持 2ms ，必须在2ms 内刷新。 预充信号 写数据线 T 功耗比SRAM低，集成度高，需要定时刷新电路。 Cs Cs 目前主存主要由DRAM组成。3 1T数据线写选择线 三管MOS动态RAM基本单元电路单管MOS动态RAM基本单元电路174.2.3 动态RAM(DRAM)?EDO(extended data output)存储器对一般的DRAM进行了修 TMS4464 地址线重复 改；RAS选通的数据提前锁存在数据缓冲器中；当CAS选通 使用，寻址 64KB存储 行地址锁存器 A0A7 。 后数据直接输出。性能提高了 20%30% D0D3 列地址锁存器 单元。 分72和168线，数据宽度为32和64BitCAS列地址选通 TMS4464SDRAM (Synchronous Dynamic RAM) 存储器都是168线， W写允许 数据宽度为64位。工作时钟与CPU的外部时钟同步，传输 G输出允许 速度比EDO DRAM快。64K*4 DRAM逻辑引脚图18RAS行地址选通第四章 存储器和存储系统?4.1 分层的存储器系统 ?4.2 几种半导体存储器?4.3 利用存储芯片构造存储系统?4.4 提高访问存储器速度的方法 ?4.5 外部存储器194.3 利用存储芯片构造存储系统采用地址译码来实现在多个存储芯片上选择一个工作。MREQ# A20-18 A20-0 R/W# OE# ramsel0 3-8 译码 ramsel1 A17-0 ramsel2 ? ramsel7CPU4.3.1 利用与非门实现译码 4.3.2 256K 256K 256K 利用译码芯片实现译码 256KWE A CE WE A CE WE A CEWE A CE8D8D8D8DD7 D0 D7 D0D7 D0D7 D0D7 D0204.3.1 利用与非门实现译码A10 A0 A10 A0片选信号： ? 与非门逻译码：利用逻辑“与”功能和“非”功能 A19A11:111111110实现译码操作。I/O7I/O0O7O0? 例：A19 U2地址区域： FF000HFF7FFH CE M/IO; CPU输出20位AB，8位DB,CB有采用2716A11 芯片（2K*8EPROM）构造存储系统， AB11条， 2716 DB8条。 RD 译码功能：从1MM/IO 空间内选出该2K地址范围的2716。NANDVccA12OE VppNAND 和 2716214.3.2利用译码芯片实现译码1?译码芯片：将输入信号变换成输出信号 (地址信号)， 14 2 输 Y1 B 用来选择存储芯片或确定地址单元。 入3 C Y2 13 输 出AY01512 ? 73LS138是一种3-8译码器。 Y3 74LS138 11 Y4 Y5 Y6 Y7 6 控 制 4 G2A 5 G2B G1 10 9 72274LS138真值表G2A 1 X X 0 G2B X 1 X 0 G1 X X 0 1 C X X X 0 B X X X 0 A X X X 0 Y0 1 1 1 0 Y1 1 1 1 1 Y2 1 1 1 1 Y3 1 1 1 1 Y4 1 1 1 1 Y5 1 1 1 1 Y6 1 1 1 1 Y7 1 1 1 10 0 00 0 011 1 10 0 11 1 010 1 011 1 11 1 110 1 111 0 111 1 011 1 111 1 111 1 10 00 011 111 11 110 111 111 111 111 111 11 110 111 023存储系统扩充E0000-E1FFF A 0000 A13 MREQ# 1110 000|0 OE# 0000 0000 3-8 译码 Y0 1110 000|1 1111 1111 1111 ramsel0 ramsel1 ramsel2 Y1 B A19-13 A14 A12-0 A19-0 Y2 C A15 E2000-E3FFF ramsel7 ? E4000-E5FFF E6000-E7FFF Y3WR A CE WR A CER/W#CPUA1674LS138 WR AY4CEE8000-E9FFFWR A CE8K8DG1 8K 8DY5 8K8DEA000-EBFFF 8K8 D EC000-EDFFFD7D0 DA17-A19 7D0G2A D7D0 G2BD7D0Y6 Y7D7D0 EE000-EFFFF1110 111|0 0000 0000 0000 1110 111|1 1111 1111 111124第四章 存储器和存储系统?4.1 分层的存储器系统 ?4.2 几种半导体存储器 ?4.3 利用存储芯片构造存储系统?4.4 提高访问存储器速度的方法?4.5 外部存储器254.4 提高访问存储器速度的方法A3 - A23原因 :随着计算机应用领域的不断扩大，处理的信息量也越 A3 - A23来越多，对存储器的读取速度和容量要求越来越高。 AR0 AR1 AR2 AR3?4.4.1 单体多字系统存储体 0 存储体 0 存储体 1 存储体 1存储体 3 存储体 3 存储体 3 存储体 2 A0 - A2 存储体 3 存储体 1 A A 0 2 ? 程序员在设计程序时，经常是程序和数据在存储体内是连续 存储体 2 存储体 0 存放的，可以假设在一个存取周期内，从同一地址取出 N条 存储体 1 数据寄存器 数据寄存器 指令，然后再逐条将指令送至CPU执行，也即每隔 存储体 N 0 分之一 Data 存取周期，主存向 CPU送一条指令，这样显然增大了存储器 data 存储体 2 存储体 2时间时间的带宽，提高了单体存储器的工作速度.?4.4.2 多体并行存储系统? 多体并行存储系统于单体并行方式的不同之处，每个存储体体号交叉编址方式： 大小相同，都有一套自己的地址寄存器、地址译码器、驱动 低位交叉编址，高位交叉编址。 电路和时序控制电路。这些并行存储体能并行工作，又能交 启动工作方式： 叉工作。 并行，流水。264.4.3 高速缓冲存储器Cache跟 不 上 芯 片 的 发 展半 导 体 的 发 展 始 终寄存器层次化结构： cache 主存 辅存cache 主存储器辅助存储器图 3-18 层次化存储系统的构成27（1）Cache基本结构主存地址 块号 不命中 已装 不进 cache 替换 策略 还 可 装 入 命中 cache 地址 访问主存 装入 cache 地址映象 变换机构 主存 块内地址块号 cache块内地址访问主存 替换 cache28（2）几个技术问题 工作原理 地址映象 替换算法 命中率 读写操作 发展?Cache 存储体以块为单位与主存交换信息，一个块一般由若干个字组成。工作原理，如 前图所述。? 地址映象是将CPU送来的主存地址通过硬 件电路转换为Cache地址。 映象方式： 直接相联 全相联 组相联 段相连29?先进先出（ FIFO ）算法： FIFO 算法的原则总是将最先调入 近期最少使用（ LRU ）算法： LRU 算法是将近期最少使用的块替 Cache 的字块替换出来，它不需要随时记录各字块的使用情况， 换出来。它需要随时记录 Cache中各个字块的使用情况，以便确 所以容易实现、开锁小。但其缺点是可能把一些需要经常使用的 定哪个字块是近期最少使用的字块。LRU算法的平均命中率比 程序（如循环程序）块也作为最早进入 Cache的块而被替换出去。 FIFO高，尤其是当分组容量加大时（组相联映象）更能提高 LRU算法的命中率。访问顺序 地址块号访问顺序 地址块号 替换算法1 21 22 112 2* 11 -3 23 24 94 2 95 7 25 7 2 96 66 6 2* 6 97 4 6 4 97 4 4 6 9*8 3 6 4 38 3 4 6 3块分配情况1129块分配情况2-2* -22 -2 11 96 911 -1111* -11*11 911*11-操作状态操作状态-调进-命中-调进调进7 7 调进调进7 7 替换替换7 7替换7 7替换30调进调进调进 命中替换 替换先进先出替换方式下的 cache 内容变化情况最久未使用替换方式下的 cache 内容变化情况 命中率?数据块在 Cache 中称为 CPU 访问 Cache 命中，否则称 为 CPU 访问 Cache 不命中。读一批数据，数据块在 Cache中的成功率我们称为命中率h。CPU的存储器平均访问时间：t=htc+(1-h)tm ? h ?1时t ? tc。?31 读写操作? 目前主要采用以下几种方法。?写直达法（Write-through） ，它能保证主存与Cache的数据始终是一致的。但有可能会增加访 存次数，因每向Cache写入时，都需向主存写入。 ?写回法（Write-back），数据只是暂时写入 Cache，并用标志将该块加以注明，直至该块从 Cache替换出时，才写入主存。这种方法又称标 志交换式（Flang-Swap），其速度快，但在此前 主存中字块未经随时修改可能失效。32 发展?Cache刚出现时，典型系统只有一个缓存，近年来普 遍采用多个 Cache ，所以总体上可以分为 CPU 内部 Cache ，板极 Cache 。 CPU 内部 Cache ，又分为指令 Cache和数据Cache。33第四章 存储器和存储系统?4.1 分层的存储器系统?4.2 几种半导体存储器 ?4.3 利用存储芯片构造存储系统 ?4.4 提高访问存储器速度的方法?4.5 外部存储器344.5 外部存储器外部存储器又称作辅助存储器，它是主存的后援 设备，它与主存、缓存一起组成了存储器的层次 系统.计算机系统的辅助存储器有硬盘、软盘、磁 带、光盘等.4.5.1主要技术指标 ? 4.5.2磁记录原理和记录方式 ? 4.5.3 软磁盘存储器 ? 4.5.4硬盘存储器 ? 4.5.5磁带存储器 ? 4.5.6 光盘存储器?354.5.1主要技术指标（2）存储容量存储容量是指外存所能存储的 （4）数据传输率 二进制信息总数量，一般以位 (Bit) 或字节 (Byte) 为单位。若 数据传输率Dr是指单位时间内存储器 一个磁盘组有一个 N 个盘面存 读/写磁表面存储器向主机传送数据量 储信息，每个盘面有 T 条磁道 (1) 纪录密度 （ ）平均寻址时间 （3 5 ）误码率 ，每条磁道分成 S 个扇段，每 读写头接到读写命令从起始位置到达指定位置所 误码率是衡量磁表面存储器出错概率 道,道密度,纪录密度,位密度 , 段存放 B 个字节，所以存放容 需的全部时间称为寻址时间。寻址时间分为两个 的参数，它等于从辅存读出时，出错 量：公式为C=N*T*S*B 部分，一是磁头寻找目标磁道的找道时间 信息位数和读出的总信息位数之比 t ，另 。s一个是找到磁道后，磁头等待欲读写的磁道区段 旋转到磁头下方所需要的等待时间 tw。由于从最 外圈磁道找到最里圈磁道和寻找相邻磁道所需时 间是不等的，而且磁头等待不同区段所花的时间 也不等，因此，取其平均值，称作平均寻址时间 Ta，它是平均找道时间tsa和平均等待时间twa之和364.5.2 磁记录原理和记录方式铁芯写线圈磁通读线圈磁层N S(磁表面存储元的存储原理)读出时，写线圈通过 电流，让磁载体在磁 头下运动时存储元中 的剩磁便会在读出电 路中感应出信号。磁表面存储器通过磁头和记录介质的相对运动 完成读写操作入时，记录介质在磁头下面匀速通 过，根据写入代码的要求，对写入线圈输入一定 方向和大小的电流使磁头导磁体磁化，可以使磁 层表面被磁化的极性方向不同，以区别记录“0” 或“1”。374.5.2 磁记录原理和记录方式磁表面存储器的记录方式是指数据的编码方式，它是指按某种规 律，将一串二进制数字信息变换成磁表面相应的磁化状态?（1）调频制（FM）FM、MFM磁 调频制的记录规则是：以驱动电流变化的频率不同来区别 记录方式的 记录“1”还是“0”。当记录“0”时，在一位信息的记录时 写入电路 间内电流保持不变；当记录“1”时，在一位信息记录时间 位周期 的中间时刻，使电流改变一次方向。而且无论记录“ 0”还 T 是“1”，在相邻信息的交界处，线圈电流均变化一次.（2）改进调频制（MFM）数据序列1111FM 这种记录方式基本上同调频制，即记录“ 0”时，在位记录 时间内电流不变；记录“ 1”时，位记录时间的中间时刻电 MFM 流发生一次变化。两者不同之处在于，只有当连续记录两 个或两个以上的“0”时，才在每位的起始处电流改变一次 38 ，不必在每个位起始处都改变电流方向。4.5.3 软磁盘存储器软磁盘存储器的盘片是用类似塑料薄膜唱片的柔性材料制 成的，简称软盘。软盘的特点是价格便宜,携带方便。 软盘在使用之前必须格式化,未格式化的软盘叫白盘.所有的 软盘驱动器是一个相对独立的装置，主要由驱动机构、 软盘都采用统一的纪录方式,这样就便于盘片的交换. 磁头及定位机构和读写电路组成。软磁盘控制器的功 能是解释来自主机的命令，并向软盘驱动器发出各种 具体操作如下： 控制信号，同时还要检测驱动器的状态，按规定的数 （1）寻道操作是将磁头定位在待读写的磁道上； 据格式向驱动器发出读写数据命令等 . （ 2 ）地址检测操作是主机将目标地址送往磁盘控制电 路，从驱动器上按记录格式读取地址信息，并与目标地 址进行比较，找到欲读（写）信息的磁盘地址； （ 3 ）读数据操作首先检测数据标志是否正确，然后将 数据字段的内容送入主存、最后用校验码校验； （ 4 ）写数据操作时，不仅要将原始信息经编码后写入 磁盘，同时要写上数据区标志和校验码以及间隙. 394.5.4硬盘存储器磁 头 支 架柱面磁 道扇 区磁头旋转的盘硬盘的结构硬盘与软盘一样，必须经过格式化后才能使用，然而硬盘的格式化要比 软盘的格式化过程麻烦得多。然而硬盘由于容量很大，可以分成不同的 区域供多个操作系统使用，因而必须经过低级格式化.,分区和逻辑格式化 40 处理后才能使用。4.5.4硬盘存储器硬盘的盘片 由硬质铝合金材料制成的，其表面 涂有一层可被磁化的硬磁特性材料。DOS分区和FORMAT格式化 分区后的硬盘空间由两部分组成：主