基于DSP的数字频率计设计.doc

题目：基于DSP的简易数字式频率计 组 员： 孙雪峰 （20098154） 王忆 （20098153） 李郎 （20098148） 李飞 （20098134） 马欣雨 （20099052）一、引言随着现代科学技术的发展，频率及时间的测量以及它们的控制技术在科学技术各领域，特别是在计量学、电子技术、信息科学、通信、天文和电子仪器等领域占有越来越重要的地位。从国际发展的趋势上看，频率标准的准确度和稳定度提高得非常快，几乎是每隔6至8年就提高一个数量级。本系统采用DSP的数值控制方式是目前设计控制系统的发展趋势，这种基于DSP的控制系统能够用软件实现复杂的算法，而不需要复杂的模拟电路，具有软硬件模块化、测量功能可重组/可选择的特点。该系统采用TI公司推出的150MHz高速处理能力的高精度定点数字信号控制器TMS320F2812芯片，其丰富的片内资源可以大大简化硬件电路的设计，有利于提高系统的可靠性，其高效的32位CPU内核、支持浮点运算等特点，为提高系统的测量精度奠定了基础。该系统具有精度高、实时性好、使用方便、测量迅速，以及便于实现测量过程自动化等优点。随着微电子技术和计算机技术的飞速发展, 各种电子测量仪器在原理、功能、精度及自动化水平等方面都发生了巨大的变化, 特别是DSP技术诞生以后，电子测量技术更是迈进了一个全新的时代。近年来，DSP逐渐成为各种电子器件的基础器件，逐渐成为21世纪最具发展潜力的朝阳行业，甚至被誉为信息化数字化时代革命旗手。在电子测量技术中，频率是最基本的参数之一，它与许多电参量和非电量的测量都有着十分密切的关系。例如，许多传感器就是将一些非电量转换成频率来进行测量的，因此频率的测量就显得更为重要。数字频率计是用数字来显示被测信号频率的仪器，被测信号可以是正弦波、方波或其它周期性变化的信号。数字频率计广泛采用了高速集成电路和大规模集成电路，使得仪器的体积更小、耗电更少、精度和可靠性更高。而传统的频率计测量误差较大，范围也较窄，因此逐渐被新型的数字频率计所代替。基于DSP的等精度频率计以其测量准确、精度高、方便、价格便宜等优势将得到广泛的应用。我们设计的简易数字频率计在未采用任何门控器件控制的情况下，在很宽的范围内实现了等精度频率测量，0.5Hz10MHz的范围内测量方波的最大相对误差小于2e-6，测量正弦波的最大相对误差小于3.5e-5；结果通过RS232通讯显示在计算机上，可以很方便地监测数据。2、 频率测量的原理分析频率的测量可以直接测量，也可以进行间接测量周期来达到测量频率的目的。其相应的原理框图如下所示。输入信号的预处理：由于输入的信号可以是正弦波，三角波。而后面的闸门或计数电路要求被测信号为矩形波，所以需要设计一个整形电路。在测量的时候，首先通过整形电路将正弦波或者三角波转化成矩形波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。方波信号中的脉冲宽度恰好为被测信号的1个周期。将方波的脉宽作为闸门导通的时间，在闸门导通的时间里，计数器记录标准时基信号通过闸门的重复周期个数。计数器累计的结果可以换算出被测信号的周期。用时间Tx来表示：Tx=NTs式中：Tx为被测信号的周期；N为计数器脉冲计数值；Ts为时基信号周期时基电路：时基信号由555定时器、RC组容件构成多谐振荡器，其两个暂态时间分别为 T1=0.7（Ra+Rb）C T2=0.7RbC 重复周期为 T=T1+T2 。由于被测信号范围为1Hz1MHz，如果只采用一种闸门脉冲信号，则只能是10s脉冲宽度的闸门信号，若被测信号为较高频率，计数电路的位数要很多，而且测量时间过长会给用户带来不便，所以可将频率范围设为几档： 1Hz999Hz档采用1s闸门脉宽；0.01kHz9.99kHz档采用0.1s闸门脉宽；0.1kHz99.9kHz档采用0.01s闸门脉宽。多谐振荡器经二级10分频电路后，可提取因档位变化所需的闸门时间1ms、0.1ms、0.01ms。闸门时间要求非常准确，它直接影响到测量精度，在要求高精度、高稳定度的场合，通常用晶体振荡器作为标准时基信号。在实验中我们采用的就是前一种方案。在电路中引进电位器来调节振荡器产生的频率。使得能够产生1kHz的信号。这对后面的测量精度起到决定性的作用。计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字三、具体方案设计DSP2812片内外设丰富，尤其是其片内外设中的事件管理器这一模块还有较多的子模块，每一模块均有独特的用处。本次简易频率计的设计需主要用到EVA或者EVB中的定时器和捕获单元。其捕获单元对外部事件（信号电平的跳变）等有很高的响应速度，可以采用直接的测频方法来实现或者间接测量。为了简化程序的设计，选择测量周期来间接测量频率较好。设计数字频率计需要使用两个中断，定时器1周期中断用于产生捕获的时间基准，并在周期中断服务程序中刷新LED数码管显示器。捕获引脚CAP1用于接收函数信号发生器发生的被测信号，通过测量被测的信号的周期换算成被测信号的频率。同样设置一个5ms计数单元MS5_CNT，每次周期中断时，MS5_CNT的值增加1。每50ms测量一次，其工作过程如下图所示。设计数值单位时间为（=0.1uS），第一次捕获值为m，第二次捕获值为n，两次捕获之间定时器1周期中断次（即MCS_CNT的值为），则被测信号周期T为在测量控制系统中，有时为了节省计算程序的运行时间及简化程序，一般设法将小数计算变成整数计算，将带符号数计算变成正整数计算。避免除法运算中出现小数的方法：将被除数放大一定的倍数，比如需保留两位小数，可以放大100倍；需保留一位小数，可以放大10倍。在输出显示时，人为地在某一位后增加小数点即可，例如对频率计算，假定实际频率为，则可以求出，最后输出显示时保留一位小数点。由此可得计算公式为=上面表达式的仍然占用两个字的存储单元。为了简化计算程序，将分母保留16位有效数字，低位看做0丢掉，分子低位也丢掉相应位数个0，相当于分子分母同时约去相同的位数。3.1硬件框图设计利用F2812的片内外设事件管理器的捕获功能，在被测信号的有效电平跳变沿捕获计数。.bss ST0_TEMP，1 ；定义状态寄存器ST0为临时存储单元.bss ST1_TEMP，1 ；定义状态寄存器ST1为临时存储单元CONTEXT .usect “.data1”，10MS5_CNT .usect “.data1”,1 CAP_L .usect “.data1”,1 ；定义两次捕获间周期数存储单元CAP_DATA1 .usect “.data1”,1 ；定义第一次捕获值存储单元CAP_DATA2 . usect “.data1”,1 ；定义第二次捕获值存储单元*实现分子、分母变换的宏*作用：1.将分母取高16位有效位，多余位丢掉* 2.分子也丢掉相应位数，相当于把分子、分母低位看着0约去*以下用到的变量需要自己在程序中定义，页指针需要自行赋值*进入调用时，ACC中为分母，BCAD_H和BCAD_L中为分子*返回调用时，FZ_1、FZ_0分别为分子的高位和低位，FM_0中为新分母CHANGE .MACRO MAR *，AR1 LAR AR1，#15 RPT #14 NORM SACH FM_0 ；将分母的高16位有效位保存，多余位丢掉 ；此时AR1中为分母丢掉的位数 LACC BCAD_H，16 ADDS BCAD_L ；取分子 CHG ：SFR BANZ CHG ；丢掉与分母同样多的位数 SACH FZ_1 SACH FZ_0 .ENDM*计算双字节除以单字节的宏*进入调用时：FZ_1、FZ_0分别存分子的高位、低位，FM_0存分母*分子、分母都必须是正整数*调用结束时：余数在ACH中，商放SHANG_1、SHANG_0中 DDIV .MACRO LACC FZ_1 RPT #15 SUBC FM_0 DDIV .MACRO LACC FZ_1 RPT #15 SUBC FM_0 SACL SHANG_1 SACH FZ_1 LACC FZ_1，! 6 ADDS FZ_0 RPT #15 SUBC FM_0 SACL SHANG_0 .ENDM START: CALL SYSINIT LDP #DP_B11 SPLK #0，MS5_CNT SPLK #05F5H,BCAD_H SPLK #0E100H,BCAD_L CALL INIT_TIME1MAIN: LDP #DP_B11 LACL MS5_CNT SUBB #100 BCND MAIN,LT LDP #DP_EVA SPLK #2240H,CAPCONACAPTURE1： BIT CAPFIFOA,BIT8 BCND CAPTURE1，NTC LDP #DP_B11 SPLK #0，MC5)CNT LDP #DP_EVACAPTURE2： BIT CAPFIFOA,BIT9 BAND CAPTURE2，NTC LDP #DP_B11 LACL MS5_CNT SACL CAP_L LDP #DP_EVA SPLK #8240H,CAPCONA LACL CAP1FIFO LDP #DP_B11 SACL CAP_DATA1 LDP DP_EVA LACL CAPFIFO LDP #DP_B11 SACL CAP_DATA2 LT #50000 MPYU CAP_L PAC ADD CAP_DATA2 SUB CAP_DATA1 CHANGE DDIV SACL H_DATA CALL HTD B MAININIT_TIME1：LDP #DP_B2 SPLK #002H,IMR SPLK #0FFFFH,IFR LDP #DP_PF1 LACC SCSR1 OR #0004H SACL SCSR1 LDP #DP_EVA SPLK #0080H,EVAIMRA SPLK #0FFFFh,EVAIFRA SPLK #49999,T1PR SPLK #00H,T1CNT SPLK #1240H,T1CON LDP #DP_PF2 LACC MCRA OR #0008H SACL MCRA CLRC INTM RET全局通用定时器控制寄存器(GPTCONB)位15保留位 位14 通用定时器2的状态，只读。0递减计数1递减计数位13 通用定时器1的状态，只读。0 递减计数1递增计数位位12 T2CTRIPE位11 T1CTRIPE位10-9使用通用定时器2启动ADC事件00 无事件启动ADC(模数转换)01设置下溢中断标志来启动ADC(模数转换)10设置周期中断标志来启动ADC(模数转换)11 设置比较中断标志来启动ADC(模数转换)位8-7使用通用定时器1启动ADC事件。00无事件启动ADC(模数转换)01设置下溢中断标志来启动ADC(模数转换)01设置下溢中断标志来启动ADC(模数转换)10设置周期中断标志来启动ADC(模数转换)11设置比较中断标志来启动ADC(模数转换ADC控制寄存器1(ADCTRL1)70A0h位15 保留位14 复位位。该位引起一个对整个ADC模块的主动复位，所有寄存器和排序器指针都复位到初始状态。0：无影响1：复位整个ADC模块位13-12 SOFT位和FREE位。决定仿真悬挂时ADC模块的工作情况。00：一旦仿真悬挂，ADC模块立即停止10：仿真悬挂时，ADC模块完成当前转换后停止x1：自由运行，继续运行而不管仿真悬挂位11-8 采样时间选择位ACQPS3-ACQPS0。决定ADC时钟的预定标系 数，详见表10.7(p250)位7 CPS，转换时钟预定标位。决定ADC转换逻辑时钟的预定标。0：FLCK=CLK/11： FLCK=CLK/2位6 连续转换位CONT RUN。决定排序器工作在连续转换模式或启动/停止模式0：启动/停止模式；1：连续转换模式位5 ADC中断请求优先级位INT PRI。0：高优先级；1：低优先级。位4 S级连排序器工作方式位SEQ ACSC。0：双排序器工作模式。SEQ1和SEQ2最多可选择8个转换通道的排序器。1：级连模式。 SEQ1和SEQ2级连起来作为一个最多可选择8个转换通道的排序器SEQ。 位3 偏差校准使能位CAL ENA。0：禁止校准模式；1：使能校准模式。位2 CPS桥使能位BRG ENA。见表10.80：满的参考电压被接到ADC输入1：参考的中点电压被接到ADC输入位1 VREFHI和VREFLO选择位HI/LO。见表10.80： 用VREFHI作为ADC输入1：用VREFLO作为ADC输入位0 V自测试使能位STEST ENA。0： 禁止自测试模式；1：使能自测试模式；ADC控制寄存器2(ADCTRL2)70A1h位15 EVB SOC SEQ。EVB的SOC信号为级连排序器使能位。0：不起作用1：允许级连的排序器SEQ被事件管理器B的信号启动位14 RST SEQ1/STRT CAL。复位排序器1/启动校准转换方式位。在校准转换方式被禁止的情况下：0：不起作用； 1：立即复位排序器使排序器指针指到CONV00在校准转换方式被禁止的情况下：0：不起作用； 1：启动校准转换方式位13 SOC SEQ1。启动SERQ1转换位。0：清除一个悬挂的SOC请求1：软件触发启动SOC请求位12 SEQ1 BSY.SEQ1忙状态位。0：SEQ1处于空闲状态1：SEQ1处于忙状态，一个转换序列正在进行位11-10 对SEQ1的中断方式使能控制位。位9 ADC中断请求优先级位INT PRI。INT FLAG SEQ1位。ADC模块SEQ1的中断标志位。0：无中断事件发生；1：发生过中断事件。位8 EVA SOC SEQ1位。事件管理器A对SEQ1产生SOC信号的屏蔽位。0： SEQ1不能被EVA的触发源启动；1：允许SEQ1/SEQ被EVA的触发源启动。位7 EXT SOC SEQ1位。外部信号对SEQ1的启动转换位。0： 不起作用；1：允许一个来自ADCSOC引脚上信号启动ADC自动转换序列。位6 RST SEQ2。复位排序器2。0： 不起作用；1：立即复位排序器使排序器指针指到CONV00。位5 SOC SEQ2。启动SEQ2转换位(仅适用于双排序器模式)。0：清除一个悬挂的SOC请求；1：软件触发启动SEQ2。位4 SEQ2 BSY。SEQ2忙状态位。0： SEQ2处于空闲状态；1： SEQ2处于忙状态，一个转换序列正在进行。位3-2 对SEQ2的中断方式使能控制位。