（计算机应用技术专业论文）基于niosⅡ的同构多核处理器设计与fpga实现.pdf

at h e s i sf o rt h ed e g r e eo fm a s t e ri nc o m p u t e ra p p l i c a t i o nt e c h n o l o g y d e s i g na n di m p l e m e n t a t i o no fi s o m r p h i s m m u l t i - - c o r e p r o c e s s o r sb a s e do nn i o s1 1w i t hf p g a b yp a n gh o n g l i a n g s u p e r v i s o r ：p r o f e s s o rz h a oh a i n o r t h e a s t e r nu n i v e r s i t y d e c e m b e r2 0 0 7 ，r 1kk， ，i i l 独创性声明 本人声明所呈交的学位论文是在导师的指导下完成的。论文中取得的 研究成果除加以标注和致谢的地方外，不包含其他人已经发表或撰写过的 研究成果，也不包括本人为获得其他学位而使用过的材料。与我一同工作 的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示诚挚 的谢意。 学位论文作者签名 ：冗坂篼 ， 毒 签字日期：m ，衫。 学位论文版权使用授权书 本学位论文作者矛1 1 ，一 导教师完全了解东北大学有关保留、使用学位论 文的规定：即学校有权保留并向国家有关部门或机构送交论文的复印件和 磁盘，允许论文被查阅和借阅。本人同意东北大学可以将学位论文的全部 或部分内容编入有关数据库进行检索、交流。 ( 如作者和导师同意网上交流，请在下方签名：否则视为不同意) 学位论文作者签名弓琵劾乞 签字日期 ：知鲴矗 可 一，11l 东北大学硕士学位论文摘要 基于n i o si i 的同构多核处理器设计与f p g a 实现 摘要 将多个处理器核集成到一块芯片上以提高系统芯片的整体性能已经成为下一代 s o c ( s y s t e mo nc h i p ) 设计的发展趋势，而各处理器核之间通信效率的提高又成为多 处理器芯片设计的关键。 目前的嵌入式多核处理器芯片设计多采用单总线结构，各处理器核之间相互独立， 而随着系统中模块数目的增加，各模块之间的通信效率随之降低，进而影响系统的整体 性能。针对这一问题，本文采用二级片上总线架构，设计了一款同构多核处理器芯片， 并提出了一种新的处理器核间通信机制，通过这一机制实现了各处理器核之间的高效通 信，提高了嵌入式多核处理器芯片的整体性能。本设计基于i p 复用技术，具有两级总 线架构：局部总线负责处理器核与局部存储器之间的通信；全局总线实现处理器核对共 享模块的访问，两层总线通过总线桥连接。本设计由四个局部处理器子系统和共享模块 ( 共享存储器、通信控制器、资源管理器) 组成，每个处理器子系统具有相同结构，包 括处理器核与局部存储器。处理器核通过访问通信控制器对其他处理器核发起通信请 求，本文采用固定优先级法设置通信优先级。各处理器核之间采用主从方式进行任务调 度。系统通过资源管理器对共享模块进行管理，从而解决了各处理器核对共享模块访问 的冲突问题。 本设计使用v h d l 语言在a l t e r a 公司s t r a t i x i i 系列的e p 2 s 1 3 0 型号的f p g a 中实 现，并对两级总线和各模块进行了功能仿真。与同类芯片相比，由于该款处理器的层级 结构和独特的运行机制使其在具有多任务和并行性的同时，具有较高的通信效率，并且 对外部事件响应的实时性也显著增强。 关键词：多核处理器：层次化总线；片上通信架构；i p 复用；f p g a 15， “p-k罗乳 东北大学硕士学位论文 a b s t r a c t d e s i g na n di m p l e m e n t a t i o no fi s o m o r p h i s m m u l t i - c o r ep r o c e s s o r s b a s e do nn i o s1 1w i t hf p g a a b s t r a c t i n t e g r a t i n gm u l t i p l ep r o c e s s o r so nt h es i n g l ec h i pt oi m p r o v et h es o c ( s y s t e mo nc h i p ) p e r f o r m a n c eh a sb e e nb e c o m i n gat r e n d a n dt h el e a d i n gc h a l l e n g ei st h ec o m m u n i c a t i o n a r c h i t e c t u r e t r a d i t i o n a ld e s i g no fs o c w a sb a s e do nt h es i n g l e - l a y e rb u s ，b u tw i t ht h ei n c r e m e n to f i p ( i n t e l l e c t u a lp r o p e r t y ) ，t h ee f f i c i e n c yo fc o m m u n i c a t i o nb e t w e e nt h e mi sb e c o m i n ga b o t t l e n e c ka n d ，w o r s e nt h ew h o l es y s t e m i nt h ep a p e r , ad e s i g no fm p s o c ( m u l t i p r o c e s s o r s y s t e m - o n - c h i p ) b a s e do ni pm u l t i p l e x i n gi sb r o u g h tf o r w a r d a n dak i n do fh i e r a r c h i c a lb u s b a s e da r c h i t e c t u r ei sp r o p o s e di n t h em p s o c m p s o ch a sat w o l a y e rb u s ，a n dt h e c o m m u n i c a t i o nb e t w e e np r o c e s s o r sa n dl o c a l - m e m o r yt h r o u g ht h el o c a lb u s t h ev i s i t i n go f p r o c e s s o rt os h a r i n gm o d u l e i sb yw h o l eb u s t w ob u s e sw e r el i n k e db yb u s - b r i d g e t h ec h i p c o n s i s t so ff o u rl o c a lp r o c e s s o rs u b s y s t e m sa n ds h a r i n gm o d u l e ( s h a r e dm e m o r y , i n t e r r u p t c o n t r o l l e r , r e s o u f m a n a g e m e n t ) c o m p o n e n t s e a c hp r o c e s s o rs u b s y s t e mw i t ht h e s a m e s t r u c t u r e ，i n c l u d et h ep r o c e s s o rc o r ea n dl o c a lm e m o r y p r o c e s s o r sr u nt a s kw i t hm a s t e r - s l a v e m o d ea n dc a na l s ob eu s e di n d e p e n d e n t l yt or u np a r a l l e lt a s k s t h es h a r e dm o d u l e sw o r e m a n a g e db yr e s o u r c em a n a g e m e n t ，t h u ss o l v i n gt h ec o n f l i c t so fv i s i t i n gs h a r i n gm o d u l e s a k i n do fi n t e r r u p tm e c h a n i s mw a sd e s i g n e di nt h i sp a p e r , w h i c hf u r t h e ri m p r o v i n gt h e e f f i c i e n c yo fc o m m u n i c a t i o n s b e t w e e np r o c e s s o r s t h ed e s i g ni sp r o g r a m m e dw i t hv h d l ，a n dt h et w ob u sa n dt h ef u n c t i o n a lm o d u l e s w e r es i m u l a t e dw i t he p 2 s13 0 c o m p a r e dw i t hs i m i l a rc h i p s ，t h em ps o c ，s i n c ei t sl a y e r s t r u c t u r ea n du n i q u eo p e r a t i o n a lm e c h a n i s m ，h a sap a r a l l e la n dm u l t i - t a s k i n gf e a t u r e i th a s h i g h e re f f i c i e n c yo fc o m m u n i c a t i o na n dt h er e a l t i m er e s p o n s et oe x t e r n a le v e n t s k e y w o r d s ：m u l t i - c o r ep r o c e s s o r ：h i e r a r c h y - b u s ：o n c h i pc o m m u n i c a t i o na r c h i t e c t u r e ： i pm u l t i p l e x i n g ：f p g a i i i 1飞 。i- 一b l ， 一 j 1 ， j 东北大学硕士学位论文 目录 目录 独创性声明i 摘要i i a b s t r a c t i i i 第一章绪论1 1 1 多核技术的发展1 1 2 多核技术难点2 1 2 1 片上通信的架构模型设计2 1 2 2 片上通信的互连组织层次设计3 1 3 本文主要工作。3 1 4 本文组织结构4 第二章多核处理器关键技术选择，5 2 1i p 核复用技术5 2 1 1 i p 核复用技术的优势5 2 1 2i p 核的分类5 2 1 3i p 核的基本特征一6 2 2 处理器核的选取6 2 2 1 处理器核的比较6 2 2 2n i o si i 处理器核概述一7 2 2 3n i o si i 处理器核总线接口描述一8 2 2 4n i o si i 处理器核工作模式一9 2 3 片上总线的选择1 0 2 3 1a v a l o n 总线概述1 1 2 3 2a v a l o n 传输模式1 2 2 3 3a v a l o n 传输分类1 4 2 3 4a v a l o n 地址对齐1 6 第三章多核处理器的总体结构设计l7 3 1 多核处理器的结构设计1 7 3 1 1 同构与异构的比较1 7 3 1 2 系统结构设计17 3 1 3 存储器编址18 3 2 片上通信架构设计。1 9 一i v 东北大学硕士学位论文 目录 3 2 1 处理器通信机制设计1 9 3 2 2 片上总线设计2 0 3 3 全局总线各模块的设计2 3 3 3 1 通信控制器2 3 3 3 2 资源管理器2 5 3 3 3 共享存储器2 6 第四章设计方法与开发流程2 7 4 1 基于m 复用的设计方法2 7 4 2 开发工具的选取2 7 4 3 输入方式的选取2 7 4 3 1 原理图输入方式2 8 4 3 2h d l ( h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 输入方式2 8 4 4 设计流程2 8 4 5 验证芯片的选择3 0 第五章系统各模块的设计与实现3 1 5 1 局部存储器模块的设计与实现3 1 5 1 1 存储器设计31 5 1 2 局部总线接口模块。3 2 5 2 总线桥的设计与实现3 5 5 2 1 总线桥端口信号设计3 5 5 2 2 总线桥端口时序3 8 5 2 3 总线桥状态机设计4 0 5 3 通信控制器的设计与实现4 2 5 4 资源管理器的设计与实现4 4 5 5 共享存储器模块的设计与实现4 6 5 5 1 共享存储器设计4 6 5 5 2 全局总线接口模块4 7 第六章系统仿真与验证4 9 6 1 测试系统以及测试工具的介绍4 9 6 2 系统r t l 仿真测试4 9 6 2 1 局部总线测试一4 9 6 2 2 总线桥测试5 l 6 2 3 全局总线测试5 2 6 2 4 系统整体测试5 2 一v 一 2 p 产羲 东北大学硕士学位论文 目录 6 3 系统f p g a 验证5 3 6 3 1f p g a 验证的优点5 3 6 3 2f p g a 验证流程5 4 6 4d 、结5 6 第七章结束语5 7 参考文献5 8 致谢6 1 攻读硕士期间发表的论文6 2 一v i 、一_，女 、iii，llir， 东北大学硕士学位论文第一章绪论 第一章绪论 本章介绍了当前多核处理器芯片的发展现状，国内外相关领域的研究进展，以及嵌 入式多核处理器设计所面临的技术难点。同时对本文的主要工作和文章组织结构进行了 介绍。 1 1 多核技术的发展 随着集成电路工艺发展到深亚微米的阶段，当代处理器体系结构的研究正在朝着多 核的方向发展。无论对于提高处理器性能，还是考虑单位计算性能的能耗因素，多核 体系结构都是目前的热点研究方向。 从s o c 时代开始，集成电路设计技术已经成长为“半导体技术一电子技术一计算机 技术 三个领域的交叉学科。随着时间的推移，计算机技术将扮演越来越重要的角色， 计算机体系结构将越来越成为集成电路设计技术创新的焦点。多核技术的出现，带来了 集成电路体系结构的根本变革，以冯一诺伊曼结构为代表的传统单核单总线体系结构将 逐渐退居二线，多核技术为高端集成电路设计技术带来了一个前所未有的广阔发展空 间。 学术界则早在2 0 0 0 年就开始了多核s o c ( m u l t i - p r o c e s s o rs y s t e mo nc h i p ，m p s o c ) 以及n o c ( n e t w o r ko nc h i p ) 的研究，如瑞典争家技术学院的n o c a r c 项目，s t a n f o r d 大学的n e t c h i p 项目，以及m a n c h e s t e r 大学的m a r b l e 项目等乜1 。以m p s o c n o c 为代表 的多核技术正受到越来越多的学者的关注口1 。同样，在产业界以i n t e l 、i b m 、a m d 、s u n 为代表的国际顶级芯片公司都已经将目光瞄准了多核技术，在市场上发布了多核处理 器。这罩面既有同构多核处理器，也有异构多核处理器。 从嵌入式领域的技术发展趋势来看，传统的单核处理器越来越不能满足呈几何级数 增长的计算规模的需求，特别是在多媒体和通信领域。以往的解决办法是不断提高单核 处理器的性能，以满足应用的需要。但随之而来的深度流水和高速缓存技术明显加长了 指令的长度以及片上资源的占用。随着多核技术的出现，使通过提高片上系统架构的并 行性束提升嵌入式处理器的计算能力成为了可能。这不仅节约了片上资源、避免了超长 指令的架构，还为嵌入式处理器性能的提升丌拓了广阔的空间。因此，应用多核技术增 强片上系统架构的并行性成为了嵌入式领域的技术焦点。 目前多核处理器的发展还处于起步阶段，有很多问题还亟待解决。其中，一个主要 的方面就是设计高效的片上通信架构n 1 。这里的通信不仅包括多个片上处理核之间的通 信，也包括处理核对于内存数据的存取。 东北大学硕士学位论文第一章绪论 当前，单核处理器的处理能力已经达到了非常高的水平。为了充分发挥单个芯片上 多个处理核的性能，片上的通信架构必须在反应时间、带宽等方面都能有非常好的表现， 而传统的片外总线和其他通信方式并不能直接适应片上通信的需求，因此多核处理器的 设计者必须针对片上多核的特点重新设计合适的片上通信架构巧1 。 进一步，当面对嵌入式多核这一类多核体系时，片上通信架构的设计又需要新的考 虑。嵌入式多核处理器的特点是面向应用，外设种类复杂，经常是一个处理芯片上集成 有许多不同的外设和接口。这要求片上通信的设计需充分考虑片上各个不同种类外设和 处理器的通信需求与特点，并结合相应应用的特点、内存架构的设置等。面向嵌入式领 域，对于处理器的设计、实现、使用的代价都有更加严格的要求，而且嵌入式多核处理 器大多应用在多媒体处理、信号编解码、数据比对等领域中，要求片上通信能够在有限 的代价下提供更好的片内数据传输性能1 。这一方面表明了片上通信在嵌入式多核处理 器设计中的重要性，也展示了设计一个能充分发挥出处理器中各个处理核心性能的片上 通信架构的艰难。总的来说，嵌入式多核体系的片上通信研究才刚刚起步，面向嵌入式 系统、面向应用的定制也才刚刚出现，很多问题还有待研究。 多核技术是高端集成电路设计领域的一次重新洗牌，是多年一遇的战略机遇。从技 术特征上看，国内外的研究基本上站在同一个起跑线上，这就为我国提供了一次跨越式 发展的契机。 1 2 多核技术难点 如前文所述，目前多核处理器正在成为处理器发展的焦点，而片上通信则是这个焦 点的重心。多核体系中片上通信设计的研究难点主要体现在片上通信架构模型和互联组 织层次两个方面。 1 2 1 片上通信的架构模型设计 在嵌入式应用中，多核体系的各处理器核问的通信效率低、存储层次单一、实现细 节复杂、功能特性受具体设计的限制大；同时外设接口种类繁多，标准不一，这些都成 为了嵌入式多核技术的瓶颈盯1 。如何为各处理核设计一种高效的协作方式就成了首要的 难题。 另一方面，由于片上通信架构的功能不仅包括各处理核之问的数据传输，也包括为 各处理核提供高效的内存数据存取性能。各处理核如何合理的存取内存数据也就成了一 个非常重要的问题。上述这些都要求设计者针对不同的多核架构以及所面向的应用不同 而综合地设计片上通信架构方式。 架构模型的设计还应考虑软件在多核处理器上运行的便捷性的问题。软件在多核处 一2 一 东北大学硕士学位论文第一章绪论 理器上的运行主要包括软件如何在多个核上加载，不同处理核上的软件如何进行内存数 据存储和如何进行相互通信等三个方面呻。软件执行的方便与否决定了多核处理器能否 以最低的代价提供最高的性能。 1 2 2 片上通信的互连组织层次设计 目前，片上通信设计中出现了种类繁多的组织层次。比如在共享存储器的多核体系 中，有用交叉总线来连接各个处理核的局部存储器和共享存储器的，也有用片上网络 ( n e t w o r ko nc h i p ) 来连接的；而在共享总线的多核体系中，总线架构又可以分为普通单 总线、环形总线以及交叉总线和片上网络等等呻1 。这些一方面丰富了片上通信的设计选 择，同时也增加了片上通信设计的自由度和复杂度。 由于嵌入式应用的限制，在嵌入式多核处理器的设计上沿用传统的单总线结构，这 种结构将多个处理器核与外设连接在一条总线上，虽然实现了各处理器对总线资源的共 享，但也限制了处理器核之间的通信效率，降低了执行任务的并行性n 们。如何在片上资 源有限的情况下合理划分互联组织层次，在实现总线资源共享的同时，也保证各处理器 核之间的高效通信，提高嵌入式多核处理器的并行性，成为当前嵌入式多核芯片设计中 亟待解决的问题。 1 3 本文主要工作 针对以上问题，本文对嵌入式多核芯片的系统结构和片上通信进行了相应的研究， 并在此基础上采用i p 复用技术，设计了一套新颖高效的多核片上通信架构模型，提出 了一种适合嵌入式应用的片上多核通信机制。在上述的基础上，本文设计了一款对称式 多核处理器，该处理器采用n i o si i 软核做为处理器核，具有两级互联组织结构，通过 多核通信机制实现了片上各核间的高效通信，并保证了多任务的并行性和对外部事件进 行响应的实时性。 本文设计的片上通信架构模型是由两级总线架构而成，局部总线负责处理器核与局 部存储器之间的数据通信；全局总线实现处理器核对共享模块的数据访问，两层总线之 间通过总线桥连接。这款芯片由四个局部处理器子系统和共享模块( 共享存储器、通信 控制器、资源管理器) 组成，每个处理器子系统具有相同结构，包括处理器核与局部存 储器。处理器核通过访问通信控制器对其他处理器核发起通信请求，本设计采用固定优 先级法设置通信优先级。各处理器核之间以主从方式进行任务调度，也可以采用并行方 式独立运行任务。系统通过资源管理器对共享模块进行管理，从而解决了各处理器核对 共享模块访问的冲突问题。 一3 一 东北大学硕士学位论文 第一章绪论 1 4 本文组织结构 本论文设计了一款基于n i o si i 微处理器核的对称式多核处理器芯片，提出了一种 层次化的片上总线通信架构，整个片上系统在r t l 级实现，通过f p g a 原型验证，并 在此基础上对片上系统的性能做了评估。 本论文分为四个部分： 第一部分为第1 章、第2 章，它包括了当前多核技术的研究现状以及发展趋势，和 多核技术在嵌入式芯片设计上面临的问题，概述了本文的工作，并且介绍了相关的背景 知识。第二部分为第3 章、第4 章，提出了一种基于层次化总线的片上通信架构，设计 了一种适合嵌入式应用的片上多核通信机制，并以此为基础设计了一款多核处理器芯 片，介绍了根据设计的要求选择开发工具。第三部分为第5 章、第6 章，对多核处理器 的设计进行了细化，并且用f p g a 加以实现，给出仿真与测试结果。第四部分为第7 章， 阐述了多核处理器的应用前景，为众核处理器的设计提供了思路，以及本设计有待改进 之处。 一4 一 东北大学硕士学位论文第二章多核处理器关键技术选择 第二章多核处理器关键技术选择 2 1i p 核复用技术 随着集成电路制造技术的快速发展，使i c 设计进入了系统芯片s o c ( s y s t e mo n c h i p ) 的时代n 。s o c 极大地缩小系统体积、提高了系统的性能；基于i p ( i n t e l l e c t u a l p r o p e r t y ) 核复用的设计方法是提高s o c 设计效率的有效途径。采用基于i p 核的设计， 允许在芯片设计过程中复用已经经过验证的高性能的i p 核，从而提高了设计效率，缩 短设计周期。 2 1 1i p 核复用技术的优势 昨天的芯片就是今天的p 核n 羽。所谓口是指知识产权。美国d a t a q u e s t 咨询公司将 半导体产业中的m 定义为用于a s i c ( a p p l i c a t i o ns p e c i f i ci n t e g r a t e dc i r c u i t s ) 、a s s p ( a p p l i c a t i o ns p e c i f i cs t a n d a r dp r o d u c t ) 等器件中的，并且是预先设计好的电路功能模 块n 引。i p 核是指已经设计好的并经过实际验证的具有特定功能的性能优化的一些电路功 能模块。一般包含三层次的含义：首先，i p 核是设计好的功能模块，购买一个i p 核所 得到的只是一些设计数据，而不是实际芯片；其次，为了确保i p 核的性能可靠，要求 i p 核必需经过实际验证，最好是i p 核在设计中已被成功使用：最后，i p 核必需经过性 能优化，只有性能优异的i p 核，才能够吸引购买力。 i p 复用，是指对系统中的某些模块直接使用已有的i p 来实现，不必设计所有模块。 采用i p 核进行系统设计，可以大大缩短产品设计时间，减小设计风险。因此，在本设 计中采用i p 复用技术，将目前市场上设计成熟，性能稳定的处理器核集成到本设计中， 这将极大的简化设计流程，节约大量的设计精力，有利于对整体结构的设计和优化1 。 2 1 2i p 核的分类 i p 核分为软核( s o f t c o r e s ) 、硬核( h a r dc o r e s ) 和固核( f i n nc o r e s ) 三种。软核 为能综合的h d l 描述，硬核为芯片版图，固核为门级h d l 描述n 射。 软核是指以可综合的r t l 级描述提交的核。软核不依赖于最终的实现工艺，因此 具有很大的灵活性。使用者可以非常方便地将其映射到自己所使用的工艺上，可复用性 最高。此外，软核的使用者完全拥有源代码，使用者可以通过修改源代码，并对源代码 进行优化生成自己的软核。但由于软核所提供的是r t l 级描述，而用户将其嵌入到自 己的设计中，必须对从r t l 到版图的转换全过程负责，从而使得设计的复杂性大大增 加；同时核的性能在这种转换过程中也难以得到保证。 一5 一 东北大学硕士学位论文 第二章多核处理器关键技术选择 硬核是指以电路版图形式提交的核。因此，其总是与特定的实现工艺相关，而且核 的形状、大小以及核的端口的位置固定。所以灵活性最小，可复用性最低；但正是由于 硬核具有不可更改性，使得其性能最稳定，可靠性最高。 固核处于软核和硬核之间，一般是以门级网表的形式提交。通常对应于某一特定的 实现工艺，因此，与软核相比，性能更加可靠。此外，固核一般由使用者来完成布局布 线，核的形状、大小以及核的端口的位置不固定，与硬核相比，具有更大的灵活性n 引。 但是，固核也有其自身的弱点，即与实现工艺的相关性以及网表的难读性。与实现工艺 的相关性限制了固核的使用范围；而网表的难读性使得一旦用户在布局布线过程中出现 时序违反时，如何排除它就显得非常困难。 2 1 3i p 核的基本特征 通用性，即具有某一功能的i p 核，可以在不同应用方面使用。口核具有满足子功 能可配置甚至可编程的特点，如最常见的嵌入式c p u 模块具有非常好的通用性。 正确性，即符合要求标准。口核的实现严格遵守一系列的可重用设计开发规范，口 核的验证用例必须具有完备性，功能覆盖率、测试覆盖率都能够达到百分之百，并能够 完全覆盖。i p 核工作的临界条件，提供相应的大流量测试、随机性测试，甚至能够提供 软硬件协同仿真的测试环境等。 可移植性，即i p 核的实现，如行为描述、网表、g d s i i 文件，具有可移植性，其 设计输入可以在不同的开发平台上重现；综合用批处理文件具有可移植性，i p 核的综合 结果可以用不同的综合工具，在不同的综合库条件下正确重现；p 核的验证可以用不 同的仿真器，在不同的仿真库条件下重现。 2 2 处理器核的选取 2 2 1 处理器核的比较 s o c 由于集成了硬核或软核c p u 、d s p 、存储器、外围i o 及可编程逻辑模块，在 设计和应用的灵活性以及成本方面有较大的优势n7 1 。为了实现s o c ，国际上著名的器件 厂商如a l t e r a , x i l i n x 等都在不断努力，开发适于系统集成的新器件和开发工具，这又进 一步促进了s o c 的发展。目前一些常见的处理器核如表2 1 所示。其中软核处理器与传 统的处理器相比具有很多优势，除具有高集成度的特点外，还允许用户对s o c 系统反复 使用，缩短了硬件开发周期。本文对a l t e r a 、x i l i n x 和l a t t i c e 三大公司的软核进行介绍 比较，如表2 1 所示。 一6 一 东北大学硕士学位论文第二章多核处理器关键技术选择 表2 1 目前一些主要的微处理器微控制器i p t l b l e2 1s o m eo ft h em a i nm i c r o p r o c e s s o ra tp r e s e n t 。 考虑嵌入式领域的特点，结合应用中对处理器性能的要求以及片上资源的有限性， 本文选用a l t e r a 公司的n i o si i 处理器核作为设计中的i p 核。n i o si i 嵌入式处理器使用 3 2 位的指令集结构( i s a ) 。它是建立在第一代1 6 位n i o s 处理器的基础上的，定位于广 泛的嵌入式应用。n i o si i 处理器包括了三种内核：快速型( n i o si i f ) 、经济型( n i o si i e ) 和标准型( n i o si i s ) 内核，每种都针对不同的性能范围和成本u 驯。 2 2 2n i o si i 处理器核概述 n i o si i 体系结构是一种灵活的结构，更强调的是指令集，而不是某种特定硬件的实 现。只要支持在n i o si i 处理器参考手册中定义的指令集，都可以称其为n i o si i 架构n9 1 。 所以不同的硬件实现可以针对特定的目标进行优化，比如既选择较小的i p 核或者选择 高性能的i p 核。这使得n i o si i 体系结构可以适应不同应用的需要。n i o si i 的功能单元 构成了n i o si i 指令集的基础。 然而，这并不意味着所有功能单元都要在硬件中实现。一个功能单元可以由硬件实 现，或由软件模拟。不同的实现方案通常需要对n i o si i 某一特性进行以下三个方面权 衡： ( 1 ) 包含多少该特性为了调整系统性能，用户可以增加或者减少指令缓存的容量。较 小的缓存可以节省片上存储器资源，而较大的缓存可以提高大程序的执行速度。 ( 2 ) 是否需要该特性为了降低丌销，用户可以去掉硬件调试模块。这样做可以节省片 上逻辑和存储器资源，但这也使得设计不能使用软件调试器来调试。 ( 3 ) 采用硬件还是软件来实现该特性对于一些面向控制的应用，很少执行复杂的计 一7 一， 东北大学硕士学位论文第二章多核处理器关键技术选择 算，用户可以选择用软件模拟除法指令。去掉硬件除法逻辑可以节省片上资源，但增加 了除法操作的执行时间。 采用可配置的n i o si i 处理器，用户可以不局限于预先制造的处理器，而是根据自 己的需要定制处理器，选择合适的外设、存储器和接口。此外，还可以轻松集成自己专 有的功能，使设计具有独特的竞争优势。因此，n i o si i 设计人员能够更改其设计，加入 多个n i o si ic p u 、定制指令集、硬件加速器，以达到新的性能目标。采用n i o si i 处理 器，可以通过a v a l o n t m 交换架构来调整系统性能，该架构是a l t e r a 的专有互联技术， 支持多种并行数据通道，实现大吞吐量应用。在产品的实现过程中，为了将其尽快推向 市场，增强功能特性以延长使用时间，避免处理器逐渐过时，设计者可以短时间内，将 n i o si i 嵌入式处理器由最初概念设想转为系统实现。由于它是在f p g a 中实现软核处理 器，因此可以方便实现现场硬件和软件升级，使产品符合最新规范、具备最新特性，满 足现在和将来的需要。 2 2 3n i o si i 处理器核总线接口描述 n i o si i 结构采用指令和数据分开的哈佛结构。指令和数据总线是符合a v a l o n 接口 规范的a v a l o n 主端口，数据主端口与存储器和外设连接，而指令主端口只与存储器组 件连接。 2 2 3 1 存储器和外设的访问 n i o si i 结构提供存储器映射的i o 访问。数据存储器和外设均被映射到数据主端口 的地址空间。n i o si i 结构是小端模式。字和半字存储时采用高字节存储在高地址的方式。 n i o si i 结构并没有对存储器和外设的数量、类型等进行约定，其连接取决于系统。典型 的应用中，n i o si i 处理器系统既包含片上高速存储器，又有速度较慢的片外存储器。虽 然片上包含与片外外设的接口，但大部分外设驻留在片上。 2 2 3 2 指令主端口 n i o si i 指令总线是一个3 2 位的a v a l o n 主端口，指令主端口只进行取指操作，不能 进行任何写操作。指令主端口是一个进行流水操作的a v a l o n 主端口，这使具有流水延 迟的同步存储器对系统的影响达到最小，能在整体上提高系统的最高频率。指令主端口 可在上一条被取指令返回之前，发出新的连续的取指令请求。n i o si i 处理器能预取顺序 指令并进行分支预测。指令总线主端口总是读3 2 位数据。指令主端口采用a v a l o n 总线 中的动态总线对齐逻辑，每次取指令返回完整的指令字，而不考虑目标存储器的总线宽 度。结果是，应用程序无须知道存储器的总线宽度。当访问慢速存储器时，n i o si i 结构 支持片上高速缓存来提高平均取指速度。采用紧耦合存储器来保证对片上存储器的低延 时访问。 一8 一 东北大学硕士学位论文第二章多核处理器关键技术选择 2 2 3 3 数据主端口 n i o si i 数据总线是3 2 位的a v a l o n 主端口。数据主端口有以下2 种功能： ( 1 ) 当c p u 执行一个数据加载指令时，从存储器或外设中读耿数据。 ( 2 ) 当c p u 执行一个数据存储指令时，向存储器或外设中写取数据。 主端口中的字节使能信号指示当进行存储操作时，4 字节的哪一字节写到存储器中。 数据主端口不支持流水的a v a l o n 传送，因为在数据返回l j i 预测数据地址或继续指令执 行是无意义的。所有存储器流水延时被数据主端口识别为等待状态。当数据主端口连到 零等待状态存储器时，存取操作可在一个周期内完成。 2 2 3 4 指令和数据共享存储器 指令和数据主端口通常共享一个既包含指令又包含数据的存储器。虽然处理器具有 单独的指令和数据总线，但从系统的外部来看，整个n i o si i 处理器系统就好像共享指 令数据总线一样。数据和指令主端口决不会引起阻塞，即一个口阻塞另一个口。为获得 最高的性能，在指令和数据主端口共享存储器中，数据主端口应被赋予较高的仲裁优先 级。 2 2 4n i o si i 处理器核工作模式 n i o si i 处理器有三种操作模式：管理模式、用户模式和调试模式。 系统代码是由完成系统级功能的子程序( 函数) 组成的，例如o s 或底层硬件驱动 程序。系统程序一般是运行库或o s 内核。系统程序一般运行在管理模式下。应用代码 是由运行在系统码提供的服务之上的子程序( 函数) 组成的。应用代码一般由编写目标 应用程序的程序员来编写。 2 2 4 1 管理模式 在管理模式下，所有被定义的处理器功能均可用，并不受任何限制。一般地，系统 代码运行在管理模式下。然而，没有使用o s 的简单程序也可以在该模式下运行，应用 程序代码可在管理模式下正常地运行。通用寄存器b t ( r 2 5 ) 和b a ( r 3 0 ) 在管理模式下不可 用。b s t a t u s 寄存器在管理模式下也不可用。当处理器运行在管理模式时，u 位是o ，处理 器复位后，立即进入管理模式。 2 2 4 2 用户模式 用户模式提供管理模式的一个受限子集。用户模式为管理多任务的o s 提供更高的 可靠性。系统代码把控制权交给应用代码前，可选择切换到用户模式。 在用户模式下，有些处理器的功能部件是不可访问的，试图访问它们将产生一个异 常。在该模式下控制寄存器不可用。此外，通用寄存器e t 、b t 、e a 和b a 也不可用。应 用代码在用户模式和管理模式下均可正常运行。对不支持用户模式的n i o s l i 处理器，系 一9 一 东北大学硕士学位论文第二章多核处理器关键技术选择 统代码不能以来用户模式，或者不能访问保护受限资源的违规异常。 2 2 4 3 调试模式 软件调试工具使用调试模式来实现一些功能，例如断电和观察点等。系统代码和应 用代码在调试模式下不能运行。只有在执行断点指令或j t a g 调试模块通过硬件强制产 生一个断点后，处理器才经入调试模式。在调试模式下，所有处理器的功能部件均可不 受任何限制的被访问，且u 位为0 。 2 2 4 4 模式之间的切换 用户、管理和调试模块之间的切换如图2 1 所示，执行e r c t ( 异常返回) 指令后，程序 可从管理模式切换到用户模式。c r e t 把e s t s t u s 寄存器( c t l l ) 的内容复制到s t a t u s 寄存 器中( c t l 0 ) ，之后程序跳转到c a 寄存器( r 2 9 ) 所指示的地址处。处理器复位后第一次 进入用户模式时，系统代码必须对e s t a t u s 和c a 寄存器进行正确的设置，然后执行一条 o r e t 指令。当某种异常出现时，