（微电子学与固体电子学专业论文）针对dcs1800双环路频率综合器.pdf

i 4s s s l : 要 频率综合器能够在一定的频率段内产生以固定步长变化的频率，因此被广泛的 应用于各种通信电 路中。在射频接收器的前端，频率综合器用来将接收的射频信号 降低至中频，以便后端进行数字信号处理。针对d c s -1 8 0 0 标准对相位噪声的严格 要求，本论文采用双环路频率综合器。双环路频率综合器包括两个锁相环结构，一 个环路提供固定高频， 另一个环路提供可变低频。 通过对两个环路的环路带宽优化， 实现了良好的相位噪声性能。 在论文中，首先论述了双环路频率综合器实现的可能性，接着针对 d c s -1 8 0 0 标准的要求，进行了系统结构设计和各个模块的划分，给出了各个电路模块的性能 参数要求，这些模块包括两个压控振荡器，两个鉴频鉴相器，两个电荷泵电路， 一 个混频器，一个可变除法器和两个固定除法器。 在双环路频率综合器的设计中， 压 控振荡器的设计关系到整个频率综合器的性能， 论文对l c 压控振荡器和环路振荡器 的设计做了详细的介绍。 接着介绍了其余各个模块的设计。 芯片采用0 . 1 8 微米， 单层多晶六层金属的标准 l . 8 v c m o s 数字工艺， 在最高工 作频率下，电路的功耗为8 2 m we 关键词:双环路频率综合器 锁相环 压控振荡器 混频器 可变除法器 鉴频鉴相器 电荷泵 d c s 一1 8 0 0 标准 中图分类号:t n 4 5 t n 4 6 ab s t r a c t f re q u e n c y s y n t h e s i z e r c a n g e n e r a t e a w i d e r a n g e o f f r e q u e n c i e s f r o m a s i n g l e s t a b l e r e f e r e n c e f r e q u e n c y , a n d i t h a s w i d e u s e i n c o mm u n i c a t i o n . i n r f f r o n t - e n d , f r e q u e n c y s y n t h e s i z e r i s u s e d t o l o w e r t h e r e c e i v e d r .f s i g n a l t o i f . b e c a u s e o f t h e t i g h t r e q u i r e me n t o f p h a s e n o i s e i n d c s - 1 8 0 0 , t h e d u a l l o o p f req u e n c y s y n t h e s i z e r i s u s e d i n t h i s a r t i c l e . t h e d u a l l o o p f r e q u e n c y s y n t h e s i z e r i s c o m p o s e d o f t w o p l l s , o n e w o r k s a t a f i x e d h i g h e r f r e q u e n c y , t h e o t h e r w o r k s a t a v a r i a b l e l o w e r f r e q u e n c y . b y o p t i m i z e t h e t o 叩 b a n d w i d t h时b o t h p l l s , a g o o d p h a s e n o i s e p e r f o r m a n c e i s a c h ie v e d . i n t h i s a r ti c l e , t h e p o s s i b i l i t y o f r e a l i z i n g t h e d u a l l o o p f r e q u e n c y s y n t h e s i z e r i s d e s c r ib e d f i r s t . t h e n s y s t e m d e s i g n f o r d c s - 1 8 0 0 i s p r e s e n t e d , a n d t h e p e r f o r m a n c e p a r a m e t e r s o f e a c h c i r c u i t i s d e t e r m i n e d . b e c a u s e t h e p e r f o r ma n c e o f v c o i s c r i t i c a l f o r t h e w h o l e f r e q u e n c y s y n t h e s i z e r ， t h e d e s i g n o f t w o v c o s i s e x p l a i n e d i n d e t a i l . t h e n o t h e r m o d u l e s w h i c h i n c l u d e t w o p f d s , t w o c h a r g e - p u m p c i r c u i t s , a mi x e r , .v a r i a b l e d i v i d e r a n d t wo f i x e d d i v i d e r i s d e s c r i b e d . t h i s f u l l y i n t e g r a t e d d u a l l o o p f r e q u e n c y s y n t h e s i z e r i s f a b r i c a t e d b y 0 . 1 8 m i c r o n 1 p 6 m( 1 p o l y 6 m e t a l) 1 . 8 v s t a n d a r d d i g i t a l c mo s t e c h n o l o g y . i t h a s p o w e r d i s s i p a ti o n o f 8 2 rn w a t t h e h i g h e s t w o r k i n g f r e q u e n c y . k e y w o r d : d u a l l o o p f r e q u e n c y s y n th e s iz e r , p l l , v c 众m i x e r , v a ri a b l e d i v i d e r , p f d , c h a r g e - p u m p , dc s - 1 8 0 0 第一章 引言 李 in 一 一 崔 爹已f - v 7 f j - j皿 a 目 前，各种新型无线通讯设备 层出不穷，价格也不断降低。 这些促使无线个人 通信市场迅速扩大。无线通信产品 主要包括传呼机， 无线电话， 蜂窝电话，全球定 位系统和无线局域网。无线通信市 场的发展，又推动了低成本， 低功耗和高性能的 无线收发器的研究和开发。无线收发器研究最终目的是用尽可能少的外部元件，以 单一的工艺将整个收发器集成在一块芯片上。 现代无线通信使用的频率范围一般是 9 0 0 m h z - 2 . 5 g h z 。 对于如此高的频率， 通信系统通常由分立元件和几块芯片组合而成。这些限制了通信系统的尺寸，重量 和功耗，而且由于不同的芯片可能采用不同工艺实现，更是增加了成本。随着微电 子技术尤其是现代c mo s工艺技术的 迅速发展，晶体管尺寸已进入 ( 深) 亚微米水 平， c mo s 器件的截止频率达到几个g h z 。 芯片的集成度和系统工作频率的极大提 高， 使得c mo s工艺成为当今最有吸引力的 通信解决方案。 使用 c mo s数字工艺 将射频部分，中频部分和基带部分集成在单片芯片上成为当今研究的热点。 在许多通信应用中，都需要产生一组在一定范围内变化的频率。比如，在普通 的调频收音机中，需要产生 1 0 1 个不同的频率。如果用一系列晶体振荡器来产生所 需频率，既不现实也不实用。频率综合器可以 代替很多晶体振荡器产生所需频率， 而且具有体积小功耗小的优点。频率综合器还广泛应用于各种频谱分析和调制分析 中。 频率综合器是一个很好的研究课题，因 为它覆盖了很多学科的知识。包括通信 理论，控制理论，信号分析，噪声分析，电 路设计以及非线性电路分析。 本文主要是针对d c s -1 8 0 0 通信标准， 提出了 应用于收发器射频前端部分的频 率综合器。本文的频率综合器采用双环路结构，其中一个锁相环产生固定偏置，另 一个锁相环工作在较低频率，频率可以通过控制端调节。采用双环路结构，两个锁 相环的环路带宽可以 分别得到优化，具有较好的相位噪声抑制性能。它的输出 频率 能够以信道带宽 ( 2 0 0 k h z )为步长变化，并且覆盖了 1 7 1 0 mh z -1 7 8 5 mh z ，也就 是将从天线接收到的射频信号转换至中频，以 便进行基带信号处理。相位噪声达到 d c s -1 8 0 0 标准的要求，即在偏置为6 0 0 k h z 时小于一 1 1 9 d b c / h z ， 且不同信道间的 转换时间也符合d c s 一1 8 0 0 标准的要求， 小于8 7 0 u s o 本文各章内容安排如下:第二章对频率综合器做综述性介绍。主要分析颇率综 针对d c s -1 8 0 0双环路频率综合器 第 3 页共 6 4 页 第一章 引言 合器在射频前端电路中的功能和地位以 及频率综合器的各种实 现方式， 并且说明双 环路频率综合器实现的可能性。 第三章讲述双环路频率综合器的具体实现方法。首 先对双环路频率综合器进行理论上的分析. 然后针对d c s 一1 8 0 0 标准， 具体讲述模 块的划分情况， 以及各个模块的性能参数指标。 第四章介绍压控振荡器的实现方式。 针对双环路频率综合器对于两个环路的不同要求，分别采用 l c谐振压控振荡器和 环形压控振荡器来实现。在对压控振荡器进行理论分析的基础上，具体阐述其电路 实现方式。其中，重点介绍压控振荡器中的相位噪声分析。第五章介绍其他模块的 设 计， 包括 混频 器， 可 控除法 器， 固 定除 法器， 鉴 频鉴 相器 和电 荷 泵电 路等。 第六 章说明各个模块的仿真方法和仿真结果以及整体仿真方案和仿真结果。并且说明电 路的版图设计。第七章是结论。 针对d c s -1 8 0 0 双环路颇率综合露 第 4页 共64 页 第 二章 频 率 综合 器综述 第二章 频率综合器综述 本章首先阐述频率综合器在收发器中的地位和作用，然后介绍频率综合器的 分 类， 对频率综合器的各项参数进行说明， 并且指明双环路频率综合器在针对d c s - 1 8 0 0 标准系统设计中的优势和实现的可能性。 最后介绍频率综合器的核心结构锁相 环的基本原理。 2 .1频率综合器在收发器中的地位和作用 在收发器中，不同信道需要不同频率的信号。由于成本以及体积的要求， 这些 频率全部通过晶体振荡器来产生是不现实的。 频率综合器能够解决这个问题。频率 综合器的作用就是以一到两个晶体振荡器作为参考频率，产生一系列符合精度并以 一定步长变化的频率。 图 ( 2 -1 )典型蜂窝式移动收发器的射频前端电路 图 ( 2 -1 )为一个典型的蜂窝式移动收发器的射频前端部分。频率转换是通过 射 频 ( r a d i o f r e q u e n c y ) 频 率 综合器 和中 频( i n t e n n e d i a t e f r e q u e n c y ) 频 率综 合 器 共 同完成的。在接收通路，天线接收到的r f信号经过低噪声放大器放大后，通过滤 波器滤波，然后和 r f频率综合器的输出信号通过混频器将其频率降下来，再通过 针对d c s -1 8 0 0双环路频率综合器第5 页 共 6 4 页 第 二 章 颐 率综 合器 综述 取出不同频率的波形信息，然后通过d a c形成相应的波形， l p f用于滤掉杂波. 因为通过数字电路控制，直接数字频率综合器的主要优点是频率转换速度快，而 且 频率变化步长可以 得到很好的控制， 甚至可以获得小于 1 h z 的频率变化步长， 通常 应用在对频率变化精度要求非常高的系统中。由 于没有片外器件，直接数字频率综 合器容易集成。直接频率综合器的频率受到 d a c速度和精度的限制，输出频率和 精度不可能 达到很高， 而且由 于采用取样点的方法产生余弦波形， 输出会产生边带。 对于蜂窝式移动通信应用， 边带一般要求低于一5 6 d b c ， 那么d a c的精度需要达到 9 - b i t ， 在现有工艺水平下，在g h z 范围内实现9 - b i t 的d a c很难。 而且由于频率比 较高，使整个频率综合器的功耗很大。 频率 输出 控制 信 参考 频率 图 c 2 -3 ) 直接数字频率综合器 2 . 2 . 2 直接模拟频率综合器 直接模拟频率综合器就是通过开关，分频，混频和滤波等方式将参考频率转变 成所需的输出频率。 直接模拟频率综合器产生的频率噪声性能比 较好，而且基本没 有边带， 缺点是电路比较复杂。开关方式是最常见的直接模拟频率综合器方式。它 是采用开关电路对一系列晶体振荡器进行选择。这种方式最大的优点就是频率的精 确度和稳定性非常好， 缺点是硬件消耗太大， 不易集成。而且因为晶振的最高输出 频率一般在 2 0 0 mh z ,输出频率范围受到限制。实现这种方式的频率综合器基本上 是不现实的。分频方式是通过高速数字 计数器对参考频率进行分频。它的主要缺点 是只 能 产生 低于 晶 振的 频率 。 但是 对于 低 于1 0 0 m h z 的 应 用， 分频 方式 还是 有 很 大 优势的。 混频方式是将两个参考频率通过混频器产生所需频率，输出为两个参考频 针对o c s 一1 8 0 0双环路顽率综合器 第7 页 共 6 4页 第二 章 频率综 合器综 述 率的和值与差值， 这样得到的频率噪声 低， 稳定性比较好。 但是通过混颁器会产生 很多不需要的边带。通过滤波器可以 除去边带， 但是这样增加了芯片的造价。总体 说来， 对干g h a 范围内的应用，直接模拟频率综合器都不适合。 2 .2 .3 间接模拟频率综合器 间 接 模 拟频 率综 合器 都是 通过 锁柑 环c p h a s e l o c k o d l o o p ) 来实 现的。 它 利 用 锁相环在锁定状态下，输出频率和参考频率严格成比例的特性。其输出频率为 f 二 九 十 k f , a ， 一几是 最 低 输出 频率， j , 是 频 率 变化步长，k 为 信 道 数 k 是 通过 数字控制端控制。 间接模拟频率综合器大致分为三种， 即: 整数n结构频率综合器。 分数n结构颂率综合器和双环结构频率综合器. 2 .2 . 3 . 1 整数n频率综合器 图( 2 - - 4 ) 为 整 数n 频 率 综 合 器 的 结 构 图 ， 其 输 出 频 率 为 儿 。 二 刃 与 ， 其 中n 变 化 范 围 为 n到n， 按 照 上 文几 ， 二 f , + 呱， 那 么 推 导 出 九 ， 二 从寿十 编 ， 其 中 n n l + k , k 为 信 道 数， 由 此 可以 看 出 ， 在 整 数n频 率 综 合 器 中 参 考 频 率 必 须和信道宽 度相同。 f o u t - n f r e f 图 ( 2 - - 4 ) 整数n频率综合器 针 对o c s - 1 8 0 0 双环 路频 率综合 器 舞 s9 共 “ 贡 第二草 频率 综合器综述 整数n频率综合器结构简单， 易于实现和集成， 因而得到了广泛的应用。 但是 由 于整数n频率综合器的参考频率必须和信道宽度相同，对于r f 收发器来说， 它 的应用受到很大限制。为了 抑制相位噪声，锁相环的环路带宽一般取参考频率的十 分之一左右。由于参考频率必须和信道宽度相同，导致环路带宽相应非常小，那么 频 率 综 合 器的 频率 转 换时间 甚 至达到1 个 毫 秒。 一 般c m o s 工 艺 的 压控振 荡器ii f 噪声很大， 整数n频率综合器的环路带宽比 较小， 因 此对于压控振荡器的相位噪声 抑制很差， 这对整个系统的噪声影响很大。而 且由 于参考频率是固定的，输出频率 由 通信标准确定， 那么算下来除法器的除数会很大，一方面增加了可控除法器的设 计难度， 另一方面增大了芯片面积， 对于实现单片集成的频率综合器来说非常不利。 2 . 2 . 3 .2 分数n频率综合器 在整数n频率综合器结构中， 参考频率必须等于信道宽度， 这就限制了 锁相环 的 环路带宽的 选取， 而且使得输出频率必须是参考频率的整数倍。 分数n频率综合 器，如图 ( 2 -5 ) ，则解决了这个问题。 图 ( 2 -5 )分数n频率综合器 在分数n频率综合器中， 输出 频率的变化步长可以 是参考频率的一部分， 也就 是说参考频率可以 远大于信道宽度。分数频率综合器是通过周期性的移掉输入信号 中 的 部 分 脉 冲 实 现 的 。 对 于 输 入 频 率 为 f 的 信 号 来 说 ， 每 隔 t y 秒 便 被 移 除 一 个 脉 冲 1 得 到 的 输 出 波 形 为 每 t v 秒 有 ( f t - 1 ) 个 脉 冲 ， 其 频 率 为 f - y t , 。 通 过 这 种 方 式 可 ti 对d c s -1 8 0 0 双环路颇率综合器 第 9页 共 6 4页 第二章 频率综合器综述 以以很小的步长调节输出频率， 但是得到的输出 信号并非严格意义上的周期信号， 是取一个平均效果。具体的电 路是 通过一个可控数字除法器实现的。当压控振荡器 输出p 个脉冲时， 可控数字除法器对其除以a ， 对于压控振荡器接下来的q 个脉冲， 可控数字除 法器除以n + l , 那么平 均除 数为( p + q ) / ( p / n + q / ( n + 1 ) ) 。 平均除 数通过 p 和q 是可 调 节的。 平均 除数 可以 表 示为n . f ， 其中n代 表 除数的 整数部 分， f 代 表除数的分数部分。由于除数为分数，参考频率可以取比 信道宽 度大很多， 环路带 宽则可以达到几个m h z ， 使得分数频率综合器的频率转换速度非常快， 而且对于压 控振 荡器v c o ( v o l t a g e c o n t r o l l e d o s c i l l a t o r ) 的噪声抑制很好。 分数频率综合 器也 有自 身的局限。因为是通过平均效果获得分数除数，输出信号中产生了很多边带。 如 果 输 出 频 率 为 n + a ) f f ， “ 为 分 数 部 分 ， 则 低 通 滤 波 器 会 周 期 性 的 在 11 - f f 处 产 生 无 用 波 ， 这 些 杂 波 会 调 制 压 控 振 荡 器 ， 在 距 中 心 频 率 6 9 1 f ， 2 , f 1 等 处 产 生 边 带 。 这些边带通常只比中心频率波形低2 0 到3 0 d b 。对干对相位噪声要求严格的通信系 统来说，分数频率综合器的设计就面临很多问题。 2 . 2 . 3 . 3 双环路频率综合器 双环路频率综合器的 基本思想是通过一个可变的低频加上一个固 定高频得到输 出频率。 如图 ( 2 - 6 ) 所示。双环路频率综合器由 两个锁相环构成， p l l i产生固 定 的 高 频 关 ， p l l 2 产 生 以 信 道 宽 度 为 步 长 变 化 的 频 率m f f 2 。 因 为 由 两 个 锁 相 环 构 成 ， 通 过 系 统 优 化 可 以 选 定 合 适 的 参 考 频 率 场. 优 化 环 路 带 宽 通 过 优 化， f f . 可 以 达到几十mh z 。两个环路的输出 频率 通过一 个混频器 混频输出。 双 环 路 频 率 综 合 器 的 优 点 主 要 有 以 下 几 个 方 面 。 首 先 ， 因 为 f ,k : 可 以 远 大 于 信 道带宽， p l l i 的环路带宽可以 很大， p l l i 环内的压控振荡器的相位噪声可以得到 很好的 抑制。 其次， p l l 2 的工作频率相对较低， p l l 2 环内的 压控振荡器的相位噪 声也 相应较低。总的来说，通过对两个环路进行优化 双环路频率综合器可以获得 很好的相位噪声性能。 针对d c s -1 8 阅双环路频率综合器 第 1 4页 共 “ 页 第二章 频率综合器综述 # refl f o u t = f c + m f r e f 2 图 ( 2 -6 ) 双环路频率综合器 双环路频率综合器的缺点主要是因为两个环路的输出频率通过混频器混频，输 出频率会产生很多边带， 对频率综合器的性能造成很大影响。如果把混频器放在锁 相环内，则可以解决这个问题。混频器产生的边带通过低通滤波器时，大部分被滤 掉，那么整个双环路频率综合器的输出边带会大大减少。 2 . 3锁相环的基本理论 根据上文介绍的不同 类别的频率综合器， 直接数字综合器的问题是芯片面积大， 功耗高，由于对数模转换器的要求较高，限制了频率综合器的性能。而且为了满足 n y q u i s t 原 理， 系统 时 钟要 求高 于 两倍的 输出 频 率。 直接 模拟 综合 器因 为 采用 一些 功 能模块如乘法器，除法器来产生所需频率， 成本昂贵，而且频率不可能很高，目 前 基本上不采用。综合以 上比较得出， 对于在射频前端收发器中的应用，只有间接模 拟频率综合器比较合适。间接模拟频率综合器都是基于锁相环构成的，下面讲主要 介绍锁相环电 路的原理。 基本的锁相环 ( p h a s e l o c k e d l o o p ) 结构如图 ( 2 -7 ) 所示，由鉴相器 ( p h a s e d e t e c t o r ) , 滤 波 器 ( f i l t e r ) 和压 控振 荡 器( v o l t a g e c o n tr o l l e d o s c i l l a t o r ) 构 成。 p l l 是一个负反馈系统，通过负反馈将输出频率锁定。在锁定状态下，环内所有信号都 处于 稳定状态，其工作过程如下:鉴相器通过比较参考频率和反馈的输出频率产生 一 个与 其 相位 差成 正比 的 信号呱， 然后 通 过滤 波 器， 将 鉴相 器输 出 信号中 的高 频 部 针对d c s -1 8 0 0 双环路频率综合器 第 1 1页 共 6 4页 第二章频率综合器k f 迷 分 滤 掉， 剩下 直 流信号 用 于控 制压 控 振荡 器。 如 果 输出 频率 大于 参 考频 率， 则v .。 下 降 ， 压 控振 荡 器的 输出 频率 随 着降 低。 如果 输出 频 率小 于 参考 频率 ， 则v ， 上 升， 压 控振荡器的输出频率随之升高。当p l l 被锁定时， 输出频率等于参考频率，两者间 的相 位差保持恒定。滤波器除了对信号有滤波作用以 外，还在环内引入零点和极点 稳定环路。 图 ( 2 -7 )基本锁相环 一般来说，锁相环中的压控振荡器可以看作线性时变系统， 输入信号是控制电 压 蠕。 ， 输 出 信 号 为 相 位 裕 量 0 - , ， 0 . , ( t) = 硫凡 d t ， 瓜。 为 压 控 振 荡 器 的 增 益 ， 所以 压控振荡器的传输方程为: 砍， 、 k , - 一t s = 一 v - , s ( 2 - 1 ) 理想鉴相器的输出为直流信号，大小与两个输入信号之间的相位差成正比， 等 于 ; k 二 ， 二 k p d a y 其 中， k p 。 为 鉴相 器的 增 益。 图 ( 2 -8 )为锁相环的线性模型。整个锁相环的开环增益为: h o (s ) 一 k p o g l ff (s ) - 一 、 f o lpfkt 为 阻 尼 因 子 ! 、 为 系 统 的 本 征 频 率 。 阻 尼 因 子 表征了 系 统的 稳 定性， 当杏 大于 零 时， 极 点 在5 平 面的 左半 平面 上， 系 统稳 定。一般来说，为了取得比较平稳的频率响应，- - - n f 2 百月 k i 且刀 - 二 ， z o 仔 赐 九 g i (s ) 凡 论 = 0 - 0 - 图( 2 - 8 ) 锁 相 环的 线性 模型 第-1 3频- r 合器综述 锁 相环 的环 路带 宽瓜 定义 为 :l h ( s ) 卜 1 时 环 路的 振荡 频率。 从以 上的 分析 可 以 知 道， 对 于两 阶 锁相 环系 统来 说， 它的 性 能主 要 取决 于w n 和 阻 尼因 子省 决 定 锁 相 环的 稳 定性 和速 度， 本征 频率0) n 决 定系 统 的带 宽。 频率综合器的环路带宽是t r 重要的一个参数， 它的选择影响整个频率综合器的 性能，包括转换时间，相位噪声等。在锁相环中， 不同的噪声源通过不同的传输方 程输出，不同的环路带宽对于各种噪声的 抑制不同。锁相环中的噪声源主要来自参 考频率，滤波器以及压控振荡器，它们的噪声传输方程分别为: 度 月i s ) 二 一二 h ,. n 一 g ( s ) 1 +g ( s ) ( 之 一8 ) h z(s，一 _b01, 二 r ,q 1s 1+ g (s) r ,(s)一 _19, - 1byco 1+ g (s) ( 2 -9 ) ( 2 一 1 0) 由以上 传输方程可知压控振荡器的噪声具有高通特性，如果环路带宽取得比较 大，可以 很好的抑制压控振荡器的噪声。但是来自 参考频率以 及滤波器的噪声则具 低通特性， 环路带宽越小对于来自 参考频率和滤波器的噪声的抑制能力越好，由此 可以看出， 锁相环对于不同噪声的抑制存在矛盾。 环路带宽受到各种参数的影响， 包括鉴相器，滤波器和压控振荡器的参数选择，因此需要进行优化。 在蜂 窝 式移动 通 信系 统中， 为了 阻 止s p u ri o u s t o n e 被引 入 输出 频谱， 环 路带 宽 通常取得比 较小，但是这样带来一些问 题:一是频率综合器的建立时间比 较长， 二 是整个频率综合器的噪声主要来源于压控振荡器的相位噪声。 目 前片上无源器件 比 如 片上电 感) 的q 值 一般 都不 高， 使 得 压 控振 荡 器的 相位 噪声 比 较大。 由 于 缺乏q 值性能比较好的片上无源器件，环路带宽 通常选择比较大，一是可以使得建立时间 比 较快 ， 而 是可以 大 大降 低压 控振 荡器 的 相 位噪 声口 通常 来 说， 环 路带宽f l u 应 该 小于 1 0 倍的参考频率。 针对d c s -1 8 0 0 双 环路频率 综合 器 第1 4 页 共6 4 页 第三章 双环路频率综合器系统设训 信号，然后信号在# 4 被发射出去，#6 和#7 之间一个时间段用干系统监控。 最长 的转换时间是从发射时间段 ( # 4 )到系统监控时间段 ( 井6和#7之间) ， 相当于 l 5 个时间段，即8 7 0 u s 。 对于d c s -1 8 0 0 标准， 频率变化步长为 i o o mh z , 频率精 度为1 o o h z e 综上所述，针对d c s -1 8 0 0 标准的频率综合器的性能要求如表 ( 3 -1 )所示。 参数 性能 要求 相位噪声 - 1 1 9 d b c i h z ( 6 0 0 k l i z ) s p u n o u s t o n e- 8 3 d bc / hz 转换时间 8 7 0 u s 表 ( 3 一i )双环路频率综合器的性能指标 3 .2针对d c s 一1 8 0 0 标准频率综合器的 系统 设计 双环路频率综合器的系统结构如图 ( 3 -4 )所示，电路包括两个压控振荡器， 两个滤波器，两个鉴频鉴相器，两个电荷泵，一个混频器和三个除法器。双环路频 率综合器由两个串 连的锁相环组成，分别为低频环路和高频环路。两个环路通过一 个混频器连接，混频器放在高频环路内，通过环内 滤波降低混频器引 入的噪声。 在 两个环路之间加入一个固定除法器n 2 用来抑制低频环路产生的噪声。信道的选择 通过低频环路中的可控除法器n 1 来控制。 当两个锁相环都处在锁定状态时， 整个双环路频率综合器的输出 为: 二 ， 一 n a.f , z + n t ( nn )f , f i = 17 12。 一 ，7 85 h 1h z ( 3 一1 2) 其 中 。 f r ， f ef 2 分 别 为 低 频 环 路 和 高 频 环 路 的 参 考 频 率 。 n z , 从为 固 定 除 法 器 。 根 据 f r 0 几 十 4 eh ， 可 以 得 到 : f . 二 n 3 瓜 : 二 8 * 2 0 0 m h z 二 1 6 0 0 m h z n , 为 可控除 法 器， ( 3 一1 3) 针 对d c s -1 8 0 0 5 tfi4 a率 1 31r ag 第 1 4页 共6 4页 第三章 双环路频率综合器系统设计 4 n= ( n ,)f f,二 f fi一 (n ,)n , “ 一 0 200k h z 一 800k h z ( 3一1 4) 由 上 面 推 理 可 知， 固 定 偏 置 频 率 从 场z 定 为1 6 0 0 m h z e 通 过 这 样 选 择 ， 固 定 除 法 器 n 2 和n 3 均 为2 的 整数 倍， 使n 2 和n 3 的 实现非 常 容易。 低 频环路 的 参考 频率 为 8 0 0 k h z ， 高频环路的参考频率为2 0 0 mh z ，信道带宽为2 0 0 k h z 。 低频环路的参考 频率提高到信道带宽的 4倍，大大的改善了高 频环路的环路带宽。可控除法器 n l 的除数范围为5 5 0 到9 2 5 ，固定除法器n 2 , n 3 的除数分别为3 2 和9 . 通过采用双环结构， 两个锁相环的环路带宽都增大了， 降低了转换时间。同时， 可控除法器的除数大大降低， 简化了除法器的设计复杂度。 f o u t = 1 7 1 0 m h z 一1 7 8 5 m h n e i e l e c t i o n 图 ( 3 - 4 )双环路频率综合器的系统划分 针对d c s -1 8 0 0 双环路频率综吾套 容 第 2 0页 共 6 4页 第三章 双环路频率综合器系统设计 采用双环结构还需要考虑不少问题。低频环路的参考频率从 2 0 0 k h z升至 8 0 0 k h z ， 同时使得压控振荡器的频率调节范围也增大了。因为调节范围的增大， 只 能用环形压控振荡器实现， 对于工作在 g h z ，并且有较大的频率调节范围的环形压 控振荡器来说，实 现还是有一定的挑战性的。由于双环结构包括两个锁相环 额外 的增大了芯片面积，而且带来额外的噪声。但是 n 2 可以 抑制低频环路的噪声， 所 以降低了低频环路的设计难度。整个双环路频率综合器的 噪声主要考虑高频环路。 转换时间也受到双环路结构的影响。 双环路结构的转换时间大于单环路的转换时间， 但是d c s -1 8 0 0 标准中要求的转换时间为8 7 0 u s ,因此， 只要保证两个环路的环路 带宽大于 6 k h z ，就可以满足转换时间的要求。由 于使用了 混频器，双环路频率综 合器也有可能在镜像输出频率处锁定。在高频环路中，振荡器是 l c压控振荡器， 它并不在镜像频率处工作，因此， 混频器的 设计要求也大大降低。 图 ( 3 - 4 )中的双环路频率综合器包括两个鉴频鉴相器，两个压控振荡器，两 个固定除法器， 一个可控除法器和一个混频器。 v c 0 1 的频率调节范围为 1 7 1 0 m h z 一1 7 8 5 mh z ，用 l c压控振荡器实现，而 v c 0 2的频率调节范围为 4 4 0 mh z - 7 4 0 m h z , l c压控振荡器的调节范围达不到这样大，因此用环形压控振荡器实现。 两个环路的鉴频鉴相器结构可以公用，因此降低了设计复杂性。混频器因为放在其 中一个锁相环内，通过锁相环自 调节可以降低其噪声，因此混频器的设计难度也得 到降 低。可控除法器的除数范围为 5 5 0 -9 2 5 ，两个固定除法器 n 2 , n 3分别为3 2 和8 。下面将具体介绍各个电路模块的实现。 针 对d c s -1 8 0 0 双 环路 频率综 落 孚 葱 孚 第 2 1页 共 6 4页 第四章 压控振荡器的设计 第四章 压控振荡器的设计 本章首先介绍压控振荡器的分类， 然后分别讨论双环路频率综合器中两个压控 振荡器的具体实现方式. 压控振荡器 ( v c o )的种类大致可以分为两种:一种是可调谐压控振荡器， 一 种是不可调谐压控振荡器。不可调谐 v c o的主要代表有环形压控振荡器。环形压 控振荡器由 若干个反相器串联组成，最尾端反相器比开始端反相器相位相差1 8 0 0 , 因 此形成振荡回路。可调谐 v c o的模型都可以看作由增益放大级和带宽滤波器组 成的反馈回路。由 于在反馈回路中的带通特性，可调谐 v c o的相位噪声性能优于 不可调谐v c o 。 在可调谐v c o中， 可调部分通常由 无源器件构成。 比如电容电感， 晶 体振 荡 器等。 其 中一 些 分立 元 件的q值很 高， 比 如晶 体 振荡 器的q值可以 达 到 1 0 0 , 0 0 0 ,但是不能够片上集成。只有电容电感才适合片上集成， 但是片上有源器 件 的q 值通 常不 高。 因 此， 如何 获 得q 值很高 的 片 上电 感是当 前 研究 的热 点. 4 . 1 l c压控振荡器 v c o 1 是 整个频 率 综合 器中 最重 要 的 模 块之 一。 因为 它工 作 在整 个环 路的 最 高 频 率 处， 而且v c 0 1 的 相 位噪声 性 能 要求 比 较 严格， 直接 影响 到 整个 频率 综合 器的 性能。v c 0 1 的设计要求如下: 1 ) 频率调节范围应该援盖 1 7 1 0 m h z -1 7 8 5 m h z j 2 ) 相位噪声在偏置为6 0 0 k h z 时应该小于一 1 1 9 d b c / h z ; 3 ) 为了能够驱动除法器n 3 ,输出幅度应该大于0 . 5 v . 从以上设计要求可以看出， v c o 1 的频率调节范围只有7 5 mh z ，相位噪声要求 则比 较严格，而 l c压控振荡器的相位噪声性能优于环形压控振荡器，因 此，选用 l c压控振荡器来实现v c oi 覆盖了4 4 0 mh z -7 4 0 mh z 的系统要求。 1仁巴臼。叮竺。乡 t i ne 间口 j;ei 图 ( 4 -1 5 ) 环形压控振荡器的输出波形图 针对d c s -1 8 0 0 双环路频率综合器 第 3 5页 共 6 4页 第五章 其他电路模块的设计 第五章 其他电路模块的设计 除了 前一 章 介绍 的 压控 振荡 器以 外， 双 环 路频 率 综合 器还 包 括以 下 模 块: 可 控 除法器n 1 ,固定除法器 n 2和n 3 ,混频器，鉴频鉴相器和电 荷泵电路。因为双环 路频率综合器存在两个环路，很多电路在两个环路中 都有，因此可以 采用相同的电 路结构。 通过电路结构复用，降低了双环路频率综合器的设计复杂度。比 如，鉴频 鉴相器在两个环路中都有，因此可以复用;可控除法器 n 1 和固定除法器 n 2 , n 3 有很多共同的模块，可以采用相同的电路结构。在本章中，将具体介绍各个电路模 块的设计。 5 . 1可控除法器 n 1 根据前文的系统设计方案，可控除法器位于低频环路中，主要用来选择信道。 其除数范围在5 5 0 到9 2 5 之间。它的主要设计要求包括: 1 )最高工作频率应该达到8 0 0 m h z ; 2 )除数覆盖范围为5 5 0 -9 2 5 . 可控除法器的设计框图如图 ( 5 -1 )所示。它包括三个部分:一个 ( n i n + i ) 双控 频 率除 法 器 ( p r e s c a l e r ) ， 一 个脉 冲计 数 器 ( p ) ， 和一 个s w a l l o w 计数 器 ( s ) , 它的工作原理如下: 当可控除法器处于初始状态时， mo d e 为逻辑 1 ， 双控频率除法 器对于输入脉冲除以n + l ， 计数器p和s 同时对双控除法器的输出进行计数， 当s 计数器数到s 个脉冲时， 相对于整个可控除 法器输入 ( n +l ) * s个脉冲时， mo d e 变为逻辑 0 ，双控频率除法器开始对输入信号除n ，因为p计数器已 经计数了s 个 脉冲，那么将对剩下的 ( p -s )个脉冲继续计数。当相对与整个可控除法器计数了 ( p -s ) * n个脉冲时，计数器 p复 位，并且发出控制信息使计数器 s同时复位， 整个可控除法器得到复位。 整个可控除法器的除数为a = ( n +1 ) * s + ( p 一s ) * n =p n +s 。通过控制端1 和控制端2 改变计数器p 和计数器s 的值，就可以改变整 个可控除法器的除数a ，从而可以进行信道的 选择。 针对d c s -1 8 0 0 a r 环路频率综合藉 第 3 6页 共 6 4页 第五章 其他电路模块的设计 图 ( 5 一1 )可控除法器的 框图 可控除法器的设计首先要确定双控频率除法器n，计数器s 和p 的值。n , s , p的 取值有多种组合，不同的组合对电 路的影响不同。 n, s , p的 取值将直接影响 每个模块的工作频率， 进而影响整个可控除法器的工作速度和功耗。 对n , s , p 合 适的取值，可以提高电路的性能，因此必须对可控除法器设计进行优化。n , s , p 的优化主要遵循以下原则: 1 )为保证可控除法器正常运行， 计数器p 值应该大于计数器5 值; 2 )双控频率除法器因为是可控模块， 功耗比较大， 应该尽量降低n的取值; 3 )工作频率影响到电路速度和功耗，因 此应该尽量降低模块的工作频率。 n , s , p 取值的一些可行性方案如表 ( 5 一1 ) 所示。 从表中可以看出，当n为 2 时， p 的值太大了， 需要9 位计数器，功耗太大。当n为 1 6 时，虽然p和s值都 很小，但是n的取值相对太大。对比n为8 和 1 2 , n为8 更好一些，因为当n为 8 时， n值和 s 值都比n为 1 2 时要小。 nf ps 2 3 7 0 m h z2 7 5 -4 6 2 0 - 1 8 9 2.5 mhz6 8一1 1 5 0 - 7 1 2 6 1 . 6 mhz 4 5 -7 7 0 - 1 1 1 64 6.2 5 mhz3 4-5 7 0 - 1 5 表 ( 5 一1 ) 可控除法器的设计方案 针对d c s -1 8 0 0 双环路频率综合器 第 3 7页 共 6 4页 第五章 其他电路模块的设4 l 5 .1 . 1 8 / 9 双控频率除法器 一厂!11 一1铂 f u u r 8 / 9双控频率除法器的电路图如图 ( 5 - 2 )所示。它主要由两个部分组成，一 个是 2 / 3双控频率除法器，一个是异步两位除法器。2 / 3双控频率除法器由d触发 器d f f i , d f f 2 ，三输入与门和一个或门构成。 d触发器 d f f 3 , d f f 4 构成两位异 步计数器，通过两输入与门控制2 / 3 双控频率除法器，控制其除2或者除 3 。当控 制端m c和mf同时为低电平时， d f f 1 和d f f 2 之间的与门直接导通， 相当于一根 导 线 。 由 d f f l , d f f 2 和 三 输 入 与 门 构 成 的 除 法 器 只 有 三 种 状 态 ， 即 : 9 互= 0 1,工 0 ,1 1 . 因 为 在 状 态 9 瓦= 0 0 时 ， 要 求 在d f f i 扣 ， q l 和d i 同 时 为。 ， 是 不 可 能 的 。 因 此 当mc和m e同时为低电平时， d f f i , d f f 2 , a n d 3 和 o r实现了除3的功能。 当 mc或者mf 为高电平时， d f f i 对后面电路没有影响，d f f 2 相当于一个除2 的除 法 器 。 因 此 ， 根 据2 /3 双 控 频 率 除 法 器 的 实 现 原 理 ， 当m c 为 高 电 平 时 ， 西 3 + 西 。 ( 即 针对d c s -1 8 0 0 双环路频率综合器 第 3 8页 共 6 4 t( 第五章 其他电路模块的设计 mf ) 无论为高电平还是低电 平，都不会影响、 o r 3， d f f 1 和d f f 2 完成除2 功能， 而d f f 3 和d f f 4 构成两 位除 法 器， 因 此整 个 可控 除法 器的 除 数a 二 ( - 2 ) * 4 二 8 。 当 m c 为 低电 平且q 3 + q 4 = 1( 包 括q 3 q 4 = 0 1 , 1 0 , 1 1 ) , d f f i 和d f f 2 完成除2 功 能， 当q 3 + q 4 = 0 ( q i q 4 = 0 0 ) , d f f 1 和d f f 2 完 成除3 功 能， 因 此整 个可 控除 法 器的除数a= ( - 2 ) * 3 + ( - 3 ) = 9 0 t n e 两 口 im e ) ( s )除 8 一士吕.落卜 、一 份 1jes习jeslesj.j.jjes日ld.j.ijlesesj飞esesesleses月 民民曰嘴. 2| 一玉5火活卜 11 1.”!，j1，-. 1 翻1 0 n 1 5 n 2 0 n 2 5 n补 ，岛n 4 0, t