（微电子学与固体电子学专业论文）可单片集成的时钟电路及其应用设计研究.pdf

摘要 时钟电路是数模混合集成电路及数字集成电路的重要模块，广泛应用于s o c 、 m c u 等微系统中，时钟电路的质量好坏直接影响到该系统性能的稳定与否。目 前广泛采用石英晶体振荡器结合锁相环产生时钟信号，石英晶振拥有优越的电压 和温度的特性，能够稳定地工作，但是难以集成到芯片内部，且附加了器件成本， 阻碍了芯片的高度集成化。 文章系统地分析了时钟电路的基本原理，应用m a t l a b v e r i l o g a 对包含参 考时钟源电路和锁相环路的整个时钟电路进行行为级的建模和仿真，通过建模仿 真分析电路的各个参数间的折衷关系。对于参考时钟源，文章采用无需晶振的片 内环形振荡器结构实现了参考时钟源的可集成性，并提出高阶温度补偿方案，使 得参考时钟源的振荡频率在较宽的温度范围内具有低的温漂系数，同时采用线性 稳压器来保证时钟源供电电压的稳定性。对于锁相环路，合理设计了环路滤波器 的电容电阻值以满足单片集成的需要，同时在电荷泵引入电荷分支通路，并合理 布局开关管的位置，有效地降低了电荷共享效应和开关导通关断时产生的电荷 注入效应，从而减小了参考杂散。压控振荡器引入压控电阻结构，较大地增加了 压控振荡器的输出频率范围，并且有效改善了电压一频率输出特性曲线的线性度。 最后本文设计了一种用于电机的驱动电路，并给出了仿真结果。 本文的时钟电路基于0 1 8 1 t mc m o s 工艺设计，仿真结果表明，在- - 4 0 1 2 5 温度范围内，参考时钟源具有4 0 p p m c 的温漂系数，其相对误差为士o 3 3 。 在典型输出频率2 4 0 m h z 时，本文设计的时钟电路锁定时间小于6 斗s ，周期抖动 峰一峰值为1 4 5 p s ，参考杂散为- - 7 2 0 3 d b c ，整体电路的功耗为5 6 m w 。 关键词：单片集成；温度补偿；锁相环 a b s t r a c t c l o c kc i r c u i ti sa ni m p o r t a n tm o d u l ei nm i x e d - s i g n a l d i g i t a l - - s i g n a li n t e g r a t e d c i r c u i t , a n di ti sw i d e l yu s e di nm i c r o s y s t e m ss u c ha ss o ca n dm c u t h eq u a l i t yo f t h ec l o c kc i r c u i th a sad i r e c ti n f l u e n c eo nt h ep e r f o r m a n c eo ft h es y s t e ms t a b i l i t y i ti s w i d e l yu s i n gq u a r t zc r y s t a lo s c i l l a t o rc o m b i n e dw i t ht h ep h a s e l o c kl o o pt og e n e r a t e c l o c ks i g n a l q u a r t zc r y s t a lo s c i l l a t o rh a st h es u p e r i o rv o l t a g ea n dt e m p e r a t u r e c h a r a c t e r i s t i c ，s oi tc a nw o r ks t e a d i l y , b u ti ti sh a r dt oi n t e g r a t ei n t ot h ec h i p ，a n dt h e c o s tw i l lb eu p g r a d e d ，t h a ta g a i n s th i g h l yi n t e g r a t e d i nt h i st h e s i s ，t h ep r i n c i p l e so fc l o c kc i r c u i ta r ea n a l y z e ds y s t e m a t i c a l l y , a n da b e h a v i o r a lm o d e li sb u i rt o a n a l y z ep a r a m e t e r so ft h ec l o c kc i r c u i t - c o n t a i n s r e f e r e n c ec l o c ks o u r c ea n dp l l w i t hm a t l a b n e r i l o g a f o rr e f e r e n c ec l o c k s o u r c e ，t h er i n go s c i l l a t o ri n s i d e t h ec h i pi su s e dt oa c h i e v ei n t e g r a t i o n ，a n dh i 曲 t e m p e r a t u r e v o l t a g es t a b i l i t yi s a t t a i n e db ym e a n so fh i g h e r - o r d e rt e m p e r a t u r e c o m p e n s a t i o na n dl o wd r o p o u tr e g u l a t o r f o rp l l ，t h er e a s o n a b l er e s i s t o r c a p a c i t o r a r ec h o s e nt oa c h i e v ei n t e g r a t i o n ，a n db r a n c ht r a n s i s t o r sa r ei n t r o d u c e di nc h a r g e p u m p ，t o g e t h e r 州t 1 1s w i t c hb e i n ga r r a n g e dt o t h er i g h tp o s i t i o n ，t or e d u c et h e r e f e r e n c es p u r av o l t a g ec o n t r o lr e s i s t o rs t r u c t u r ei si n t r o d u c e di nv c ot oi n c r e a s e t h eo u t p u tf r e q u e n c yr a n g ea n di m p r o v et h el i n e a r i t yo fv o l t a g e f r e q u e n c yc h a r a c t e r c h i v eo fv c o f i n a l l yam o t o rd r i v e rc i r c u i ti sd e s i g n e da n dt h es i m u l a t i o nr e s u l ti s s h o w n t h ec l o c kc i r c u i ti sd e s i g n e di no 18 i _ t mc m o sp r o c e s s ，a n dt h es i m u l a t i o n r e s u l t ss h o wt h a tt h er e f e r e n c ec l o c ks o u r c eg e t s4 0 p p m * ca n d 0 0 3 ( r e l a t i v e e r r o r ) i nt h et e m p e r a t u r er a n g e 4 0 。c - 1 2 5 c i nt h ec a s eo f2 4 0 m h zo u t p u tf r e q u e n c y , t h el o c k i nt i m eo ft h i sc l o c kc i r c u i ti sl e s st h a n6 肛s ，p e a k - t o - p e a l 【j i t t e ri s 1 4 5 p s ， r e f e r e n c es p u ri s 一7 2 0 3 d b c ，a n dt h ep o w e rc o n s u m p t i o ni sa b o u t5 6 m w k e yw o r d s ：i n t e g r a t i o n ；t e m p e r a t u r ec o m p e n s a t i o n ；p h a s e - l o c k e dl o o p 第一章绪论 1 1 研究背景及现状 第一章绪论 时钟电路是数模混合集成电路及数字集成电路的重要模块，无论是常见的消 费类电子产品，抑或高级复杂的航天军用设备，都需要时钟信号来控制系统中各 个部件的协同工作。时钟发生电路广泛应用于形如s o c 、d s p 、m c u 、c p u 等 诸多芯片单元，其质量的好坏直接影响系统性能的稳定与否，因此，电子系统对 时钟信号一般都有严格的要求。在高速数字电路中，时钟信号的质量直接影响到 芯片数字逻辑的正确与否；在高速通信和计算机中，其中某些电路的数据速率在 1 g b p s 以上，系统中时钟信号的微小相位偏移和抖动都会使整个系统数据的传输 出错，而使系统无法正常工作；而在高速、高分辨的a d c 电路中，采样时钟的 微小抖动都将大大降低a d c 转换电路的信噪比，使其有效位减小，而采样时钟 的偏移也将影响两路a d c 之间的正交一致性【l 】。 长期以来，国内外的科研机构，专家学者都在不停地寻找产生高性能时钟信 号的解决方案。目前应用最广泛，性能最优越的当属上世纪二十年代就被发现的 石英、陶瓷等压电材料制成的振荡器，其具有优越的频率稳定性和频率精度，且 受外界环境的影响较小。但是晶体振荡器的体积相对较大，而且需要一些附加的 起振电路来完成时钟信号的产生。 目前，国内外一些研究机构对高精度时钟产生源的开发主要集中在以下三大 类：1 基于m e m s 技术高q 值谐振器的设计；2 基于f b a r ( f i l mb u l k a c o u s t i c r e s o n a t o r 薄膜腔声波谐振器) 技术的高稳定性时钟信号的设计；3 基于l c 结构 的c h o ( c m o sh a r m o n i co s c i l l a t o r ) 的设计。 新兴的m e m s 谐振器具有体积小、功耗低等特点【2 】【3 】，但是其制作工艺与标 准的c m o s 不兼容，封装以及与管子级电路整合等问题【4 】影响了m e m s 的发挥， 且集成起来需涉及到模拟、数字以及微机电系统三大领域，目前业界尚没有满足 所有设计要求的单一设计框架和工具；f b a r 振荡器具有输出相位噪声低，功耗 可单片集成的时钟电路及其应用设计研究 低，工作频率高，低温度系数等特点【5 1 【6 】，但是仍然不能与标准的c m o s 工艺兼 容【7 1 ，只能作为独立的元件或者嵌入到封装中，很难实现系统的全面集成；l c 谐振振荡器多用于锁相环中的压控振荡器，其相位噪声好，也可与标准c m o s 工艺兼容，但是当单独用作时钟信号产生器时，周围环境的变化将极大的影响谐 振器的工作性能【羽。 近年来，国外一些厂商，包括i d t 公司、凌力尔特公司，s i l i c o nl a b o r a t o r i e s ( 芯科实验室) 等，开发出了基于全硅技术的振荡器t g t l o 】【1 ，该全硅振荡器不依 靠机械谐振组件，不像r c 电路那样受到性能欠佳问题的困扰。标准的硅片制造 和组装技术意味着，全硅振荡器本身不受冲击和震动影响，也没有磨损问题，最 主要的是，全硅振荡器基于标准c m o s 工艺，并运用补偿方案，可提供与石英 振荡器同等温度系数的稳定性。 鉴于现代数字系统向高速化发展，时钟信号已不在局限于几兆赫兹，几十兆 赫兹范围，高速数字系统的时钟信号常常达到百兆赫兹甚至吉赫兹，故时钟电路 往往需要一个倍频模块，将低频率但非常稳定的参考频率放大到系统需要的频率 段，锁相环( p h a s e l o c k e dl o o p ，p l l ) 是最常见的倍频模块。 锁相环技术自1 9 3 2 年提出以来，伴随着集成电路的诞生与发展，得到越来 越广泛的应用，其也由1 9 6 5 年的第一个应用于集成芯片的纯粹模拟器件演变为 数模混合锁相环和全数字锁相环等多种类型，应用到不同的领域。一般来说锁相 环有三种重要的应用，包括为整个数字系统、数模混合系统提供基准时钟，高速 串行传输接口中的时钟数据恢复和应用于同步或者去偏斜的时钟生成。至今出现 的锁相环电路大体可分为四类【1 4 】：1 线性锁相环( 1 i n e a r p l l ) ，全部由模拟电路 实现；2 模混合锁相环( m i x e d - s i g n a lp l l ) ，其中的鉴频鉴相器由数字电路实现； 3 全数字锁相环( a 1 1 d i g i t a lp l l ) ，全部由数字电路实现；4 软件锁相环( s o f t w a r e p l l ) ，全部由计算机软件实现。随着工艺、电路技术的发展，上述四种锁相环 电路中的数模混合信号锁相环因为其功能和性能的强大优势，在近几十年得到广 泛应用和研究，同时，数模混合信号锁相环也是本文研究的对象。 第一章绪论 1 2 关键技术及研究进展 本文研究的关键技术主要体现在：时钟频率补偿技术，电荷泵非理想性抑制 技术以及v c o 低抖动宽输出技术。本节主要讨论以上三个关键技术的研究进展 情况。 ( 1 ) 时钟频率补偿技术 在标准c m o s 工艺中，实现高精度全硅振荡器面临的主要问题是时钟频率会 随温度和电源电压以及制造工艺的变化而变化，故实现片内时钟频率信号主要面 临的挑战是如何保证时钟频率的稳定性，使振荡频率不随温度和电源电压以及制 造工艺的变化而改变【5 6 】，这就涉及到输出频率的补偿方案。 文献【1 5 】提出了一种基于9 0 n m 工艺的0 6 v 输出频率2 0 0 k h z 的应用于无线 传感系统的c m o s 数控振荡器，该振荡器利用标准的数字逻辑单元搭建而成， 利用类似温度传感器的补偿控制单元对设计的数控振荡器进行温度补偿。由于该 数控振荡器直接利用现有的标准逻辑单元进行设计，节约了设计费用，另一方面， 较低的供电电压也降低了系统功耗。但是，补偿方案采用的是数据映射的方法， 映射表将占据较大的空间。 文献【1 6 】设计了一款3 0 m h z ，9 0 p p m c 的温度补偿流控振荡器，该振荡器利 用开关电容结构，将输出的频率信号转换成电流信号，与基准电流信号进行比较， 使得流过振荡器的电流保持不变，也即振荡频率不变。其优点是结构简单，易于 实现，且设计者可以通过改变基准电流的大小来改变输出频率大小，能够达到 2 m h z 1 0 0 m h z 的频率范围。但是由于利用到了互补的正、负温度系数电阻元 件，在不提供负温度系数电阻的工艺中将不再适用，此外，精确的电流比较值要 求电路中的电容值也必须精确。 文献【5 7 】提出了一种改良的韦恩电桥振荡器拓扑结构，该结构基于 6 5 n m c m o s 工艺，能输出6 m h z 的时钟频率信号。在0 1 0 0 范围内，该结 构具有的温度系数为8 6 1 p p m c ，绝对精度为o 8 8 ，且具有较低的功耗( 6 6 t w ) ， 但是由于韦恩电桥振荡器是基于r c 振荡器的，所以其频率精度能达到的前提是 芯片内集成的电阻电容能够达到一定的精度，另一方面，该电路并未进行电源电 可单片集成的时钟电路及其应用设计研究 压变化的补偿。 文献 1 7 】基于6 5 r i mc m o s 工艺，提出了一种新颖的基于载流子迁移率的振 荡器结构，该振荡器电路利用载流子迁移率的稳定性，可以不用考虑器件制作时 的工艺偏差，同时，文章采用了七阶多项式校准技术对温度的变化进行了补偿， 该振荡器在军用温度范围内仍能达到较好的频率稳定性，且整个电路的功耗较低。 其缺点，是七阶多项式补偿方案导致较大的硬件开销。 同样基于标准c m o s 工艺，文献 5 6 】 5 8 】提出了温度、工艺以及电压( p v t ) 三者同时补偿的设计方案，利用稳压器的电压稳定特性补偿电压的变化量，利用 m o s 管阈值电压v t 随工艺变化而变化的特性来设计工艺变化补偿电路，同时利 用p n 结正向电压的负温度系数，对温度进行了一阶线性补偿。由于温度补偿时 只进行一阶线性补偿，故输出频率信号的温漂系数难以进一步优化。 ( 2 ) 电荷泵非理想性抑制技术 电荷泵是锁相环电路中一个关键的模块之一，其性能参数的好坏直接影响到 锁相环路输出频率信号的噪声特性，而影响电荷泵性能的正是它的非理想性，包 括电流失配、电荷共享、电荷注入等等。 文献 1 8 】针对电荷共享这一非理想效应，提出了所谓“自举( b o o t s t r a p p i n g ) 的电路结构，该结构在电荷泵的输出端和产生电荷共享效应的节点之间引入单位 增益放大器，在相位比较完成后，利用单位增益放大器将该节点的电压固定在输 出电压v e r g e 上，在下一个比较瞬间，将单位增益放大器和产生电荷共享效应的 节点断开，此时该节点的电位就等于v e r g e ，所以在滤波器的电容和产生电荷共 享效应节点的寄生电容之间就不会发生电荷共享效应。该方法的缺点是需要引入 放大器结构，使得电路结构变得复杂，且该结构会增加电路的功耗。 文献 1 9 】提出了一种新型的电荷泵结构，该结构的特点是将开关管从输出端 位置移到了电流源管的栅极，这种结构将开关管和输出端隔离开，使得开关管在 导通变到截止的瞬间所产生的电荷不会注入到输出端，明显降低了电荷注入效应， 显著改善了输出端的波形过冲现象。但是该结构的缺点是，开关管的栅极处寄生 电容加大，致使开关的速度明显降低，从而限制了电荷泵的工作频率，虽然可以 通过增大偏置电流来提高工作速度，但是这必将使电路的功耗明显上升。 第一章绪论 文献【2 0 】通过在发生电荷共享的节点预置一个特定的电压，设计出了一个适 用于频率合成器的新型电荷泵，这一新型电荷泵与传统的相比，很好地抑制了电 荷共享效应，具有很低的输出纹波，此外，应用共源共栅结构使得该电荷泵具有 较好的输出电流匹配度。但是此电荷泵中使用的共源共栅结构是普通的共源共栅 结构，层叠管使得整个电路的工作电压升高，不能适用于低电源电压的环境中。 文献1 2 1 2 2 1 采用了电压比较结构的电荷泵电路，该结构将n 管电流源作为 基准，利用单位增益放大器控制p 管电流源栅极电压使复制电路的参考电压与输 出电压相同，达到充、放电电流匹配，另一个单位增益放大器则起到了降低电荷 共享效应的作用。由于只使用了单管电流源，故沟道长度调制效应比较严重，电 流匹配度难以进一步提高，又因为使用2 个单位增益放大器，使其结构较复杂功 耗较大。 ( 3 ) v c o 低抖动宽输出技术 v c o 是锁相环中最主要的模块，其输出信号频率范围直接决定了锁相环能 够达到的输出频率范围，而锁相环输出范围越大，越能适应更多的应用，同时 v c o 的噪声特性( 抖动特性) 也直接影响到锁相环的整体抖动特性，故如何增 大锁相环的输出范围，也即增大v c o 的可调输出范围，同时降低v c o 的输出 噪声，是本文研究的关键技术之一。 文献 2 3 】针对射频无线收发机的需求，利用开关电容阵列和多个v c o 核的结 构设计了一个分段线性超宽频压控振荡器，该压控振荡器的频率能够覆盖 2 7 5 g h z 5 7 3 g h z 的频段，调频灵敏度约为1 0 0 m h z ，在偏离中心频率l m h z 处，单边带相位噪声最佳值达到了1 2 0 3 2 d b c h z 。但是该v c o 极宽的输出频率 范围是以极大的面积损耗为代价的。 文献 6 l 】所设计的v c o 采用了对称负载形式的延时单元，对称负载相当于一 个由m o s 管组成的电阻，该电阻的阻值由作用在m o s 管栅极的电压控制，改 变控制电压，即可改变其等效阻值，从而改变延时单元的延时时间也即改变v c o 的振荡频率。该v c o 的优点是采用了差分形式的延时单元，提高了差模噪声的 抗干扰能力，偏置电路的隔离措施使得输出信号不会影响到偏置电路的正常工作 状态。但是由于对称负载的调整范围有限，使得v c o 的输出范围也不是很大。 可单片集成的时钟电路及其应用设计研究 文献【6 2 】采用四级延时单元构成压控振荡器v c o ，最后利用差分转单端电路 进行振荡信号的转换。该延时单元由6 个晶体管组成，交叉耦合的晶体管保证了 电路的差分工作模式，并且不像通常的延迟单元一样需要尾电流。由于避免了使 用尾电流，v c o 输出时钟可以达到满摆幅，延迟单元内的晶体管以开关模式工 作，从而减低了相位噪声。由于没有使用尾电流，这个压控振荡器可以工作在较 低的电源电压下。不过交叉耦合结构给电路调试带来了麻烦。 文献 2 4 】中的v c o 采用的是反相器头尾相连的结构，该v c o 结构、原理简 单易懂，易于实现。但是由于此v c o 的延时是由反相器的延时决定，而一般反 相器延时都不是很大，所以若要产生较低的振荡频率，则需要很大的管子构成反 相器结构，抑或串联更多的反相器来达到低频输出信号的目的，该文献即采用了 5 1 个反相器的结构，这将大大增加了芯片面积。此外，反相器结构的延时单元 噪声特性也远不如差分结构的延时单元。 文献 7 7 】采用了数字控制的振荡器( d c o ) ，该结构引进1 0 b i t d a c ，将数字 信号转换成模拟信号，作为控制电压作用在环形振荡器上，改变环形振荡器的振 荡频率。该d c o 适于应用在全数字的锁相环中，具有较宽的输出频率范围和较 好的输出线性度。但是d a c 的引入显然加大了整体电路的功耗，增加了整个芯 片的面积。 1 3 主要研究内容 时钟频率补偿技术，电荷泵非理想性抑制技术以及v c o 低抖动宽输出技术 在研究进展过程中出现了各式各样的电路结构，各有各的优点，又各有各的缺陷。 针对上述关键技术的讨论，本文主要的研究内容如下： 1 针对现有文献中频率补偿方案的不足之处，对温度补偿电路进行了深入的研 究，提出一种高阶温度补偿方案，该方案利用m o s 管的i v 特性和双极型 晶体管正向电压的负温度系数，产生补偿电压进而控制环形振荡器的振荡频 率，使得频率信号在较宽的温度范围内保持良好的稳定性，具有较低的温漂 系数。同时利用线性稳压器对电压的波动进行抑制，使其具有良好的电压特 性。 第一章绪论 2 针对现有的电荷泵非理想效应抑制技术的不足之处，研究了一种行之有效的 降低电荷泵非理想效应的电路结构，该结构采用低压共源共栅电流镜结构， 降低了电流镜电流对输出电压的敏感性，增加了充放电电流的匹配度，同时 增大了输出电压的动态范围；将开关管置于远离输出端口的位置，同时通过 加入冗余开关管，将多余电荷通过此冗余管进行泄流，大大降低电荷注入效 应和电荷共享效应：通过选择合适的开关管尺寸，减小开关的栅漏寄生电容， 降低了时钟馈通效应。 3 针对现有v c o 设计中低抖动宽输出技术的不足之处，研究设计一种环形压 控振荡器，采用差分形式的延时单元，并且延时单元中的等效电阻采用了“压 控电阻v c r 结构，此压控电阻结构具有较宽的阻值调节范围，从而使得 v c o 的频率输出范围得到了扩展，合适的设计参数使得该v c o 在功耗和噪 声方面得到了良好的折衷。 1 4 论文章节安排 文章共七章，除开第一章，其他章节的安排如下： 第二章“时钟系统基本电路及原理”，阐述了参考时钟源电路和电荷泵锁相 环的基本原理，对时钟电路中的各模块进行s 域模型的数学分析以及整个系统的 开闭环分析，系统的噪声响应等等。 第三章“电路性能要求及其系统级设计”，介绍了时钟电路的性能评价指标， 详细地分析设计了各个参数，并从宏观上运用m a t l a b 和v e r i l o g a 两种建模 方法进行系统的建模仿真分析。 第四章“参考时钟源电路设计”，详细地分析设计了一款时钟频率为1 2 m h z 的时钟参考源电路，通过高阶温度补偿方案和l d o 的电源稳压方案，使得此时 钟参考源有良好的温度特性和电压特性。 第五章“锁相环电路设计 ，对锁相环电路进行晶体管级的设计和仿真，并 对各个模块采用相应的措施，降低了输出频率的参考杂散和抖动特性。 第六章“电路仿真测试及其应用设计 ，将第四章设计的参考时钟源电路和 第五章设计的锁相环路结合在一起，系统性地对整个时钟电路进行了仿真测试验 可单片集成的时钟电路及其应用设计研究 证，并利用时钟信号设计了一种电机驱动电路。 第七章“结论与展望 ，总结了本论文的工作，给出了今后需要进一步研究 的方向。 第二章时钟系统基本电路及原理 第二章时钟系统基本电路及原理 本章将介绍时钟系统的基本原理，包括参考时钟源电路的原理和电荷泵锁相 环电路中的主要模块原理及各模块s 域模型的数学分析，最后基于该s 域模型分 析了电荷泵锁相环的环路特性和相位噪声特性，为后面的电路设计提供理论依据。 2 1 基本电路分析 2 1 1 参考时钟源电路 本文采用振荡器作为参考时钟源。常见的时钟振荡器有晶体振荡器、l c 振 荡器和c m o s 环形振荡器。晶体振荡器具有优越的电压和温度特性，能够稳定 地工作，但是抗震动性能差，且集成度不高。l c 振荡器主要应用于产生射频微 波频段的频率，原因是它的噪声性能较好，在高频下受电源噪声的影响较小，但 是l c 振荡器受温度影响较大，此外由于采用了电感器件，不易于集成到芯片内 部，且增加了设计成本。c m o s 环形振荡器因其良好的抗震动性，以及结构简单、 可高度集成化、成本低而越来越多应用于集成电路内部。 基本的环形振荡器电路如图2 1 所示，奇数个反相器延时单元头尾相连，组 成一个负反馈电路，反相器的延时就是通过对电容的充放电来实现的。要使此负 反馈电路振荡，则环路增益必须满足两个条件： 咿) l h ( 2 1 ) i 么日( ) = 1 8 0 。 、7 此时电路就会在频率t o o 处振荡，此条件称为“巴克豪森准则”。这两个条件是必 须的但不是充分的【1 2 】。在温度以及工艺变化的情况下，为确保电路能够正常工 作，典型的我们将选择环路增益至少两倍或者三倍于所需要的值。 可单片集成的时钟电路及其应用设计研究 图2 1 单端环形振荡器电路结构 为了抑制电路的共模噪声，环形振荡器更常见的结构是采用全差分形式的延 时单元，如图2 2 。相比单端环形振荡器，差分结构的另一个优点是延时单元的 数量可以是偶数，只要将其中一级不接成反相的即可。 ii 乙 + 一一 李二 延时单元、延时单元、 _ 一+ l 一j l 一一 l 图2 2 差分环形振荡器电路结构 以三级差分环形振荡器为例，根据巴克豪森准则，假设用一4i ( 1 + s l e o ) 表 示每一级的传输函数，可以得到环路增益【1 3 】： 训乒二商 亿2 ) 则： 蜘塾：6 0 。 ( 2 3 ) = ( 2 4 ) 每一级的最小电压增益必须使得环路增益在振荡频饿处为l ： 第二章时钟系统基本电路及原理 由式( 2 4 ) 和式( 2 5 ) 得到 ( 2 5 ) 4 = 2( 2 6 ) 综上所述，三级环形振荡器要求每级电路的低频增益为2 ，其振荡频率为 弘。，c o o 是每一级电路的3 d b 带宽。当然，为确保电路能够正常工作，一般要 设计其增益至少为计算值的2 - - 3 倍。 2 1 2 电荷泵锁相环电路 锁相环是一种反馈系统，其作用是使得电路上的时钟和某一外部时钟的相位 差同步。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪，所以锁相 环通常用于闭环跟踪电路。 基本的锁相环系统至少包含鉴相器( p d p h a s ed e t e c t o r ) ，环路滤波器( l p f l 0 0 pf i l t e r ) 和压控振荡器( v c o v o l t a g ec o n t r o l l e do s c i l l a t o r ) 三个部分，如 图2 3 所示。鉴相器p d 比较输入参考时钟信号跟压控振荡器输出信号之间的相 位关系，它的输出误差电压信号跟这两个信号之间的相位差成正比。之后，该输 出误差电压经过环路滤波器l p f 的滤波作用进行滤波，而l p f 的输出被用作控 制电压作用在v c o 上。控制电压改变了v c o 的振荡频率，以减小输入信号与 v c o 的输出信号的相位差，直至相位误差逼近于零。 图2 3 基本锁相环系统原理框图 可单片集成的时钟电路及其应用设计研究 为了实现输出信号相对于输入信号的倍频功能，环路中在v c o 与p d 间会 插入一个可编程分频器( d i v f r e q u e n c yd i v i d e r ) 。假设其分频数为n ，则当锁 相系统锁定时，输出信号的振荡频率将会是输入信号振荡频率的n 倍，也即实 现了n 倍频，如图2 4 所示。 图2 4 锁相倍频系统原理框图 根据所采用的鉴相器和环路滤波器的不同，上述基本锁相环有各种不同的实 现方式，读者可参阅锁相环方面的相关文献【1 4 1 1 2 5 1 。本文采用的是如图2 5 所示基 于电荷泵( c p c h a r g ep u m p ) 的锁相环系统，用鉴频鉴相器( p f d p h a s e f r e q u e n c yd e t e c t o r ) 替换鉴相器，且环路滤波器采用无源电阻电容滤波器，此电 荷泵锁相环具有的优点如下【2 6 】： 1 它的捕捉范围没有限制，即无论起始频差是多少，它都能锁定； 2 它最终稳态的相位差为零，而有些锁相环则有固定的相差； 3 它使用无源的环路滤波器，这大大减小了有源滤波器带来的噪声。 正因为这些优点，现在主流的锁相环设计均采用这种电荷泵形式的锁相环。 图2 5 电荷泵锁相环系统 第二章时钟系统基本电路及原理 锁相环是具有非线性特性的反馈系统，但在其处于锁定状态附近的有限范围 内，可将锁相环模型进行近似地线性化处理，这将大大简化锁相环这一非线性 系统的分析方法。这一近似分析的合理条件是，当环路处于锁定状态时，环路 带宽( 开环单位增益带宽) 必须小于参考时钟频率的十分之一【3 2 】【3 3 】。当这一条 件满足时，锁相环系统就可以用拉普拉斯变换进行连续时间的线性分析。下面 将对电荷泵锁相环的各个模块进行原理性描述，并对整体电路建立一个线性模 型，从而得到其传输函数，进而定量的分析整个电荷泵锁相环系统。 鉴频鉴相器一电荷泵 电荷泵锁相环中，鉴频鉴相器和电荷泵通常是放在一起考虑的，其基本作用 就是将鉴频鉴相器两个输入信号的频率或相位的差值，转换成控制电荷泵开关的 选通信号，从而控制电荷泵向后一级的环路滤波器注入电流或者放出电流。其基 本原理如图2 6 所示。 一 图2 6 鉴频鉴相器一电荷泵原理图 鉴频鉴相器的工作状态分为三种： a m u p - - 0 ，d n = i 专电荷泵向电容c 抽取电流 u p = - i ，d n = 0 专电荷泵向电容c 充入电流 一 删，d n = 0 专电荷泵既不向电容c 充入电流，也不从c 抽取电流 可单片集成的时钟电路及其应用设计研究 鉴频鉴相器实际的工作状态是由信号a 、b 的上升沿决定的，其状态转换图 如图2 7 ( a ) 所示。图2 7 ( b ) 为鉴频鉴相器一电荷泵在信号b 的相位落后于a 时各 个节点的电压波形图。 俐 彳 曰 图2 7 ( a ) 鉴频鉴相器状态转换图( b ) 鉴频鉴相器一电荷泵波形示例 从图2 7 ( b ) 司以看出，鉴频鉴相器一电荷象系统的输出电盘埘和输入布h 位 差值晚，并不是线性关系。为了解决这一问题，我们用一斜波来近似输出波形( 如 图中虚线所示) ，使得v o u t纰成为线性关系，这样就可以得到输入相位差和输 出电压的传输函数【1 3 1 挚= 去昙 亿7 ， 巾。 j z 烈js 其中岛为电荷泵对电容的充放电电流。由于我们关心的输出量是电荷泵注入到 电容的电流，而( s ) = 乙( c s ) ，故有 钞= 丢 ， 此即鉴频鉴相器一电荷泵系统的传输函数。通常用来表示此传输函数，称作 鉴频鉴相器一电荷泵的增益 = 乏 ( 2 9 ) 第二章时钟系统基本电路及原理 环路滤波器 环路滤波器对于整个锁相环系统的稳定性具有决定性的影响，其是具有一定 数量零极点的低通滤波器，作用是建立反馈环路的动态特性，以及向v c o 提供 合适的控制电压。 环路滤波器的种类很多，大体上分为有源滤波器和无源滤波器两种。有源滤 波器含有运放等有源元件，会带来额外的噪声，无源滤波器的噪声较小，没有功 耗要求，设计恰当同样适合集成到芯片内部，所以电荷泵锁相环的环路滤波器通 常采用无源滤波器实现。 一阶无源r c 滤波器如图2 8 所示。图中与电容c 2 串联的电阻飓的作用是 在整个锁相环路中引入一个零点，以补偿未加此电阻时环路增益中产生的原点双 极点所带来的不稳定，此一阶无源r c 滤波器的等效阻抗，也即传输函数为 耶m + 击= 掣 可见电阻在左半平面引入了一个零点，提高了相位裕度，增加了系统的稳定性。 图2 8 一阶无源r c 滤波器 上述一阶无源r c 滤波器存在一个严重的问题，由于电荷泵驱动的是电阻和 电容的串联组合，所以每次电荷泵充电结束后，也即电荷泵关闭时，电流岛瞬 间消失，虽然c 2 上的电压不会突变，但是r 2 上的电压会经历一个很大的突 变，其值为= 乞恐。即使在锁定的情况下，充放电间的不匹配以及开关的电 1 5 可单片集成的时钟电路及其应用设计研究 荷注入等效应的影响，都会在圪上引入电压跳动，严重干扰了v c o 。 为缓解这一问题，通常在一阶r c 滤波器的基础上引入电容o ，构成二阶无 源r c 滤波器，如图2 9 。电荷泵开启时，电流向o 、o 同时充电；电荷泵关闭 时，电容。两端的电压不会突变，或者理解成。上存在的电荷转移到c 2 上， 致使飓两端的电压不会发生跳变，抑制了控制电压的跳动。具体波形可参考文 献 3 4 1 。 图2 9 二阶无源r e 滤波器 二阶无源r c 滤波器的等效阻抗，也即传输函数为： 耶，= 击陡+ 恐 _ 可琢s 万z 2 c 2 乖+ 1 两 亿 可见二阶r c 无源滤波器引入了一个左半平面的极点，使得锁相环路变成三阶系 统，从而产生稳定性问题，不过只要。大约是6 2 的1 5 1 1 0 ，闭环的时间和频 率响应就相对保持不变，具体的还得通过仿真来验证。 压控振荡器 压控振荡器直接产生时钟输出信号，是锁相环中最关键的部件。压控振荡器 的工作频率范围决定了电荷泵锁相环的输出范围，它的噪声抑制能力决定了锁相 环的噪声性能，因此压控振荡器的性能直接决定了锁相环性能的优劣。2 1 1 节 阐述的参考时钟源电路的基本原理同样适用于压控振荡器，这里不再复述。 1 6 第二章时钟系统基本电路及原理 一个理想的压控振荡器其输出频率是其输入电压的线性函数，如图2 1 0 所示： 6 - 0 0 。t = c o o + k 圪( 2 1 2 ) 式中对应于k = o 时v c o 的输出频率，k 表示v c o 的“灵敏度”或“增益 理想情况下为一常数，单位为r d a ( s 功，频率可以达到的范围哆一q 称为“调节 范围”。 o ) o u t 0 ) 2 c 0 1 c o o c o o u t 图2 1 0 压控振荡器v c o 的增益 为了和鉴频鉴相器一电荷泵的传输函数对应起来，需将v c o 的输出信号用 相位来表示，而相位是角频率对时间的积分，则有： = l k 圪衍( 2 1 3 ) 利用拉普拉斯变换求得v c o 的传输函数为： 譬寺 可见v c o 为锁相环系统提供了一个原点处的极点，相当于一个积分器。 分频器 分频器根据锁相环系统的用途可采用整数分频器或小数分频器。本文只涉及 整数分频器，整数分频器的作用就是把频率高的信号转换成频率低的信号，相当 1 7 可单片集成的时钟电路及其应用设计研究 于一个放大器。整数n 分频的分频器传输函数为： 和= 专 2 2 系统环路分析 ( 2 1 5 ) 环路分析的目的是从整体上把握整个时钟电路系统的性能，特别是电路的稳 定性，从而指导后续的设计。本文时钟电路系统中参考时钟源电路只提供一个高 稳定的参考时钟信号，故不必参与环路分析，整个时钟电路系统的环路分析实际 上就是锁相环的分析。锁相环的阶数与类型中，阶数指整个闭环传输函数分母中 s 的最高次幂，类型指在原点处极点的个数。文章采用三阶二类电荷泵锁相环结 构，其连接关系重新绘于图2 1 1 ，并用相位信号表示输入输出。 图2 1 l 三阶二类电荷泵锁相环系统 各个模块的传输函数整理如下： p m 珊：乞= = 乏审e 肾 z 氕 啪：苦蜘耶) 2 可琢s r 西2 c 2 丽+ i 第二章时钟系统基本电路及原理 三阶二类电荷泵锁相环系统的开环传输函数为： g = 糕= 型s n 坠 姊( s ) 、7 定义时间徽懒( 最卜蝴删批m 廓 以沪罢蒜南 f ，s l li l + 盯，l ( 2 1 7 ) 可见环路滤波器有一原点的极点，一左半平面零点一一1 ，一左半平面极点一一1 。 从而三阶二类电荷泵锁相环系统的开环传输函数可写成 其波特图示例如图2 1 2 。 盼等丢鼍 ( 2 1 8 ) 垒s 土 秭 晰 篮屹 一 珊 m 儿 开 融 开 可单片集成的时钟电路及其应用设计研究 妻 ：霎 妻 室 毫 爱 触d 鳓憾册 蕊i。|=蚕。鬻|i1i i i 黧糍浆：罴 _ 【- ：霄一： 黑：一r0 彳嚣夭：i ：。0 ： ： 翼糍臻| i - 鬻揪黼o * 毫 ii 渊硪狲l 凌罐i 心芝i 由图中可知，幅频特性曲线在原点和零点厶= 之间以一4 0 d b d e c 的趋势下降， f z 7 r 这也说明整个环路系统在原点处存在两个极点；在零点和第三个极点 缸= 毛间以一2 0 d b d e c 的趋势下降；大于第三个极点又重新以- 4 0 d b d e c 的 f ，z 7 r 趋势下降。一般零极点的位置是根据最大化相位裕度的要求来定的，其推导如下 【3 5 】： 开环传输函数的频率响应为 g 卜薷i z i 而1 + j 0 1 ：2 ( 2 1 9 ) 上式的相位裕度为 妒( ) = 卸吼锄( f 2 ) - a r c t a n ( o , ) + s 0 。 ( 2 2 0 ) 对相付裕席求导，可得最大化相付裕摩时的频率 第二章时钟系统基本电路及原理 型d c ol 2 赢裔一需万= o l 萨吃1 + ( 吐f ：) 2l + ( 皑f 1 ) 2 、7 婢：2 7 r 正：1 、，f l f 2 此即开环单位增益带宽，带入式( 2 2 0 ) z ，。一1 0 最大相位裕度 p m = ( q ) = a r c 锄r k 上c o d ：, 、i ) 一一( f ) + - 8 。 反解出时间常数 由式( 2 1 9 ) 可解出 又由时间常数f l ，f 2 可得 2 2 2 闭环分析 q = 鲁陪需 g = q p f 2 1 k 一了 c 2 ( 2 2 2 ) ( 2 2 3 ) ( 2 2 4 ) ( 2 2 5 ) ( 2 2 6 ) ( 2 2 7 ) 三阶二类电荷泵锁相环系统的闭环传输函数为： 日( j ) ：绁：业! - 一= 盟= 一茎型茎竺竺! ( 2 2 8 ) 丸( j )晚，( j ) + 0 )l + g ( s )n s + k 州k 。f ( s ) 、 7 实际设计的环路滤波器中，通常。大约是c 2 的1 5 1 1 0 ，此时c 1 只影响环 路的高频特性，对环路带宽内的频率特性影响甚微，故可以忽略c l ，将三阶锁 相环近似成普通二阶锁相环，那么可以利用二阶控制理论来进行闭环分析。 环路滤波器传输函数为 上幽 = 吃 可单片集成的时钟电路及其应用设计研究 带入式( 2 2 8 ) ，并令 得 t o 2 胁恐+ 虿1 = 掣 扣警= t ( - o , , r 2 c 2 ( 2 3 0 ) 耶) = 糕 s + 2 ( i ) 二s + 饼 其中，魄和 1 5 1 5 ( 2 3 3 ) 传输函数在f = 去= o 7 0 7 时具有最佳的平坦度和稳定性。当乒1 时，系统处于 v 二 临界阻尼状态，f 小于l ，瞬态响应开始振荡，f 越小，过冲就越大。f 稍大于1 ， 传输函数会变得更加平坦，但瞬态响应变得迟缓1 4 1 。 2 3 噪声分析 噪声是时钟电路主要的性能指标，本节将阐述时钟电路产生噪声的原因和噪 声的主要来源。 所有电子器件都存在噪声，例如热噪声( t h e r m a ln o i s e ) 3 6 1 1 3 7 1 ，闪烁噪声( f l i c k e r n o i s e 、1 f 噪声) 3 8 1 1 3 9 】【4 0 】【4 1 】，散弹噪声( s h o tn o i s e ) 【4 2 1 等等