（电路与系统专业论文）运用概率统计进行电源网格完整性分析[电路与系统专业优秀论文].pdf

运用概率统计进行电源嘲格完整性分析 摘要 集成电路中的所有器件都是通过电源网格得到其所需的供电电压的。随着集 成电路制造工艺的不断向前推进，尺寸的不断缩小，电源网格完整性分析也变得 越来越重要了，互连线的电阻不能再忽略了。，由于电阻的存在，电流流经电源网 格时就会产生电压降，称之为i rd r o p 。这是电源网格完整性分析的瞪个关键问 题之一。另外三个关键问题：接地点电势上升分析、来自引脚电感的l d i d t 分析 和电子迁移率e m 分析。本文以i r d r o p 分析为主，接地点电势一k 升分析的原理 和电压降分析基本一样。 电源网格的完整性分析是一个全局性问题，芯片中某一部分的i rd r o p 都与其 它部分所吸收的电流密切相关。此外，对于当前上百万个节点的电源网格来说， 常规的线性方程组求解方法都遇到了瓶颈：在存储空间还是在速度上都无法处理 如此大规模的网络。因此，如何快速而有效地求解这样一个大型网络是一个亟待 解决的问题。 本文在认真研究电源网格结构的基础e ，介绍了一种电珏降分析的新方法。 这种基于概率统计的方法能够快速简便的估计出电压降的概率分布情况。电源网 格的i rd r o p 分析可分为三步来完成：首先，将电源网格建模成一个线性系统， 然后把块电流和电压作为随机过程，最后利用电压降的中值以及方差估计出其分 布。 这种利用概率统计分析电压降的方法在一些电源网格( 包括一。些工业处理 器) 中得到了较为理想的结果。这也说明了这种方法在存储空间还是速度仁都是 很有效的。这种方法也为我们提供了一些很有用的信息：这些信息能使芯片设计 者较早发现电源网格中哪些区域容易出现问题，从而使设计者在对电源网格进行 改正时能够对这些容易出现问题的区域给予足够的重视。 关键字：超大规模集成电路，概率统计，电压降 运用概率统计进行电源网格完整性分析 a b s t r a c t i na n i n t e g r a t e dc i r c u i t ，a l l t h ed e v i c e s g e tp o w e rs u p p l i e st h r o u g h p o w e r g r o u n dn e t w o r k a sm a n u f a c t u r i n gt e c h n o l o g ym o v e sf o r w a r da n dc o n t i n u e d t os c a l et oe v e rs m a l l e rd i m e n s i o n s ，w h i c hm a k e sa n a l y s i sa n dv e r i f i c a t i o no fp o w e r g r i di n t e g r i t ym o r ei m p o r t a n t ，a n dt h er e s i s t a n c eo ft h ei n t e r c o n n e c ta n dw i r ec a nn o t b ei g n o r e da n ym o r e b e c a u s eo ft h ee x i s t e n c eo ft h i sk i n do fr e s i s t a n c e ，w h e n c u r r e n t sf l o wt h r o u g hp gn e t w o r k ，t h e r ea r eu n a v o i d a b l ev o l t a g ed r o po ni t t h i s k i n do fv o l t a g ed r o pi sc a l l e d1 rd r o p i rd r o pi so n eo ft h ef o u rm a i np r o b l e m sw e a r ef a c e dw i t hw h e nw ec a r r yo u ta n a l y s i so nt h ev e r i f i c a t i o no fp o w e rg r i di n t e g r i t y t h et h r e eo t h e rp r o b l e m sa r ec a l l e dg r o u n db o u n c ea n a l y s i s ，l d i d tf r o mt h ep i n i n d u c t a n c ea n de ma n a l y s i s t h i sp a p e rf o c u s e so ni rd r o pa n a l y s i s ，a n dt h ep r i n c i p l e o fg r o u n db o u n c ea n a l y s i si sa l m o s tt h es a m ea si t p o w e rg r i di n t e g r i t ya n a l y s i si sag l o b a lp r o b l e ms i n c et h a ti rd r o po ft h eo n e p a r to ft h ed e s i g ni sc l o s e l yr e l a t i v et ot h ec u r r e n td r a w nb yt h eo t h e rp a r t s w h a t s m o r e ，f o ram i l l i o n - g a t ed e s i g n ，n o d e si np o w e rg r i da r ea l w a y sm o r et h a n o n em i l l i o n t h e r e f o r et h eb o r l e n e c ka r i s e sb e c a u s eo ft h es i z ea n dt r a d i t i o n a ll i n e a rs y s t e mc a n t d e a lw i t hs u c hal a r g en e t w o r k w h e t h e ri ns p e e do ri nm e m o r y ，a l lt h er e a s o n sa b o v e s h o wt h a tt h i sk i n do fp r o b l e ms h o u l db es o l v e dv e r ye f f e c t i v e l yw h e nw ei m p l e m e n t o u rd e s i g n w i t hat h o r o u g hr e s e a r c ho nt h es t r u c t u r eo fp o w e rg r i d ，w ep u tf o r w a r dan e w k i n do f a p p r o a c ht ot h ei rd r o pp r o b l e m t h i sa p p r o a c hi sb a s e do np r o b a b i l i t ya n d s t a t i s t i c s ，w h i c hc a ng i v eu sa no u t l o o ko ft h ep r o b a b i l i t yd i s t r i b u t i o no f i rd r o p p o w e rg r i di n t e g r i t ya n a l y s i sc a nb ei m p l e m e n t e di nt h r e es t e p s f i r s t ，t om o d e lp o w e r g r i da sa l i n e a rs y s t e m s e c o n d ，t oc o n s i d e rb l o c kc u r r e n t sa n dv o l t a g e sa sr a n d o m p r o c e s s e s f i n a l l t oe s t i m a t et h ep r o b a b i l i t yd i s l r i b u t i o no f i rd r o pw i t ht h e m e a n a n dv a r i a n c eo fl rd r o p t h ea n a l y s i sw a sc a r r i e do u to nan u m b e ro fg r i d s ，i n c l u d i n gt h ep o w e rg r i d so f i n d u s t r i a lp r o c e s s o r sa n dw ec a ns e et h a tt h i sa p p r o a c hi sv e r ye f f e c t i v e t h e 4 运用概率统计进行电源网格完整性分析 a p p r o a c ha l s oo f f e r su su s e f u li n f o r m a t i o na b o u tw h i c hp a r t so f t h eg r i df i r em o s t l i k e l yt og ow r o n g a n dt h e r e f o r ew eg e tt ok n o wt h a tw es h o u l dp a y s p e c i a la t t e m i o n t ot h e s ep a r t sw h e nw ef i r es u p p o s e dt oc o r r e c tt h ep o w e r g r i d k e y w o r d ：v l s i ，p r o b a b i l i t ys t a t i s t i c s ，i r d r o p 5 运用概率统计进行电源网格完整性分析 第一章绪论 1 1l c 设计所面临的携战 目前集成电路的设计和制造已经进入超大规模集成( v l s i ) 和特大规模集成 ( u l s i ) 阶段，是一个系统芯片( s o c ) 的时代。目前高速集成电路的切换时间已 经降至几百p s ，时闯频率e 至o h z ，芯片的特征尺寸已经从九十年代仞的0 8 微米缩小到了目前的o 1 8 微米、o 1 3 微米和9 0 纳米。制造工艺的快速发展对i c 设计者提出了新的要求和挑战。 工艺的发展迫切需要多种有效的设计手段的出现和强有力的e d a3 7 具的不 断完善。对于大规模复杂集成电路的设计来说，离开这些e d a 工具的支持是4 i 可想象的 2 6 1 。 与此同时，随着制造工艺进一步接近晶体硅c m o s 的基本极限，充分发掘现 行晶体管和互连的潜能也变得日益重要。设计技术包括的内容非常广泛，。般而 言它指的就是集成电路的自动化或者半自动化设计概念，综合，验证以及对这个 微电子系统的最终测试等方面的内容。然而随着制造工艺不断向前推进，面临着 材料属性以及物理规则的内在基本约束；设计技术也同样面临着一些困难：比如 设计优化的问题在计算上都是很复杂的。如果我们对设计技术所面临的约束有所 研究和掌握，那么这将有助于在遵守像版图密度，性能以及功耗等标准f 充分利 用制造工艺的优势来实现微电子系统。 而现在设计技术主要受三大因素约束。一是，在设计集成电路过程中像设计 其它产品一样，需要在多个要求中权衡利弊。例如，我们设计一个芯片时，一方 面我们尽可能想在一个很短的时间内设计出一个正确的而且可测试的芯片。这样 就可以尽快上市以获得优势，然而这样一来时间周期短了，就不能保证设计出j 占 片的性能在市场上的竞争力。另一个约束是，一个设计的有效性主要取决于我们 所使用的设计方法学以及设计流程。如果一个设计方法学限制了设计中的某个方 面( 如基于行的版图或者同步时序) ，那么即使是单个工具能够充分正：确的用于 设计，最后想取得优化的结果也是不太可能的。然而另一方面，没有设计方法的 约束限制，那么对于集成电路设计者来说他将有很多的自由来进行设计。第三个 运用概率统计进行电源阐格完整性分析 约束是，当设计过程作为整体去进行优化时，这种优化在计算上往往是非常复杂 的，两且一般是不容易实现的。 设计技术主要包括算法，软件以及硬件工具和设计方法学。这些内容对于实 现，验证和测试一个微电子系统是很有用的。当然，设计技术各方面的内容是非 常广泛的，它不仅有电子计算机辅助设计( e c a d ) ，电子设计自动化( e d a ) 以及高层设计自动化( h l d a ) ，而且还有当今新兴出现的自动化设计技术。可 以想象，如果没有设计技术，要实现，验证和测试当今信息技术革命基础的芯，i 是不可能的。只有使用了设计技术，一个芯片设计的想法和目标才能够转化成现 实的设计。设计工具的性能以及相关的设计方法决定了一个设计所消耗的时间， 它的性能，成本以及最终产品的正确性。 在今天这个高度竞争化的环境中，甚至在一个设计流程中性能的很小差别就 足以决定一个设计的成败与否。而且一个性能上的改进或许就可以产生一个全新 的设计工具。所以，认识了解一个设计技术是否接近于性能( 如综合，验证以及 测试) 的基本极限是非常有用的。然而，确定这样的极限也是很困难的。我们仅 仅能够定义设计技术的基本约束。设计技术的尺寸很难定义。当一个设讨技术和 另外几个设计技术相比，更接近于某个基本约束，那么它在某个尺寸性能上能取 得更好的结果( 如，更小的圆片面积或者更低的功耗) 。但是，在实际设计中将 会遇到很多问题和权衡各个目标要求等等。例如，缩短设计时间周期在当今的市 场经济环境中是一个很重要的目标要求。僵是一个快速实现的设计可能要花费比 它原来所想的要高出数十倍的时间，或者可能因为这个设计没有经过充分验证而 遗留着设计时的小错误，或者这个设计在性能上来说不是比较好的。权衡像设计 时间周期，成本，功耗以及性能等参数是一个复杂的，而且是一个依情况而定的 过程。权衡各个目标要求本身就是设计技术中的一个很重要的方面。个工具或 者算法可能被用在一个不是很恰当的设计流程中，虽然每个工具可能产生很好的 结果但是这不能产生最后的总体最佳结果。或者一个由人制定的设计要求规则可 能被误解( 比如，关于体系或者电路设计方面的) 或者甚至是设计的可靠往是0 ； 强的：设计技术仅仅是人类努力和创造力的扩大和延伸，但这不能保证“最佳使 用硅片的目标”。最后，另一个约束就是：制造技术的目的就是为了能制造出 块符合要求的芯片，而设计技术是为了寻求最优化。即使在忽视设计过程中的问 运用概率统计进行电源阱格完整性分析 题，比如人的因素，我们发现设计技术所基于的方法，比如图形分割以及二次分 配等在计算上都是很复杂很难实现的。事实上，对于某些复杂的优化来说，包括 在今天圮设计中很多新出现的问题，如果复杂p 类和p 类是不等同的话，没有 多少算法能够解决优化问题。因为p 难问题就是那些不可能有优化算法能够解 决的问题，只能使用启发式方法来解决设计技术有关优化的问题。这或许就是设 计技术中最主要的基本约束。 有两个方面的概念是我们展望设计技术未来的核心。第一，有这样一个机 制：工具以及方法学和工艺技术以及设计中所面临的挑战是同步前进的。很多设 计中所面临的挑战是来源于“大的问题”由于尺寸的不断缩小和每个圆片 上的晶体管不断增多等因素引起的系统复杂性。其它挑战则相反是由“小的问题” 引起的时序，信号完整性，功耗以及生产率等复杂性是由工艺进入了超深 亚微米的情况下引起的。这些产生于超深亚微米工艺的设计挑战以及它们对今天 工具和方法学产生怎样的影响构成了第一方面的概念。第二：，今天的设计技术绝 大多数是为了实现微体系；第二个需要关注的地方就是设计技术的扩展延伸内 容，它是为了解决大的问题。 上面我们从大体上介绍了i c 设计者所遇到的一些困难以及所要考虑的一 些问题。下面我们主要从工具和方法学以及设计时所遇到的问题这两方面来详细 地讨论i c 设计所面临的挑战。 a 工具和方法学 随着设计技术领域的进步，在设计技术界有些这样的争论：新的算法和工具 还是方法学以及相应的设计流程重要? 哪个是首先要考虑的：一个在算法上的 突破通常能产生一个更好的工具。在微电子系统设计的历史上有这样一个简单的 事实，这个答案往往是两个都是很重要的，而且事实上，设计技术领域的这两个 方面是紧紧联系在一起的。同时，随着硅片技术向前推进，芯片复杂性在摩尔定 律下以指数级增长，但是同时也面临着更多金属层，更快但更弱的门以及不断增 长的功耗和噪声等问题。显而易见，指数级增长的晶体管，互连线以及设计中不 断出现的需要考虑的问题，使得芯片设计工作的复杂性以更快的指数级增长。为 运用概率统计进行电源p 阗格完整性分析 了解决这些问题，设计方法学必须得大大改进并且工具必须和这些方法学同步发 展。可以从图1 一l 看出这种情况。 图1 l 设计方法学，设计工具以及设计所面挑战之间的关系 同时，“大的问题”( 不断增长的设计复杂性) 以及“小的问题”( 物理规则 以及材料属性随着尺寸的不断缩小对电路性能产生的影响) 使得集成电路设讨一者 需要掌握更多新的知识。某个特定的设计流程，工具或者甚至算法是不能长久符 合设计者要求的。并且有可能是重新开始，有点甚至要从零开始。 b 当今集成电路设计中所遇到的问题 在过去的几十年间，集成电路的性能以及集成密度经历了“。场迅速发展的 变革。在二十世纪的六十年代，g o r d o nm o o r e ( 后来成为i n t e l 公司的合伙葵基 人之一) 首先预测了集成电路发展的基本趋势：能够在一个单片上集成的晶体管 数目将随着时间按指数级增长。这一预见就是现在被我们称作的摩尔定律 ( m o o r el a w ) 。它的准确性可以用一组图来表现。图l 一2 给出了逻辑i c 和存 储器集成密度随时间增长的趋势。我们可以清楚地看到，集成电路的集成密度大 约每一至二二年翻一翻，存储器的密度从： | 世纪七十年代到现在已经增加了 1 0 0 0 多倍。 4 运用概率统计进行电源网格完整性分析 ( b t r , a 岫i nm e m o r yo 啪9 妇c 时 图1 2 逻辑i c 和存储器集成复杂程度与时间成函数关系的趋势 微处理器【2 5 的发展就是这样一个很好的例子。在过去的十年问，微处理器 的时钟频率以每三年翻一翻的速度在增长，到现在已经到千兆赫兹( g h z ) 的范 围。正如图1 3 所示，图中给出了2 1 世纪处微处理器在性能以及集成密度方面 的发展趋势。 运用概率统计进行电源网格完整性分析 图1 3 微处理在2 l 世纪初的发展趋势 这一变革后面蕴涵着这样一个事实：集成电路设计技术也发生了革命性的 变化。早期，电子设计主要以s s f m s i 的标准元件的p c c 设计构造电子系统。 由于受人们对图形符号控制能力极限的限制，传统的手工布线p c c 和l c 版图的 方法已经无法满足产品复杂性和设计精度与效率的要求，人们开始在产品设计过 程的末端把高度重复性的繁杂劳动用二维图形的编辑与分析的c a d 工具替代。 而如今，数字集成电路设计已经普遍采用了层次化的设计方法；而且集成电路制 造工艺的发展( 尤其在当前超深亚微米工艺阶段) 不断对e d a 工具提出耨的要 求，集成电路设计者也越来越遵循比较适合于设计自动化的严格设计方法和策 略。可以从i n t e l 微处理器的发展进程中看出这些变化。例如，早期i n t e l4 0 0 4 微 处理器就是完全通过手工来完成的，每一个晶体管都要画出其版图并且一个一个 地优化和仔细地放入到它周围的四邻之间。而最近的p e n t i u m 4 微处理器设计已 经广泛采用层次化设计的策略。与早期一个一个地进行设计的步骤不同，现在 个集成电路的设计是按层次化方式进行的：一个微处理器是许多模块的集合，而 每个模块又由很多小单元所构成的。这种尽可能重复使用单元的方法是为了减少 设计压力并且提高设计一次成功率。层次化设计步骤是数字集成电路成功实现的 关键所在。这种分而治之，各个击破的方法十分见效，使设计者不必去了解掌握 那些复杂的单元，而只需要考虑为数不多的部件，而且每个部件只需要少餐的特 6 喜一蕾le 运用概率统计进行电源网格完整性分析 征参数来表述其成本和性能。这种抽象化类似于软件系统设计者利用软件子程序 库来进行大型系统软件设计。这个写系统软件的设计者不需要去对付这些子程序 内部的复杂细节，唯一需要他关心的是：哪些参数是调用端口以及调用一个模块 得到他所希望的结采。在数字电路设计中已早已广泛应用了这种抽象化的层次设 计方法。典型抽象设计层次按抽象化程度增加的顺序依次为器件，电路，门，功 能模块( 如乘法器) 和系统。一个小小的半导体器件实际上是一个极其复杂的特 性实体。现在没有哪个电路设计者会在设计集成电路时仔细考虑决定器件特性的 固体物理方程，而相反的是，电路设计者会运用一个简化的模型来恰当的描述这 个器件的输入输出特性。比如说，一个o r 门就可以用这个或门的布尔表达式 ( z = a + c ) ，它的版图，输入和输出终端的位置以及在输入和输出之间的延时进 行恰当的描述。 由前面的例子我们可以看出：运用计算机辅助设计的电路设计自动化以及模 块化的设计方法已经有效地解决了在现代数字集成电路设计中存在的许多复杂 问题。但这又引出了如下相应的问题：既然设计自动化可以这么说能解决所有的 设计问题。那么我们为什么还要去关心数字集成电路设计呢? 但是事实卜现实往 往不是这么简单的，而是相当复杂的。而且有各种理由表明在未来很长时间内对 于数字集成电路和它们复杂性的深刻理解仍然将是极其关键重要的，直接影响数 字集成电路设计方法的发展。 以下就是一些我们需要深刻理解掌握的方面： 第，作为设计基础的单元和模块仍然需要有人来设计，以构建模块库。每 年半导体 ：艺都在不断的发展，除非有工程师开发了一种能确保把一个单元从一 种工艺正确地“移植”到另一种：亡艺的方法，否则每一次：1 ：艺的变化都迫使设计 者重新设计库。 第二，由于设计约束如速度，成本或者功耗等问题的存在使得数字集成电路 设计变的更为复杂。在设计约束不是很严格的时候以库为基础的方法十分有效， 这是大多数专用电路设计的情况。因为在这些情形中，主要的目的就是提供较为 集成的系统解决方法，而性能要求则自然在工艺能力的范围内。但是可惜的是， 对于大量的其它产品，微处理器等，高性能是它们成功的关键所在，所以数字集 成电路设计者往往想尽办法充分利用所能达到的极限。这时的抽象层次化方法就 运用概率统计进行电源网格完整性分析 不是那么得有用了【2 7 1 。更重要的是，我们认识到：以抽象为基础的方法只能保 证在一定程度上是正确的。比如，一个乘法器的性能可能明显地受它与其环境连 接方式的影响。而且，互连线本身也会产生延时，原因是它们随着尺寸的不断缩 小，互连线所引起的寄生电容，电阻以及电感在电路设计时都是需要考虑的网素。 而且互连线的寄生参数在设计中的影响在今后几年将必然随着集成电路制造工 艺尺寸的不断缩小而不断增加。 其次，设计实现一个单元或者一个模块的合适模型，我们必须对它的内部操 作有深刻的理解。例如，为了找出一个给定设计的主要性能参数，首先必须找出 关键的时序路径。如此同时随着制造工艺的不断缩小，以抽象为基础的模型的其 它一些缺陷变的更加明显了。特别是当一些设计实体或者问题是全局的或者外部 的时候，这些缺陷将给整个电路产生重大不良的影响。例如，电源网格的1 r d r o p 问题可能是局部性的，也可能是全局性的。当相邻位置的一定数量的逻辑门单元 同时有逻辑翻转动作时，就引起局部的i r d r o p 现象。而当芯片某一区域内的逻 辑动作导致其它区域的i r d r o p 时，称之为全局现象。电源网格的电压降会对整 个系统产生以下不利影响：1 ) 功能故障：在芯片工作时，如果全局i rd r o p 过 高，则逻辑门就出现功能故障。2 ) 间歇性的或随数据变化的功能失效：局部i r d r o p 是比较敏感的，它在一些特定的条件下可能会引起逻辑功能失效。3 ) 逻辑 时序不正常：如果全局i rd r o p 变化，但还不至于导致系统的逻辑错误，则表现 为系统的时序问题。像电源电压降，电路同步以及时钟分布这样的问题正变得越 来越关键，而与此同时解决这些问题的关键是要求对数字集成电路设计的复杂性 有着深刻的理解。 最后，集成电路在制造过程中也会产生偏差。这些偏差w 能是由于制造参数 的变化，或者由于封装的电感以及由于时钟信号的模型很差引起的。而对一个设 计进行检查和排除错误则需要电路方面的专门知识。 基于上面所述的理由，我们坚信：对数字集成电路设计技术和方法的深入了 解是一个数字系统设计者应当具备的最基本的条件。虽然他或许不需要每天去处 理电路的细节，但是这些知识将帮助他解决没有预料到的情况并且在分析。个设 计时决定什么因素在起主要作用。 为了比较形象地说明在前面讨论中所提出的问题，让我们看一下电源分布网 s 运用概率统计进行电源阻格完整性分析 格完整性问题对数字设计的挑战。电源网格是为片上器件提供可靠，稳定的 p o w e r g n d 源的一个很重要环节。但是由于集成电路工艺的不断改进，赡：连线的 寄生电阻，电容，电感以及i o 封装对整个芯片的影晌变的不可忽视，使得电源 供应不再是理想中的情况而且变的容易产生波动和偏差。这些偏差不仅容易使得 电路门延迟的增加，降低工作频率而且有可能在电路中引入噪声，从而使得电路 在功能上出错。发生在电源网格的电压降大体上可分为i r 。d r o p 和l d i d td r o p ， 前者是由于互连的寄生电阻引起的，而后者是由封装和互连的片上电感引起的。 对于高性能芯片的设计来说，电源网格总电流高达5 0 1 0 0 安培的情况是并 不罕见的【1 】。而且，由于芯片设计的目益复杂咀及供电电压的下降，电流消耗 将进步增加，从而使得符合电源网格完整性约束变的更难了。 电源网格完整性分析是对百万以上线性器件的电源网格以及芯片上百万以 上非线性器件的分析。现代带有片上储存器的微处理器包含超过两千l 工百万多节 点f 3 1 。作为第一步，这些非线性器件被代替为电流源，这样做的目的是把整个 电源网格化为一个线性系统。然而，仿真这样一个电源网格仍然是一项非常困难 和极具挑战性的工作。而且现在有许多研究都致力于开发出一种快速仿真的技术 【4 1 1 8 1 1 9 1 1 0 。但是，在一般情况下即使对于一个快速仿真器来说，也不可能在 一个合理的时间内仿真一个周期内电源网格的情况。这使得输入向量的选择特别 是那些作用予电路产生最大电压降的输入的选择变为极其的重要。 电源网格分析可以分为基于输入向量和基于非向量这两种方法。基于输入向 量的方法要使用搜索技术以找到这样一组输入向量，这是组使电源网格产生最 大电压降的输入向量。已经有许多方法被提出来( 其中包括遗传算法和一些搜索 技术) 以自动查找到那些使电源网格产生最大电压降的输入向量集合 1 2 1 1 1 3 。 然而，这些方法不仅计算运行起来相当复杂，而且不适合全芯片分析两仅仅适用 于电路中某个模块的查找。并且，这些方法在本质上是理想化的，低估了电源网 格中的电压降进而使一些噪声问题未能引起注意。而基于非向量方法的目标是在 一个有效的方式下计算出最大电压降的上限。一一些能计算出最大电流情况的基于 非向量的方法已经被不断提出来了。这些基于非向量的方法有着快速有效的优 点。但是，这些方法仅仅解决了静态i r - d r o p 分析而不能解决l d i d td r o p 分析， 而l d i d td r o p 分析在电源网格完整性分析中变的日益重要和亟待解决的问题。 9 运用概率统计进行电源网格完整性分析 1 2 论文的组织 第二章介绍了电压降的概念，第三章介绍了分析电压降的困难同时给出了一一 种分层求解算法，然后详细地介绍了一种运用概率统计进行电压降分析的新方 法，最后一章总结全文和展望以后研究方向。 l o 运用概率统计进行电源嘲格完整性分析 第二章电源网格完整性分析概述 2 1 电源网格设计简介 现代数字电子设计技术不断向前发展，与工艺技术进一步缩小的变化相适 应，数字芯片上的内核逻辑的供电电压也逐步降低。供电电源电压减小的一个显 著好处是使整个芯片的功耗降低，然而它同时也带来了芯片噪声容限降低的负面 影响。芯片供电电源网络上的一个很小的电压波动或毛刺噪声，都可能引起芯片 逻辑功能的错误动作，或者影响芯片逻辑动作的速度，降低了芯片的性能。闲此， 电源网格设计显得比以前更加重要和困难。 与此同时，随着半导体工艺向更多节点发展，由于电源网格设计的问题所导 致的整个芯片性能达不到预期要求甚至完全失败的比例越来越高。据不完全统 计：在目前的0 1 8 u r n 和更精细的工艺f ，有7 9 的集成电路设计会遇到电源网 格设计问题，而有高达5 4 的设计会因此而失败 3 l 】。可靠的电源网格设计已经 成为数字设计成功与否的关键因素之一，必须加以认真地考虑。而且，电源和地 线网络的布线将直接影响芯片速度、可靠性及稳定性等性能指标，是集成电路设 计中与产品研制和生产直接相关的重要环节。因此，电源地布线网络的设计、 分析与优化已成为集成电路设计方法中的一项关键技术。 2 1 1 电源网格布线的拓扑结构 在设计电源网格时一般运用的有三种拓扑结构 7 1 1 树状拓扑结构 2 8 】，如图2 1 运用概率统计进行电源网格完整性分析 4 图2 1 树状电源网 图中根节点( 节点0 ) 代表电源压焊块( p a d ) ，叶子节点( 节点4 、5 、6 、7 ) 代 表单元的电源引脚，其它节点( 节点l 、2 、3 ) 代表实际的分支点。电流从根节 点流到下一级，最终流入各叶子节点。由于树结构的特殊性，每个叶子结点都可 以被压缩还原，称为树吸收，这在节点压缩中起到重要的作用。 2 带回路的般图结构【2 8 】，如图2 - - 2 图2 2 带回路的一般图结构电源布线网 3 网状拓扑结构 芯片中的电源供电从第一层金属层开始，通过各中间层的通孔，最后到 达有源器件，各供电金属层上的供电线水平垂直交替前线，上面的金属层上的导 1 2 运用概率统计进行电源网格完整性分析 线较宽，越下面的金属层上的导线越窄。 数学模型如图2 3 图2 3网状结构等效数学模型 运用概率统计进行电源网格完整性分析 2 1 2 电源网格分析的困难 电源网格分析的两个主要困难 l 、现在的电源网格常采用网状结构( m e s h ) ，填充元过多，使得很多稀疏 矩阵求解器不能使用，比如s p i c e 3 对一 解。此外，直接法会产生很多的填充元， 矩阵 6 。 个8 万节点的电路要用6 个小时才能求 而且要耗费很多内存和运算时间来求解 2 、电流模型的建立：百万器件的电流如何提取 因此，电源地布线的设计实际是一个布线设计与优化、分析验证、再布线 设计与优化、再分析验证的一个循环设计进程，需借助e d a 技术开发工具来 加快循环设计过程 2 9 1 。 2 1 3 电源网格设计的四个关键问题 设计电源网格时通常会碰到四个很关键的问题：i r 电压降，接地点电势上 升( g r o u n db o u n c e ) ，l d i d t 和电子迁移( e m ) 5 。进行数字系统设计时必须 同时考虑到这四个问题，在具体工艺参数的要求下，精心设计，并运用适当的电 子设计自动化( e d a ) 工具进行全面的分析验证，以确保最后生产的硅芯片能够按 设计的预期要求那样可靠、稳定、正确地工作。 1 i r 电压降问题 电源网格是为片上器件提供可靠，稳定的p o w e r g r i d 源的一个很重要环 节。但是由于集成电路工艺的不断改进，互连线的寄生电阻，电容，电感以及i o 封装对整个芯片的影响变的不可忽视，使得电源供应不再是理想中的情况而且变 的容易波动偏差。这些偏差不仅容易使得电路门延迟的增加，降低工作频率而且 有可能在电路中引入噪声，从而使得电路在功能上出错。比如，在0 3 5 m m 的j 珏 1 4 运用概率统计进行电源网格完整性分析 层金属工艺下，一个百万晶体管的。网，就有两千万个电容。这会给电路的求 解带来内存和时间上的严重问题。此外，寄生参数的增加使得供电电压不冉是理 想的参考电压，它随着电路工作而波动。流经电源线电阻的电流取决于模块 ( c l o c k ) 的放置，模块与模块之间的相互影响和电阻值。在深亚微米下，低供电 电压、小噪声裕量使i r 电压降问题成为第一影响因子，是设计流程中不可忽略 的。 2 l d i d t 电压降 前面提到的i r d r o p 是由于互连的寄生电阻引起的，而l d i d t d r o p 是由封装 和互连线上的电感引起的。如下面例子所示【2 】：在每一个切换过程中，来自( 或 流入) 电源轨线的瞬态电流都对电容充电( 或者放电) ，如图2 4 所示。无论。 还是k 。连线都是通过压焊线和封装引线连到外部电源上，因而具有一个小可忽 略的串联电感。所以，瞬态电流的变化会在芯片外部和芯片内部的电源电压的之 间产生一个电压差。这一情形在输出压焊快上特别严重，因为驱动外部大电容会 产生一个很大的电流。内部电源电压的偏差会影响逻辑电平并使噪声容限减少。 运用概率统计进行电源艉格完整性分析 p 加 3 电迁移( e m ) d rl 图2 4 外部和内部电源电压问的电感耦合 金属电迁移是一个通用词汇，表示导致芯片上金属互连线断裂、熔化等的 一些失效原因。导致金属电迁移问题的主要原因是金属的长期损耗和金属本身的 焦耳热原理。从某种特定意义上来说，电迁移是芯片金属互连线长期损耗的结果。 焦耳发热是一种同电迁移相关联的特定问题。焦耳发热是指由于很高的交流电流 而导致金属连线某一特定段发热过大。为了减小电迁移的影响，某特定层的金 属连线常常用多层不同材料的会属线以一种三明治的结构加以构造。1 一般额外的 连线层，通常是三明治结构中的最上层和最下层，有更强的抗电迁移能力，能够 1 6 运用概率统计进行电源网格完整性分析 帮助整个金属连线不至于全部断掉。由于电迁移是一个长期损耗的累积结果，邪 么一段金属连线的电子迁移的危险程度常常用流过这段连线的定时间内的平 均电流来加以测量。 电迁移常常表现出经过一段时间后芯片有时序或功能性的错误。如果芯片中 的某一根连线是唯一的，那么当发生电迁移问题以后，会导致整个芯片的功能失 效。如果一些连线本来就有冗余设计的考虑，例如电源网络，当发生电迁移问题 后，其中的一部分连线会断开，而其它部分的连线就会承受较大的i r d r o p 问题。 如果因为电迁移而导致了线路间的短路，那就是整个芯片的失效。 4 接地点电势上升 它的原理和i r 电压降基本一样，不同的是，计算时对金属建立模型外，还 要将树底化为分布式r c 网络。 2 2i rd r o p 分析 上面一节我们简要的介绍了电源网格的些特点以及进行电源网格完整性 分析时所面临的四个关键性问题。在这一节里我们将详细地介绍四个关键性问题 之一的i r d r o p 问题。主要从i r d r o p 问题的成因，进行电压降分析的必要性以 及如何减小电压降这三方面来进行讨论的。 2 2 1i r d r o p 问题的简单介绍 i rd r o p 是指出现在集成电路中电源和地网络上电压下降的一种现象。集成 电路通常会假设在芯片内的电源为理想电源，它能在瞬间给芯片上的所有门单元 ( 也包括宏单元) 提供足够大的电流从而使芯片上的电压保持为统一一的值。实际 上，由于金属连线的宽度越来越窄，导致它的电阻值上升，所以在整个：卷片范围 内将存在定的i rd r o p 。i rd r o p 的大小将依赖于从电源凸点到所计算的逻辑 门单元之间的等效电阻的大小。 1 7 运用概率统计进行电源嘲格完整性分析 如图2 5 所示，外部电压源连接到芯片的电源凸点上，r 到r 1 4 是电源 网格上的等效电阻值，r 2 1 到i 毪4 是电源网格上的等效电阻值，g l 到g 是连接在电源和地之间的逻辑门单元。理想情况下，当对这些逻辑门单元进行仿 真时，v 1 到v 4 都被认为等于，地电压等于。 图2 5 电源网格的基本结构 实际上，电源网格上的真实的电阻值并不是0 。例如当有开关动作时，逻辑 门单元g 的电压在任何时候都要比值小。从外部电源流到g 4 的电流一定流 过整个电源分布网络，导致产生v = i r 的电压降。地信号上的i rd r o p 是指 逻辑门单元g 1 到g 4 处地( ) 电压的上升。 图2 5 同时也说明了电源网格和i rd r o p 的复杂性。假设逻辑门单元g 4 的 电源凸点处的电压为，6 4 所消耗的电流为1 4 安培，而其它逻辑门单元的电 流都为0 ，电流1 4 通过电源网格从外部电源流向g 4 。那么逻辑门单元g 4 处的。 上的i r d r o p 就是： i r d r o pg 4 = l ( 马1 + 置2 + 墨3 + 置4 ) ( 1 ) 1 8 运用概率统计进行电源网格完整性分析 同样，逻辑门单元g 2 的。上的i r d r o p 为 i r d r o pg 2 = x ( 且l + 置2 ) 因此数字电路设计中的每一个逻辑门单元的电流都会对设计中的其它逻辑 门单元造成不同程度的i r d r o p 。如果连接到金属连线一t 的逻辑门单元同时有翻 转动作，那么因此而导致的i r d r o p 将会很大。假定图2 5 中g i 到g 。的瞬态电 流分别为1 1 到1 4 ，那么在g 4 处的i rd r o p 就是1 1 、1 2 、1 3 和1 4 在相应网格电 阻产生的电压降之和。 i rd r o p 可能是局部性的，也可能是全局性的。当相邻位置的一定数量的逻 辑门单元同时有逻辑翻转动作时，就引起局部的i rd r o p 现象。而当芯片某一区 域内的逻辑动作导致其它区域的i r d r o p 时，称之为全局现象。一般来说，当电 源网络中的电流大致相等时，从芯片中央到芯片的边缘，各个潜在的i r d r o p 会 构成一圈圈的圆环，而芯片中心部分的潜在i r d r o p 最大。流过芯片的电流越大， 这些不同i rd r o p 环的范围就会越大。 它的局部性表现在：当某一区域的门同时开关时，在那个区域就会产生很大 的电流，从而导致很大的1 r d r o p ；另方面，如果电源网格上某处的电阻很大， 也会在该处产生很大的i rd r o p 。例如，在图2 5 中，如果r 1 4 的阻值很大， 那么门g 的供电管脚上会产生很大的i rd r o p 。i rd r o p 的全局性表现为芯片上 某些管子的开关动作会直接或间接地影响到其它管子的i rd r o p 。 再来看一下i rd r o p 的峰值和平均值之间的联系与区别。仍以图2 5 为铡： 如果图2 5 中的4 个门同时切换，那么门g 上的i rd r o p 为 ，t r + ：( r ，+ r 2 ) + l ( r + r ：+ r ，) + j ( r + r 2 + r t ，+ r “。而如果对门 g 1 g 4 而言，它们的峰值电流仅仅存在于前l 4 个时钟，那么门上的i rd r o p 的平均值为【。，r t + 。z ( 墨，+ 墨z ) + 1 3 ( 墨，+ r n + 墨，) + 1 4 ( r t + r z + r z ，+ 碍t ) 】。 如此看来，芯片上任意一处的峰值i rd r o p 都比其平均值大很多【3 4 。随着芯片 集成度的提高，芯片中所有管予同时切换的概率将显著降低，从而使得i rd r o p 1 9 运用概率统计进行电源髓格完整性分析 的峰值与其平均值之比逐渐趋向于1 0 。在这种情况下，同步i rd r o p 噪声将集 中体现在时钟切换和b u s 线网上。 i rd r o p 的公式说明了设计中的不同的逻辑门单元在不同时间进行逻辑翻转 的重要性。芯片上任何地方的峰值i r d r o p 要比均值i r d r o p 可能大得多。但随 着芯片的面积的逐步增大，峰值1 rd r o p 与均值i rd r o p 的比率正逐步趋于一致， 因为在一个很大的数字系统中很多门单元同时翻转的概率在急剧减小。同步翻转 导致i rd r o p 噪声的主要因素是时钟、总线信号、信号引脚的翻转，它们可能会 有很多的门单元同步翻转从而产生了i rd r o p 问题。 i rd r o p 的问题表现在常常类似一些时序甚至可能是信号完整性问题，集中 显现在如下方面：1 ) 功能故障：在芯片工作时，如果全局i rd r o p 过高，则逻 辑门就出现功能故障。2 ) 间歇性的或随数据变化的功能失效：局部i rd r o p 是 比较敏感的，它在一些特定的条件下可能会引起逻辑功能失效。3 ) 逻辑时序不 正常：如果全局i r d r o p 变化，但还不至于导致系统的逻辑错误，则表现为系统 的时序问题。 2 2 2m d r o p 分析的必要性 i rd r o p 主要影响时序，同时危及了门的驱动能力和增加整体延迟。相关研 究指出，5 的电压降会引起1 5 以上的延迟。由于rd r o p ，时钟缓冲器的延 迟已经增加了1 0 0 ，这对处理一个裕量为l o o p s 的时钟脉冲相位差来说，特别 是出现在关键路径上，是相当可怕的事。而较大的i rd r o p 将会导致电路的功能 错乱。而且可能的话，时序计算要考虑最坏电压降从而提高准确度 2 6 。现有的 集成电路设计技术不仅不能很好的避免这一现象，相反却在某种程度t 使得i r d r o p 更加严重【1 1 】，具体表现在以下几个方面