基于FPGA的增量调制与解调.doc

毕业设计（论文）任务书题目：基于FPGA的增量调制与解调系 名 信息系 专 业 通信工程 学 号 6008202181 学生姓名 王艺蓉 指导教师 杨敬钰 职 称 副教授 2011年 3 月 15 日一、原始依据（包括设计或论文的工作基础、研究条件、应用环境、工作目的等。）一位二进制码只能代表两种状态，当然就不可能表示模拟信号的抽样值。可是，用一位码却可以表示相邻抽样值的相对大小，而相邻抽样值的相对变化将能同样反映模拟信号的变化规律。增量调制最主要的特点就是它所产生的二进制代码表示模拟信号前后两个抽样值的差别(增加、还是减少)而不是代表抽样值本身的大小，因此把它称为增量调制。在增量调制系统的发端调制后的二进制代码1和0只表示信号这一个抽样时刻相对于前一个抽样时刻是增加(用1码)还是减少(用0码)。收端译码器每收到一个1码，译码器的输出相对于前一个时刻的值上升一个量化阶，而收到一个0码，译码器的输出相对于前一个时刻的值下降一个量化阶。FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。 现场可编程门阵列（FPGA）是可编程器件。其主要特点是：1）采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。 2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 3）FPGA内部有丰富的触发器和I/O引脚。 4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。 5) FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。本课题要求在深入了增量调制与解调的基础之上，使用Altera Quartus仿真增量调制与解调，并在FPGA上实现。二、参考文献 1 沈保锁 侯春萍编著现代通信原理（第二版）北京.国防工业出版社，2010，7 2 樊昌信编著通信原理(第六版)北京国防工业出版社2010，8 3 EDA先锋工作室 王成 蔡海宁 吴继华编著Altera FPGA/CPLD北京：人民邮电出版社，20112 4 夏宇闻编著Verilog数字系统设计教程（第二版）北京航空航天大学出版社20086 5J.BHASKER编著A Verilog HDL，Third Edition (Verilog HDL 入门) 北京航空航天大学出版社2008，9 6 王红，彭亮，于宗光编著.FPGA现状与发展趋势J.电子与封装，2007,7,32三、设计（研究）内容和要求（包括设计或研究内容、主要指标与技术参数，并根据课题性质对学生提出具体要求。）1、理解增量调制与解调的工作原理和调节与解调的系统框图。2、学习软件Altera Quartus的使用方法。3、熟练掌握Verilog语言的编程方法。4、将增量调制与解调中的每个模块逐一进行编程，然后在Altera Quartus软件上进行实现，最终将整个调制与解调过程在Altera Quartus上实现。指导教师（签字）年 月 日审题小组组长（签字）年 月 日天津大学仁爱学院本科生毕业设计（论文）开题报告课题名称 基于FPGA的增量调制与解调系 名信息工程系专 业通信工程学生姓名王艺蓉指导教师杨敬钰一、课题来源及意义1、 增量调制 增量调制简称M或增量脉码调制方式（DM），它是继PCM后出现的又一种模拟信号数字化的方法。1946年由法国工程师De Loraine提出，目的在于简化模拟信号的数字化方法。主要在军事通信和卫星通信中广泛使用，有时也作为高速大规模集成电路中的A/D转换器使用。增量调制的基本原理是于1946年提出的，它是一种最简单的差值脉冲编码。早期的语言增量调制编码器是由分立元件组成的。随着模拟集成电路技术的发展，70年代末出现了音节压扩增量调制集成单片，80年代出现了瞬时压扩集成单片，单片内包括了开关电容滤波器与开关电容积分器，集成度不断提高，使增量调制的编码器的体积减小，功耗降低。增量调制具有以下三个特点：电路简单；数据率低于40千比特/秒时，话音质量好，增量调制一般采用的数据率为32千比特/秒或16千比特/秒；抗信道误码性能好，能工作于误码率为10-3的信道，因此,增量调制适用于军事通信、散射通信和农村电话网等中等质量的通信系统。增量调制技术还可应用于图像信号的数字化处理。2、FPGAFPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言（Verilog 或 VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flipflop）或者其他更加完整的记忆块。PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。 PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。二、国内外发展现状PLD/FPGA的开发软件包括Altera公司的 QuartusII 、Xilinx 公司的ISE WebPack、Lattice 公司的isplever Base。对于PLD产品，一般分为：基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺的中小规模PLD，以及基于查找表（Look-Up table）技术，SRAM工艺的大规模PLD/FPGA。自1985年Xilinx公司推出第一片现场可编程逻辑器件（FPGA）至今，FPGA已经历了十几年的发展历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门，乃至当新世纪来临之即，国际上现场可编程逻辑器件的著名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。以FPGA为代表的数字系统现场集成技术发展的一些新动向，归纳起来有以下几点：一、深亚微米技术的发展正在推动了片上系统（SOPC）的发展。二、芯片朝着高密度、低压、低功耗的方向挺进。三、IP库的发展及其作用。三、研究目标 在Quartus II软件上实现增量调制与解调。四、研究内容1、理解增量调制与解调的工作原理和调节与解调的系统框图。2、学习软件Altera Quartus的使用方法。3、熟练掌握Verilog语言的编程方法。4、将增量调制与解调中的每个模块逐一进行编程，然后在Altera Quartus软件上进行实现，最终将整个调制与解调过程在Altera Quartus上实现。五、研究方法与手段1、软件结构设计根据增量调制与解调的系统框图，可以得出需要几个模块 (1)相减器模块 (2)判决器模块 (3)积分器模块 (4)低通滤波器模块 (5)脉冲发生器模块3、Altera Quartus软件仿真4、仿真调试成功后在硬件环境下实现增量调制与解调。 6、 进度安排1、2011.12.10-2012.03.05 查找资料，了解增量调制的基本原理，初步学会Altera Quartus的使用方法，完成开题报告2、2012.03.06-2012.03.16 展开研究，完成开题报告 3、2012.03.17-2012.03.24 深入学习并与指导老师沟通研究构思设计方案 4、2012.03.25-2012.04.03 利用Verilog语言知识编写程序5、2012.04.04-2012.04.24 尝试利用Altera Quartus 实现仿真6、2012.04.25-2012.05.10 仿真调试成功后在硬件环境下实现增量调制与解调7、2012.05.11-2012.06.01 撰写论文，准备答辩。七、方案可行性分析方案经过合理分析以及老师的讲解与指导，具有可行性。八、主要参考文献1 沈保锁、侯春萍现代通信原理（第二版）北京.国防工业出版社，2010，72 樊昌信通信原理(第六版)北京国防工业出版社2010，8 3 EDA先锋工作室、王成、蔡海宁、吴继华Altera FPGA/CPLD北京：人民邮电出版社，201124 夏宇闻Verilog数字系统设计教程（第二版）北京航空航天大学出版社200865J.BHASKERA Verilog HDL，Third Edition (Verilog HDL 入门) 北京航空航天大学出版社2008，96 王红，彭亮，于宗光.FPGA现状与发展趋势J.电子与封装，2007,7,32选题是否合适： 是 否课题能否实现： 能 不能指导教师（签字）年 月 日选题是否合适： 是 否课题能否实现： 能 不能审题小组组长（签字）年 月 日 毕业设计（论文）说明书题目： 基于FPGA的增量调制与解调系 名 信息工程系 专 业 通信工程 学 号 6008202181 学生姓名 王艺蓉 指导教师 杨敬钰 2012年6月8日摘 要本文的设计采用FPGA来实现增量调制M的调制与解调。采用增量调制M的调制与解调方法基于量化噪声和过载噪声及实现复杂性等综合因素的考虑，采用FPGA进行实现是考虑到高速的数据处理以及AD和DA的高速采样。本课题主要包含以下几个方面的研究：首先对增量调制M技术的应用发展情况作简单介绍，并对其调制解调原理进行了详细的阐述。在理解原理的基础上，将调制解调进行模块化划分，提出了实现的思路和方法。其中包括比较电路，积分器，双稳判决器，低通滤波器。其次在FPGA上实现了增量调制的大部分模块。其中调制端的各个模块的功能都已经实现，并综合在一起，下载到开发板上进行了在线仿真。接口电路的测试和在线仿真已经完成。最后提出了硬件实现的方案以及三种芯片的选型与设计，给出了简要的电路图和时序图。关键词：增量调制M ; FPGA ; verilog HDLARATBST Design based on FPGA to realize the delta modulation M modulation and demodulation. The delta modulation M modulation and demodulation method based on the quantization noise and overload and realize the noise, and other comprehensive factors to consider the complexity, and system based on FPGA is to consider the high-speed data processing and AD and DA high-speed sampling. This subject mainly include the following several aspects of the study: First to delta modulation M technology application development simply introduced, and the principle of demodulation in detail. On the basis of the principle of understanding, will demodulation are modular division, this paper points out the ideas and methods. Including more circuit, integrators, bistable judgment implement, low pass filter. Second FPGA to realize the delta modulation of most of the module. In the modulation, the function of each module of all has been achieved, and comprehensive together, download to development board in the online simulation. Interface circuit testing and online simulation has been completed. Finally put forward the hardware realization scheme and three type selection and design of the chip, are presented the circuit diagram and timing diagram.Key words: delta modulation, DM：FPGA；verilog HDL目 录第一章 绪论11.1 课题背景11.2 通信系统简介11.3 PCM简介21.4 增量调制应用发展与技术介绍31.5 FPGA简介41.6 Verilog语言简介41.7 Quartus II软件简介51.8 Modelsim软件简介51.9 论文安排5第二章 增量调制原理72.1 增量调制简介72.2 增量调制编码介绍72.3 增量调制的基本框图8第三章 增量解调原理103.1 增量解调简介103.2 增量解调基本框图与原理103.3 增量调制的抗噪声性能103.4 量化噪声123.5 过载噪声12第四章 增量调制与解调的设计实现144.1 积分器144.2 比较电路144.3 双稳判决器144.4 脉冲发生器14第五章 仿真实现155.1 Verilog语言简介155.2 Quartus II软件简介175.3 Modelsim软件简介185.4 增量调制在Quartus 上实现的电路图195.5 测试程序215.6 运行结果245.7 结果分析26第六章 总结27参考文献28附录29外文资料中文译文致谢31天津大学仁爱学院2012届本科生毕业设计（论文）第一章 绪论1.1 课题背景人类通信的历史悠久而漫长，最远的通信可追溯到几千年前的古代。广义上，通信是指任何通过传输煤质把信息从一个地方传到另一个地方的过程。人类通信历史虽然久远，但是人类真正进入现代通信信息社会不过一百多年的历史。以1837年发明莫尔斯电报为起点，人类社会才进入了以电波为通信手段的通信时代。现代通信技术融入了计算机技术、数字信号处理以及EDA技术等多方面成果，使通信这个领域发生了革命性的变化。增量调制简称 ，它是继PCM之后出现的又一种模拟信号数字化方法。最早是由法国工程师De Loraine于1946年提出来的，其目的在于简化模拟信号的数字化方法。在以后的三十多年间有了很大发展，特别是在军事和工业部门的专用通信网和卫星通信中得到广泛应用，不仅如此，近年来在高速超大规模集成电路中已被用作A/D转换器。随着微电子设计技术与工艺的发展，数字集成电路从电子管、集体管、中小规模集成电路、超大规模集成电路逐步发展到今天的专门集成电路（ASIC）。ASIC的出现降低了产品的生产成本，提高了系统的可靠性，缩小了设计的物理尺寸，推动了社会的数字化进程。但ASIC因设计周期长、改版投资大、灵活性差等缺陷制约着它的应用范围。硬件工程师们希望有一种更灵活的设计方法，可根据需要在实验室就能设计、更改大规模数字逻辑，研制自己的ASIC并马上投入使用，这是提出可编程逻辑器件的基本思想。FPGA（FieldProgrammable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。1.2 通信系统简介通信系统用以完成信息传输过程的技术系统的总称。现代通信系统主要借助电磁波在自由空间的传播或在导引媒体中的传输机理来实现，前者称为无线通信系统，后者称为有线通信系统。当电磁波的波长达到光波范围时，这样的电信系统特称为光通信系统，其他电磁波范围的通信系统则称为电磁通信系统，简称为电信系统。由于光的导引媒体采用特制的玻璃纤维，因此有线光通信系统又称光纤通信系统。一般电磁波的导引媒体是导线，按其具体结构可分为电缆通信系统和明线通信系统；无线电信系统按其电磁波的波长则有微波通信系统与短波通信系统之分。另一方面，按照通信业务的不同，通信系统又可分为电话通信系统、数据通信系统、传真通信系统和图像通信系统等。由于人们对通信的容量要求越来越高，对通信的业务要求越来越多样化，所以通信系统正迅速向着宽带化方向发展，而光纤通信系统将在通信网中发挥越来越重要的作用。1.3 PCM简介PCM中文称脉码调制，由A.里弗斯于1937年提出的，这一概念为数字通信奠定了基础，60年代它开始应用于市内电话网以扩充容量，使已有音频电缆的大部分芯线的传输容量扩大2448倍。到70年代中、末期，各国相继把脉码调制成功地应用于同轴电缆通信、微波接力通信、卫星通信和光纤通信等中、大容量传输系统。80年代初，脉码调制已用于市话中继传输和大容量干线传输以及数字程控交换机，并在用户话机中采用。在光纤通信系统中，光纤中传输的是二进制光脉冲“0”码和“1”码，它由二进制数字信号对光源进行编码调制而产生。而数字信号是对连续变化的模拟信号进行抽样、量化和编码产生的，称为PCM（Pulse-code modulation），即脉冲编码调制。这种电的数字信号称为数字基带信号，由PCM电端机产生。现在的数字传输系统都是采用脉码调制（Pulse-code modulation）体制。PCM最初并非传输计算机数据用的，而是使交换机之间有一条中继线不是只传送一条电话信号。PCM有两个标准（表现形式）即E1和T1。 中国采用的是欧洲的E1标准。T1的速率是1.544Mbit/s，E1的速率是2.048Mbit/s。 脉冲编码调制可以向用户提供多种业务，既可以提供从2M到155M速率的数字数据专线业务，也可以提供话音、图象传送、远程教学等其他业务。特别适用于对数据传输速率要求较高，需要更高带宽的用户使用。脉冲编码调制就是把一个时间连续，取值连续的模拟信号变换成时间离散，取值离散的数字信号后在信道中传输。脉冲编码调制就是对模拟信号先抽样，再对样值幅度量化，编码的过程。抽样，就是对模拟信号进行周期性扫描，把时间上连续的信号变成时间上离散的信号，抽样必须遵循奈奎斯特抽样定理。该模拟信号经过抽样后还应当包含原信号中所有信息，也就是说能无失真的恢复原模拟信号。它的抽样速率的下限是由抽样定理确定的。抽样速率采用8Kbit/s。 量化，就是把经过抽样得到的瞬时值将其幅度离散，即用一组规定的电平，把瞬时抽样值用最接近的电平值来表示,通常是用二进制表示。 量化误差：量化后的信号和抽样信号的差值。量化误差在接收端表现为噪声，称为量化噪声。 量化级数越多误差越小，相应的二进制码位数越多，要求传输速率越高，频带越宽。 为使量化噪声尽可能小而所需码位数又不太多，通常采用非均匀量化的方法进行量化。 非均匀量化根据幅度的不同区间来确定量化间隔，幅度小的区间量化间隔取得小，幅度大的区间量化间隔取得大。 一个模拟信号经过抽样量化后，得到已量化的脉冲幅度调制信号，它仅为有限个数值。 编码，就是用一组二进制码组来表示每一个有固定电平的量化值。然而，实际上量化是在编码过程中同时完成的，故编码过程也称为模/数变换，可记作A/D。 话音信号先经防混叠低通滤波器，进行脉冲抽样，变成8KHz重复频率的抽样信号（即离散的脉冲调幅PAM信号），然后将幅度连续的PAM信号用“四舍五入”办法量化为有限个幅度取值的信号，再经编码后转换成二进制码。对于电话，CCITT规定抽样率为8KHz，每抽样值编8位码，即共有28=256个量化值，因而每话路PCM编码后的标准数码率是64kb/s。为解决均匀量化时小信号量化误差大，音质差的问题，在实际中采用不均匀选取量化间隔的非线性量化方法，即量化特性在小信号时分层密，量化间隔小，而在大信号时分层疏，量化间隔大。 在实际中使用的是两种对数形式的压缩特性：A律和U律，A律编码主要用于30/32路一次群系统，U律编码主要用于24路一次群系统。A律PCM用于欧洲和中国，U律PCM用于北美和日本。1.4增量调制应用发展与技术介绍增量调制简称M或增量脉码调制方式（DM），它是继PCM后出现的又一种模拟信号数字化的方法。1946年由法国工程师De Loraine提出，目的在于简化模拟信号的数字化方法。主要在军事通信和卫星通信中广泛使用，有时也作为高速大规模集成电路中的A/D转换器使用。对模拟信号采样，并用每个样值与它的预测值的差值对周期脉冲序列进行调制，简称M或DM。已调脉冲序列以脉冲的有、无来表征差值的正负号，也就是差值只编成一位二进制码。 增量调制的基本原理是于1946年提出的，它是一种最简单的差值脉冲编码。早期的语言增量调制编码器是由分立元件组成的。随着模拟集成电路技术的发展，70年代末出现了音节压扩增量调制集成单片，80年代出现了瞬时压扩集成单片，单片内包括了开关电容滤波器与开关电容积分器，集成度不断提高，使增量调制的编码器的体积减小，功耗降低。增量调制获得广泛应用的原因主要有以下几点：l 在比特率较低时，增量调制的量化信噪比高于PCM的量化信噪比；l 增量调制的抗误码性能好。能工作于误码率为的信道中，而PCM要求误比特率通常为；l 增量调制的编译码器比PCM简单。增量调制最主要的特点就是它所产生的二进制代码表示模拟信号前后两个抽样值的差别(增加、还是减少)而不是代表抽样值本身的大小，因此把它称为增量调制。在增量调制系统的发端调制后的二进制代码1和0只表示信号这一个抽样时刻相对于前一个抽样时刻是增加(用1码)还是减少(用0码)。收端译码器每收到一个1码，译码器的输出相对于前一个时刻的值上升一个量化阶，而收到一个0码，译码器的输出相对于前一个时刻的值下降一个量化阶。1.5 FPGA简介当采用基于FPGA的嵌入式系统时，在设计周期之初不必为每个模块做出用硬件还是软件的选择。如果在设计中间阶段需要一些额外的性能，则可以利用FPGA中现有的硬件资源来加速软件代码中的瓶颈部分。由于FPGA中的逻辑单元是可编程的，可针对特定的应用而定制硬件。因此，仅使用所需要的硬件即可，而不必做出任何板级变动(前提是FPGA中的逻辑单元足够用)。设计者不必转换到另一个新的处理器或者编写汇编代码，就可做到这一点。使用带可配置处理器的FPGA可获得设计灵活性。设计者可以选择如何实现软件代码中的每个模块，如用定制指令，或硬件外围电路。此外，还可以通过添加定制的硬件而获取比现成微处理器更好的性能。另一点要知道的是，FPGA有充裕的资源，可配置处理器系统可以充分利用这一资源。算法可以用软件，也可用硬件实现。出于简便和成本考虑，一般利用软件来实现大部分操作，除非需要更高的速度以满足性能指标。软件可以优化，但有时是不够的。如果需要更高的速度，利用硬件来加速算法是一个不错的选择。FPGA使软件模块和硬件模块的相互交换更加简便，不必改变处理器或进行板级变动。设计者可以在速度、硬件逻辑、存储器、代码大小和成本之间做出折衷。利用FPGA可以设计定制的嵌入式系统，以增加新的功能特性及优化性能。1.6 Verilog语言简介Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。Verilog HDL的最大特点就是易学易用，如果有C语言的编程经验，可以在一个较短的时间内很快的学习和掌握，因而可以把Verilog HDL内容安排在与ASIC设计等相关课程内部进行讲授，由于HDL语言本身是专门面向硬件与系统设计的，这样的安排可以使学习者同时获得设计实际电路的经验。所以，我们在这用Verilog语言对其进行编程。Verilog HDL是目前应用最为广泛的硬件描述语言Verilog HDL可以用来进行各种层次的逻辑设计，也可以进行数字系统的逻辑综合，仿真验证和时序分析等。 1.7 Quartus II软件简介Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 1.8 Modelsim软件简介Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。 1.9论文安排本论文完成的是对增量调制与解调在FPGA的实现工作。本文的内容安排如下：第一章：绪论。主要概述了增量调制与解调技术的背景及FPGA技术的简介。第二章：增量调制的调制原理。主要介绍了增量调制技术的基本原理以及各模块之间的关系。第三章：增量解调原理。主要介绍了解调技术的基本原理以及增量调制抗噪声性能。第四章：增量调制与解调的设计实现。主要介绍了增量调制模拟电路的实现方法以及各个模块的简介第五章：仿真实现，在Quartus II软件上进行增量调制与解调的编程，然后在Modelsim软件上进行软件仿真，证实程序的可行性，然后再在Quartus II软件商进行硬件仿真。第六章：总结。第七章：感谢。第二章 增量调制原理2.1增量调制简介增量调制简称M，它是继PCM之后出现的又一种模拟信号数字化方法。最早是由法国工程师De Loraine于1946年提出来的，其目的在于简化模拟信号的数字化方法。在以后的三十多年间有了很大发展，特别是在军事和工业部门的专用通信网和卫星通信中得到广泛应用，不仅如此，近年来在高速超大规模集成电路中已被用作A/D转换器。 增量调制获得广泛应用的原因主要有以下几点：l 在比特率较低时，增量调制的量化信噪比高于PCM的量化信噪比；l 增量调制的抗误码性能好。能工作于误码率为的信道中，而PCM要求误比特率通常为；l 增量调制的编译码器比PCM简单。增量调制最主要的特点就是它所产生的二进制代码表示模拟信号前后两个抽样值的差别(增加、还是减少)而不是代表抽样值本身的大小，因此把它称为增量调制。在增量调制系统的发端调制后的二进制代码1和0只表示信号这一个抽样时刻相对于前一个抽样时刻是增加(用1码)还是减少(用0码)。收端译码器每收到一个1码，译码器的输出相对于前一个时刻的值上升一个量化阶，而收到一个0码，译码器的输出相对于前一个时刻的值下降一个量化阶。2.2增量调制编码介绍我们知道，一位二进制码只能代表两种状态，当然就不可能表示模拟信号的抽样值。可是，用一位码却可以表示相邻抽样值的相对大小，而相邻抽样值的相对变化将能同样反映模拟信号的变化规律。因此，采用一位二进制码去描述模拟信号是完全可能的。 编码的基本思想：假设一个模拟信号x(t) (为作图方便起见，令x(t) 0)，可以用一时间间隔为t，幅度差为 的阶梯波形x(t)去逼近它，如图1所示。只要t足够小，即抽样频率fs = 1/t 足够高，且足够小，则x(t) 可以相当近似于x(t)。在这里把 称作量化阶，t=Ts 称为抽样间隔。图2-1简单增量调制的编码过程x(t)逼近x(t)的物理过程是这样的：在时刻用x(t)与x(t)比较，倘若x(t)x(t)，就让x(t)上升一个量阶段，同时M调制器输出二进制“1”；反之就让x(t)下降一个量阶段，同时M调制器输出二进制“0”。根据这样的编码思路，结合图2-1的波形，就可以得到一个二进制代码序列010101111110。除了用阶梯波x(t)去近似x(t)以外，也可以用锯齿波xo(t)去近似x(t)。而锯齿波xo(t)也只有斜率为正(/t)和斜率为负（-/t)两种情况，因此也可以用“1”码表示正斜率和“0”码表示负斜率，以获得一个二进制代码序列。即当f(it)f(it_)时，上升一个，发“1”码； 当f(it)0，则Po(0)=1；t=t时，e(t)=f(t)-f(t_)0，则Po(t)=1；t=2t时，e(2t)=f(2t)-f(2t_)0，则Po(3t)=1；t=4t时，e(4t)=f(4t)-f(4t_)0，则Po(5t)=1；t=6t时，e(6t)=f(6t)-f(6t_)0，则Po(6t)=1；以此类推，即可得到如图2-3所示的波形。细心的读者会发现图2-3中的f(t)和图2-1的波形不一样。其实，图2-1的阶梯波只是为了形象地说明增量调制原理，而实际积分器的输出波形如图2-3（d）所示图2-3 增量调制过程示意图第三章 增量解调原理3.1增量解调简介为了完成整个通信过程，发送端调制出的信号必须在接收端通过解调恢复出原始模拟信号。M信号的解调比较简单，用一个和本地解码器一样的积分器即可。在接收端和发送端的积分器一般都是一个RC积分器。解调过程就是图3-1中的积分过程。当积分器输入“1”码时，积分器输出产生一个正斜变的电压并上升一个量化台阶；而当输入“0”码时，积分器输出电压就下降一个量化台阶。3.2 增量解调基本框图与原理图3-1 增量调制译码(解调)示意图为了保证解调质量，对解码器有两个要求：l 每次上升或下降的大小要一致，即正负斜率大小一样。l 解码器应具有“记忆”功能，即输入为连续“1”或“0”码时，输出能连续上升或下降。对积分器的输出信号进行低通滤波，滤除波形中的高频成分，即可得到与原始模拟信号十分近似的解调信号，如图3-1所示。3.3 增量调制的抗噪声性能与PCM系统一样，对于简单增量调制系统的抗噪声性能，仍用系统的输出信号和噪声功率比来表征。M系统的噪声成分有两种，即量化噪声与加性噪声。由于这两种噪声互不相关的，所以可以分别进行讨论和分析，由信号功率与这两种噪声功率的比值，分别被称为量化信噪比和误码信噪比。3.3.1 量化信噪比从前面的分析可知，量化误差有两种，即一般量化误差和过载量化误差，由于在实际应用中都是采用了防过载措施，因此，这里仅考虑一般量化噪声。在不过载情况下，一般量化噪声e(t) 的幅度在-到范围内随机变化。假设在此区域内量化噪声为均匀分布，于是e(t) 的一维概率密度函数为： (3-1)因而e(t) 的平均功率可表示成： (3-2) 应当注意，上述的量化噪声功率并不是系统最终输出的量化噪声功率，从图4可以看到，译码输出端还有一个低通滤波器，因此，需要将低通滤波器对输出量化噪声功率的影响考虑在内。 为了简化运算，可以近似的认为e(t)的平均功率均匀地分布在频率范围（0，fs）之内。这样，通过低通滤波器(截止频率为)之后的输出量化噪声功率为： (3-3) 设信号工作于临界状态，则对于频率为的正弦信号来说，结合式(6-38)给出的信号幅值最大值，可以推导出信号最大输出功率： (3-4)利用式(6-43)和式(6-44)经化简和近似处理之后，可以得系统最大量化信噪比： (3-5)3.3.2 误码信噪比由误码产生的噪声功率计算起来比较复杂，因此，这里仅给出计算的思路和结论，详细的推导和分析请读者参阅有关资料。其计算的思路仍然是结合图3-1中接收部分进行分析的，首先求出积分器前面由误码引起的误码电压及由它产生的噪声功率和噪声功率谱密度，然后求出经过积分器以后的误码噪声功率谱密度，最后求出经过低通滤波器以后的误码噪声功率为： (3-6)式中为低通滤波器低端截止频率，为系统误码率,可以求出误码信噪比为： (3-7)结合式(2-5)和式(2-7)可以得到总的信噪比为： (3-8)从上面分析可以看出，为提高M系统抗噪声性能，采样频率fs越大越好；但从节省频带考虑，fs越小越好，这两者是矛盾的，要根据对通话质量和节省频带两方面的要求提出一个恰当的数值。3.4 量化噪声在分析M系统量化噪声时，通常假设信道加性噪声很小，不造成误码。在这种情况下，M系统中量化噪声有两种形式，一种是一般量化噪声，另一种则被称为过载量化噪声。如图3所示的量化过程，本地译码器输出与输入的模拟信号作差，就可以得到量化误差e(t)，具体计算方法为：，的波形是一个随机过程。如果的绝对值小于量化阶，即，在到范围内随机变化，这种噪声被称为一般量化噪声。3.5 过载噪声过载量化噪声(有时简称过载噪声)发生在模拟信号斜率陡变时，由于量化阶是固定的，而且每秒内台阶数也是确定的，因此，阶梯电压波形就有可能跟不上信号的变化，形成了包含很大失真的阶梯电压波形，这样的失真称为过载现象，也称过载噪声，如果无过载噪声发生，则模拟信号与阶梯波形之间的误差就是一般的量化噪声， ，可以统称其为量化噪。当出现过载时，量化噪声将急剧增加，因此，在实际应用中要尽量防止出现过载现象。为此，需要对系统中的量化过程和系统的有关参数进行分析。设抽样时间间隔为t，则上升或下降一个量化阶，可以达到的最大斜率K(这里仅考虑上升的情况)，可以表示为： (3-9)这也就是译码器的最大跟踪斜率。显然，当译码器的最大跟踪斜率大于或等于模拟信号x(t)的最大变化斜率时，即： (3-10)译码器输出能够跟上输入信号的变化，不会发生过载现象，因而不会形成很大的失真。但是，当信号实际斜率超过这个最大跟踪斜率时，则将造成过载噪声。因此，为了不发生过载现象，则必须使和的乘积达到一定的数值，以使信号实际斜率不会超过这个数值。因此，可以适当地增大或来达到这个目的。对于一般量化噪声，由图3-2(a)不难看出，如果增大则这个量化噪声就会变大，小则噪声小。采用大的虽然能减小过载噪声，但却增大了一般量化噪声。因此，值应适当选取，不能太大。不过，对于M系统而言，可以选择较高的抽样频率，因为这样，既能减小过载噪声，又能进一步降低一般量化噪声，从而使M系统的量化噪声减小到给定的容许数值。通常，M系统中的抽样频率要比PCM系统的抽样频率高得多(通常要高两倍以上)。图 3-2量化噪声第四章 增量调制与解调的设计实现根据简单增量调制编、译码的基本原理，可组成简单M系统方框图如图3-1所示。发送端编码器由相减器、判决器、积分器及脉冲发生器（极性变换电路）组成的一个闭环反馈电路。判决器是用来比较xo(t)与x(t)大小，在定时抽样时刻如果x(t)- x(t)0输出“1”；x(t)- x(t)0输出“0”； x(t)由本地译码器产生。系统中收端译码器的核心电路是积分器，当然还包含一些辅助性的电路，如脉冲发生器和低通滤波器等。4.1 积分器无论是编码器中的积分器，还是译码器中的积分器，都可以利用RC电路实现。当这两种积分器选用RC电路时，可以得到近似锯齿波的斜变电压，这时RC时间常数的选择应注意下面的情况：当RC越大，充放电的线性特性就越好，但RC太大时，在时间内上升(或下降)的量化阶就越小，因此，RC的选择应适当，通常RC选择在(1530) t范围内比较合适。4.2 比较电路f(it)和f(it_)的差值，可以用一个比较电路（减法器）来完成。4.3 双稳判决器量化编码可以用一个双稳判决器执行，并生成双极性二进制码。接收到增量调制信号以后，经过脉冲发生器将二进制码序列变换成全占空的双极性码，然后加到译码器(积分器)得到这个锯齿形波，再经过低通滤波器即可得输出电压。与的区别在于经过信道传输后有误码存在，进而造成 与存在差异。当然，如果不存在误码，与的波形就是完全相同的，即便如此，经过低通滤波器以后也不能完全恢复出，而只能恢复出，这是由量化引起的失真。因此，综合起来考虑，经过低通滤波器以后得到的中不但包括量化失真，而且还包含了误码失真。由此可见，简单增量调制系统的传输过程中，不仅包含有量化噪声，而且还包含有误码噪声，这一点是进行抗噪声性能分析的根据。4.4 脉冲发生器用一个脉冲发生器发生二进制信号。第五章 仿真实现本增量调制与解调是基于FPGA实现的，所以运用verilog