（通信与信息系统专业论文）基于fpga的多路e1反向复用传输芯片的设计与实现.pdf

摘要 随着电信数据传输对速率和带宽的要求变得越来越迫切，原有建成的网络是 基于话音传输业务的网络，已不能适应当前的需求。而建设新的宽带网络需要相 当大的投资且建设工期长，无法满足特定客户对高速数据传输的近期需求。 反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个 低速数据链路上进行传输，在接收端再还原为高速数据流。本文提出一种基于 f p g a 的多路e 1 反向复用传输芯片的设计方案，使用四个e l 构成高速数据的透 明传输通道，支持e l 线路问最大相对延迟6 4 m s ，通过链路容量调整机制，可以 动态添加或删除某条e 1 链路，实现灵活、高效的利用现有网络实现视频、数据等 高速数据的传输，能够节省带宽资源，降低成本，满足客户的需求。 系统分为发送和接收两部分。发送电路实现四路e l 的成帧操作，数据拆分采 用线路循环与l 帧问插相结合的方法，a 路插满一帧( 3 0 时隙) 后，转入b 路e 1 问插数据，依此类推，循环间插所有的数据。接收电路进行h d b 3 解码，帧同步 定位( 子帧同步和复帧同步) ，线路延迟判断，f i f o 和s d r a m 实现多路数据的 对齐，最后按照约定的高速数据流的帧格式输出数据。整个数字电路采用v e r i l o g 硬件描述语言设计，通过前仿真和后仿真的验证。以3 0 万门的f p g a 器件作为硬 件实现，经过综合和布线，特别是写约束和增量布线手动调整电路的布局，降低 关键路径延时，最终满足设计要求。 关键词： f p g a 反向复用e l 链路 s d r a m a b s t r a c t a st h ep o i n to f g r o w t ho f t e l e c o m m u n i c a t i o ni ss h i f t e dt ot h ed a t as e r v i c ef r o mt h e t e l e p h o n es e r v i c e ，w h a tr e q u i s i t i o nf o rt r a n s f e rr a t eo ft h ed a t aa n db a n d w i d t hb e c o m e m o r ea n dm o r eu r g e n t n e t w o r kb u i l tu po nt h eb a s i so fs p e e c ho r i g i n a l l yc a n ta l r e a d y m e e tt h ep r e s e n td e m a n d b u i l dn e wb r o a d b a n dn e t w o r kn e e ds i z a b l ei n v e s t m e n ta n d l o n g t i m e i ti su n a b l et os a t i s f y s p e c i f i c c u s t o m e r sr e c e n td e m a n d sf o rd a t a t r a n s m i s s i o na tah i g hs p e e d t h i sp a p e rp u tf o r w a r dd e s i g na n dd e v e l o p m e n to fi n v e r s em u l t i p l e x i n gi n t e r f a c e c h i pb a s e do nf p g a , u s i n gf o u re lst of o r mt h et r a n s p a r e n tt r a n s m i s s i o np a s s w a yo f t h eh i g h - s p e e dd a t at h el a r g e s td e l a yo fr e l a t i v ee ll i n k si s6 4 m s ，t h r o u g hs u p p o r t i n g l i n k c a p a c i t ya d j u s t m e n ts c h e m et o a d d e da n dd e l e t ee lc h a i n v e r yf l e x i b l e ， h i g h - e f f i c i e n tt r a n s m i s s i o nw h i c hm a k eu s eo fe x i s t i n gn e t w o r kt or e a l i z eh i g h s p e e d d a t at r a n s m i s s i o n ，s u c ha sv i d e o ，d a t a ，c a ns a v eb a n d w i d t hr e s o u r c e s ，m e e tc u s t o m e r s d e m a n d s t h es y s t e mi sd i v i d e di n t os e n ta n dr e c e i v e dt w op a r t s s e n d i n gc i r c u i tf o r me1 f l a m eo p e r a t e ，d a t at r a n s m i s s i o na d o p tc i r c u i tc i r c u l a t i o na n df r a m ei n s e r tm e t h o dt h a t c o m b i n et o g e t h e re ll i n k s w h o l ec i r c u i td e s i g nu s i n gv e r i l o gh a r d w a r ed e s c r i b e l a n g u a g ea n dp a s st h ev e r i f i c a t i o n r e g a r d i n gf p g ad e v i c e 鲢t h eh a r d w a r er e a l i z a t i o n ， t h r o u g hs y n t h e s i z i n ga n dl a y o u t ，r e d u c et h ek e yr o u t ed e l a yt i m ea n dm e e tt h ed e s i g n i n g r e q u i r e m e n tf i n a l l y k e y w o r d ：f p g ai n v e r s em u l t i p l e x i n ge 1l i n k ss d r a m 创新性声明 本文声明所呈交的论文是我个人在导师的指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容外，论文不包 含其他人已经发表或撰写过的研究成果；也不包含为获得西安电子科技大学或其 他教育机构的学位或证书而使用过的材料。与我一同工作过的同志对本研究所作 的任何贡献均已在论文中做了明确的说明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。 本人签名盘堑日期 关于论文使用授权的说明 2 0 0 # - f 本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究 生在校攻读学位论文工作的知识产权单位属西安电子科技大学。本人保证毕业离 校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学学校 有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或 部分内容，可以采用影印、缩印或其他复制手段保存论文。( 保密论文解密后遵守 此规定了 本学位论文属于保密在年解密后适用本授权书。 本人签名盘叠 导师签名鱼斗囊境z 第一章绪论 第一章绪论 随着电信的增长点由以电话为代表的通信服务向以数据为代表的信息服务转 移，对数据传输速率和带宽的要求变得越来越迫切，而原有建成的网路是基于话 音传输业务的网络，已不能适应当前的需求。而建设新的宽带网络需要相当大的 投资且建设工期长，无法满足特定客户对高速数据传输的近期需求。反向复用技 术可以灵活、高效的利用现有网络实现视频、数据等高速数据的传输，能够节省 带宽资源，满足客户的需求。 1 1 反向复用技术 传统的复用技术是将多个低速数据流复用到一个单一的高速数据通道中，在 这个通道的另一端将该高速数据流分解和还原为低速数据流。通常的频分多路复 用f d m 、时分多路复用t d m 、波分多路复用w d m 等都属于传统的复用技术范 畴。 在传统的复用方式中，对电路来说，要么选择e i t i ，要么选择e 3 t 3 ，前者 满足不了带宽资源的需求，后者的使用费用较昂贵，从e 1 到e 3 的跨度较大，不 便于网络带宽的灵活扩容。 a t m 论坛在1 9 9 7 年推出基于a t m 的i n v e r s em u l t i p l e x i n gf o ra t l v l ( i v i a ， 反向多路复用) s p e c i f i c a t i o nv e r s i o n1 0 ，在1 9 9 9 年3 月对v e r s i o n1 0 做了修改， 推出了i n v e r s e m u l t i p l e x i n g f o r a t m ( i m a ) s p e c i f i c a t i o n v e r s i o n1 1 ，在v e r s i o n1 1 中引入了i m ap i c s ( p r o t o c o li m p l e m e n t a t i o nc o n f o r m a n c es t a t e m e n t s ) 、定义了 i m a 控制协议i c p ( i m ac o n t r o lp r o t o c 0 1 ) 的工作方式和一种适合于i m a 的管理 信息库m i b ( m a n a g e m e n ti n f o r m a t i o nb a s e ) 。 a t m 论坛基于a t m 协议模型，提出a t i v l 的反向多路复用。与传统的复用 技术相反，a t m 的反向多路复用是将一个单一的高速a t m 信元流在发送端拆散 并放在两个或者多个低速链路上进行传输。在接收端将两个或者多个低速a t m 信元流还原为原高速a t m 信元流，其工作原理如图1 1 所示。 在发送端a ，来自a t m 层的单一高速a t m 信元流c 、b 、a 利用一种循 环分配机制被顺序地放到了物理传输链路l i n k # 0 、l i n k # i 、l i n k # 2 上：在 接收端b ，将收到的低速a t m 信元流解复用，还原为原信元流c 、b 、a 并传 到a t m 层。 在a 、b 端，我们所看到的好像是一条i m a 虚链路( 也称为i m a 链路组或 i m a 链路群) 。其带宽近似等于l i n k # 0 、l i n k # 1 、l i n k # 2 上的速率值之和。 !基于f p g a 的多路e l 反向复用传输芯片的设计与实现 如果物理传输链路l i n k # o 、l i n k # 1 、l i n k # 2 中有一条l i n k 因某种原因出 了问题故障，那么这条i m a 虚链路的带宽就要动态的减少一条l i n k 的速率值； 相反，如果因扩容要增加一条或者几条l i n k ，那么，i m a 虚链路的带竟就自动 地增加一条或者几条l i n k 的速率值。 t i m e 曰田囚 卜 ab l i n k 撑oa i m a 组i m a 组 o l i n k 拌lb o l i n k 撑2c 图1 ，1a t m 的反向多路复用工作原理 1 2 本文研究的背景 t i m e + 曰曰囚 随着我国国家信息基础设施建设的发展，现已经拥有了丰富的信道资源。以 欧洲及我国的标准为例，现有的传输信道带宽有2 ，0 4 8 m b s ，3 4 3 6 8 m b s ， 1 5 5 5 2 m b s ，6 2 20 8 m b s 等几个等级。伴随着各种通信业务迅猛发展。要求传输 从低速到高速各种不同速率约数据，面且前无论准同步数字体系( p d 毋还是同步 数字体系( s d h ) ，都是以2 0 4 8 m b s ( e 1 ) 为基础复用形成的。因此要求我们考虑充 分利用已有的e 1 资源，满足各种业务的需求。 尽管反向多路复用是a t m 论坛基于a t m 协议模型提出的，但其思想的耪髓 完全可以应用于其他领域。借鉴a t m 提出的l m a 思想，提出多路e l 的反向复 用技术。就可以经济、灵活的组织现有网络传输高速数据，投资成本小，节省网 络资源，提高带宽的利用率，是一种行之有效的做法。 目前已有利用多路e l 传输数据的整机设备出现，如有将视频编解码器与数 据传输合为一体的设备，而数据的传输部分就采用的是多路e l 反向复用。但是， 很少见到单独的芯片，特别是不能支持较大的数据链路相对延迟与链路容量动态 调整机制，这样不能灵活和高效的满足客户对传送音频、视频或其他数据的不同 需求，也会造成带宽瓷源的浪费，提高用户的使用成本。 1 - 3 本文研究的内容 本文的内容作为“光纤综合业务传输关键技术及设备研究”项目的组成部分， 第一章绪论 提出借鉴a t m 的反向多路复用、s d h 设备中虚级联和链路容量调整机f l i l ( l c a s ) 思想，研究多路e l 的反向复用技术，以四路e l 构成数据的传输链路，支持根据 链路的好坏提供动态添加或删除某条e l 链路，实现高速数据的透明传输，如图 1 2 所示。 商 f 数据流 发送 a。 接收 ， 部分 r- 部分 r 接口 rl 接口 y r 电路 nl电路 图i2 反向复用示意图 据流 e i 又称3 0 3 2 路p c m 基群，是数字通信系统的基础，它的结构基于话音传 输，采用时分复用( t d m ) 方式将3 0 个话路和各种同步信息组合成为2 0 4 8 k b s 的 数码流。它以帧结构为基准，每帧3 2 个时隙( t s ：t s 0 - - - t s 3 1 ) ，8 b i t t s ，每秒8 0 0 0 帧，故比特率为2 0 4 8 m b i t s 。1 6 帧构成一个复帧( f 0 - f 1 5 ) 。t s 0 用于帧同步定位， t s l 6 传送各种信令，其余3 0 个时隙是信息位。传送有用信息。 s d h 设备中的虚级联和链路容量调整机$ 1 ( l c a s ) ，使s d h 设备能够具有多 业务承载能力，可以对i p 、以太网数据包或其他高速业务提供完美支持。这里借 鉴其基本思想，以实现本文的e l 链路动态添加或删除，保证数据传输的可靠性。 系统由数据发送和数据接收两大部分组成。发送端，用帧间插的方式拆分高 速数据流，在a 路插满一帧e l 数据后，再在b 路间插数据，依此类推，循环间 插各路数据。这样就把一路高速数据反向复用成多路e 1 数据流。接收端完成发 送部分的逆变换过程，还原出高速数据。 各路数据通过不同的传输路径，因线路存在固有延时，会使各路数据在接收 端的到达时间各不相同，产生各路e 1 数据之问的相对延迟，要想正确恢复出高 速数据，接收端必须存储先到来线路的数据，且等到所有链路的数据都到来后， 再按照正确的顺序组成高速数据。为了提供大的存储容量，用片外 s d r a m ( s y n e h r o n o u sd y n a m i cr a m ) 作为接收端各路数据的缓存。采用双向数据 传输，在数据传输的同时，完成信令的传送。这样可以支持链路的动态链接。根 据线路的好坏添加和删除某条e l 链路，提高信道的利用率。 设计安排在e l 的t s 0 传送帧同步码和c r c ( c y c l i cr e d u n d a n c yc h e c kc o d e ) 校验码，t s l 6 传送帧编号、复帧编号( 把复帧从0 编号到3 i ，用于检测线路之 间的延迟) 、告警信号( l o s 、a i s 、l o f 告警等) 、链路建立时的请求信号和回 告信号。 为了收、发端的信号完全同步，接收端采用从收到的h d b 3 正负极性码中提 取时钟信号，作为接收端的主时钟。然后进行h d b 3 解码，变换成n r z 码，进 基i ：f p g a 的多路e l 反向复用传输芯片的设计与实现 入帧同步定位电路( 完成帧同步和复帧同步) 、c r c 校验电路、线路延迟判断电 路。最后使用f i f o 和s d r a m 实现多路数据的对齐和输出，包括f i f o 控制电路、 s d r a m 控制电路以及各种数据的变换电路，按照约定的高速数据漉帧格式输出 高速数据。 采用v c r i l o g 硬件描述语言设计整个数字电路，这样不仅利于设计文档的管 理，而且方便设计的修改和扩充，还可以在不同f p g a 器件之间实现移植。全都 电路均通过前仿真和后仿真的验证。 选用a c t e l 公司p r o a s i c 里坠! f l a s h 系列a p a 3 0 0f p g a 器件作为设计的硬 件实现，该器件具有3 0 万等效系统门，能够支持a s i c 和f p g a 设计开发工具相 结合，使设计更高效可靠，且支持对下载数据的加密功能。经过综合和布线，报 告显示f p g a 内部逻辑资源的使用率已达8 7 3 ，资源相对紧张，且最高时钟工 作于4 8 m h z ，对延迟有较高的要求，为了使芯片能正常工作，采用写约束和增量 布线手动调整电路的布局，降低关键路径延时，最终满足设计要求。 第= 章基本概念 第二章基本概念 本章主要介绍设计中用到的一些基本知识和i t u t 相关的协议，其中包括e l 帧格式及其在p d h 、s d h 数据传输中的应用，虚级联和链路容量调整机制( l c a s ) ， 接收端为存储数据而使用的s d r a m 。 2 1e 1 的帧结构及其应用 目前无论准同步数字体系( p d h ) ，还是同步数字体系( s d h ) ，都是以 2 0 4 8 m b s ( e 1 ) 为基础。本文提出利用多路e 1 作为高速数据传输通道，这就需要 对e l 的帧结构及其在p d h 、s d h 中的应用有深入的了解。 2 21 语音信号数字化 数字通信是以数字信号的形式来传递消息，而语音信号是幅度、时间取值均 连续的模拟信号，所以数字通信所要解决的首要问题是模拟信号的数字化，即榭 数变换( a d 变换) 。模数变换的方法主要有脉冲编码调制( p c m ) 、差值脉冲编 码调制( d p c m ) 、自适应差值脉冲编码调制( a d p c m ) ，增量调制( d m ) 等。 在此只介绍p c m 的基本概念。 语音信号的能量主要集中在3 0 0 - - 3 4 0 0 i - i z 频率范围内。经过带通滤波后的话 音信号首先受到8 0 0 0 次s 的抽样，形成如图2 1 ( b ) 所示的脉幅调制( p a m - - p l u s a m p l i t u d em o d u l a t i o n ) 信号。根据奈奎斯特抽样定理，该p a m 信号完全代表了 原模拟信号。进一步将p a m 信号的每个抽样依其幅度编码成一个8 位二进制的 码字，便可以得到图2 1 ( c ) 所示的p c m 信号。编码规则有a 律和觯两种。前者 在欧洲和我国普遍采用，后者主要在北荚和日本流行。图2 1 ( c ) 中的p c m 信号称 为基带信号，它的速率为 r o = 8 8 0 0 0 = 6 4k b s 式( 3 1 ) 2 2 2 时分复用及3 0 3 2 路p c m 系统 时分复用( t d mt i m ed e v i s i o nm u l t i p l e x i n g ) 是指将多个信源的数字信息以 时间分割方式插入同一个物理信道，其效果与模拟网中的频分复用( f d i 哟类似。 以t d m 方式传输数字信号时，数字流被分割成一段一段的帧( f r a m e ) 。帧定义了 信道上的一个时间区域，在这个时间区域内信号以一定的格式传送。时分复用必 须采取恰当的技术使远距离的接收端能够识别和恢复这种帧结构。例如发送端在 !基于f p g a 的多路e l 反向复用传输芯片的设计与实现 每i 顷开始的时候发送一个特殊的鹞组，接收端则利用检测这个特征码来进行帧定 位( 同步) 。 对基带p c m 信号进行多路调制，形成如图2 1 a 恫a 8 qn m 酢( p ) n 孵f f l m r1 1 f a ：i ( z c rn 图2 6 实现l c a s 需要传送的信息 如图2 , 6 所示，虚级联和l c a s 的实现需要相互之间传送如下信息： * m f i - - 帧编号信息，在发送端各通道的m f i 相同，每发一帧加1 。接收端通 过该信息确定不同通道问的物理延迟，以准确地恢复原始数据。 s q 一通道指示信号。该信息指示虚级联中各支路信号的间插次序。接收端 根据该信息恢复净荷。参加虚级联的各通道有唯一的s q 值，s q 值连续，第一个 被发送的通道s q = 0 ，第二个s q - - 1 ，依此类推。接收端根据该信息，可正确恢 复源信息。 + c t r l 一指示通道在虚级联中的状态。这个字节用于请求添加或者删除v c g 中的某个通道。 + m s t - - m s t 是接收端给远端发送端的通道状态回告信息，由接收端对接收 到的通道进行相应状态检测后产生，并送给发送端。 + r sa c l 【一是接收端给远端发送端的l c a s 调整确认回告信息。当某v c g 通道所属的r sa c k = l 时，说明接收端对应的v c g 有l c a s 调整。 旦基于f p g a 的多路e 1 反向复用传输芯片的设计与实现 2 3s d r a m 在接收端对齐四路数据时，为了支持较大的四路数据延迟，这里选用片外 s d r a i v l 做数据的存储器。s d r a m ( s y n c h r o n o u sd y n a m i cr a m ，同步动态随机 存储器) 是一剃一大容量的存储器，具有体积小、速度快、功耗低、存储容量大、 价格便宜等优点，目前已广泛应用于计算机内存中。但是，s d r a m 的控制比较 复杂，输入输出接口与目前大多数数字处理系统不兼容。 这里以i c s i 的i s 4 2 s 1 6 1 0 0 为例对s d r a m 作简要介绍。i s 4 2 s 1 6 1 0 0 的存储 容量为1 6 m b ，被组织成5 2 4 2 8 8 字节1 6 b i t x 2 - b a n k ，管脚如图2 7 v c c i t1 、，w- no h d l 匝2 4 9卫l ；0 1 5 l k 3 1 旺3 - nl r 0 1 4 g n d q 匝4 7 卫a h d 。 l 瑚匝5 柏卫i t 0 1 3 b 0 3n -b4 5卫t s 0 1 2 v c c q 匝 44卫煳 b 0 4 匝 3耵卫” m 匝l 4 2 1 7i - n 1 0 g n d q i t1 0 4 1卫o h t 瞄n - 妁卫9 b 0 7 匝 1 2铷卫i o b v c c c i n -1 3硼卫v , ，c q l d q m 匝 1 i暂卫h c 霭匝 1 5*卫m 蘅匝 1 日葛卫c l k 丽匝 f f钳卫c k e 酉匝 侣鞴卫h c a ”i t1 9越卫船 a 1 0 正却 m卫柏 。正2 1 袖卫肘 1 正 2 2卫 b 垃匝 a卫 6 a 匝n 2 t卫朋 v c c 匝 2 t ；奢- 1 1 g n d 图271 s 4 2 s 1 6 1 0 0 管脚图 a 0 a l l ：地址输入信号，其中a 0 a 1 0 为行地址输入，a c 卜a 7 为列地址， a 1 l 为b a n k 选择； i 0 0 i 0 1 5 ：数据输入输出信号； c l k ：系统时钟信号： c k e ：系统时钟使能信号； c s ：片选使能信号，低电平有效； r a s ：行地址选通信号，低电平有效； c a s ；列地址选通信号，低电平有效； w e ：写使能信号，低电平有效。 第二章基本概念 l d q m 为屏蔽i 0 低字节，o d q m 为屏蔽i 0 高字节。 v c c 为电源，g n d 为电源地，v c c q 为i o 管脚电源。g n d q 为u o 管脚 地，n c 为不接。 表2 2s d r a m 基本操作及控制信号 命令名称c sr a sc a sw e 模式寄存器配罨( m r s ：m o d er e g i s t e rs e t )llll 激活操作( a c t ：b a n ka c t i v a t e )llhh 预充电( p i l e ：p r e e h a r g es e l e c t e db a n k ) llhl 读操作( r e a d r e a d a ：r e a d r e a dw i t ha u t o - p m e h a r g e )lhll 写操作( w r l ww r i t a ：w r i t e w r i t ew i 山a u t o p r e c h a r g e )lhlh 突发操作停l e ( b s t ：b u r s ts t o p )l hhl 自动刷新( r e f ：a u t o r e f r e s h )lllh 窄操作( n o p ：n oo p e r a t i o n )lhhh i s 4 2 s 1 6 1 0 0 主要特点： ( 1 ) 所有的操作控制信号、输入输出数据都与外部时钟同步，以时钟的上 升沿为基准； ( 2 ) 芯片的两个b a n k 可同时、独立操作； ( 3 ) 可编程的突发长度( b u r s tl e n g t h ) 及c a s 延迟： ( 4 ) 自动刷新、自我刷新功能； ( 5 ) 字节控制的数据屏蔽功能。 s d r a m 的使用必须遵循特定的状态转移。它的状态包括：上电( p o w e r o n ) ， 预充电( p r e c h a r g e ) 。空闲( i d l e ) ，模式寄存器设置( m r s ) ，自动刷新( a u t o r e f r e s h ) ， 自我刷新( s e l f - r e f i e s h ) ，下电( p o w e ro f t ) ，激活( a c t ) ，读( r e a d ) ，写( w r i t e ) ， 时钟悬停( c l o c ks u s p e n d ) ，带预充电读( r e a dw i t hp r e c h a r g e ) ，带预充电写( w r i t e w i t hp r e c h a 唱e ) 等。简化的s d r a m 工作状态转移图如图2 8 所示。 s d r a m 加电后，先进入初始化状态：首先必须执行预充电指令( p r e c h a r g e ) 为两个b a n k 预充电，然后执行自动刷新指令( a u t o - r e f r e s h ) 两次，接着配置模式 寄存器；设定突发类型( b u r s t t y p e ) 、突发读写长度( b u r s tl e n g t h ) 等。然后进入工作 状态，可以进行数据的读写操作。另外，与s r a m 不同点是，必须每1 2 8 m s 内对 s d r a m 刷薪4 0 9 6 次，使数据能够持续保存。 坚基于f p g a 的多路e l 反向复用传输芯片的设计与实现 图28s d r a m 工作状态转移图 第三章系统设计 第三章系统设计 本章详细讨论多路e l 反向复用传输芯片的设计方案，传送数据的帧结构， 以及各模块的具体功能和实现。 3 1 系统总体设计 我们很容易得到图3 1 所示的单向数据传输系统。把高速数据流拆分成多路 e 1 的方向称为发送方向，丽把多路e 1 数据恢复成高速数据流的方向称为接收方 向。 发送电路按照e l 帧格式。把高速数据流反向复用成4 路数据传输。数据拆分 采用线路循环与帧问插相结合的方法，即a 路插满一帧( 3 0 时隙) 后，转入b 路e 1 间插数据，依此类推，循环间插所有的数据。 在远端把接收到的多路e 1 数据送入接收电路，接收电路提取各种同步信号和 刚钟信息，把多路e 1 数据恢复成高速数据。 高速数据流 ) 发送 链路b 。接收 链路c。 电路电路 链路d 流 图3 1单向e l 链路反相复用数据传输示意图 、 这个过程会涉及到如下几个关键问题。 ( a ) 由于采用多路e 1 传输数据，各路数据通过不同的传输路径，而线路存 在固有延时，会使每路数据在接收端到达时间各不相同，产生各路e l 数据之间 的相对延迟。要想正确恢复出高速数据，接收端必须采用大的r a m 存储先到来 线路的数据。s d r a m ( s y n c h r o n o u sd y n a m i cr a m ) 因其存储容量大且价格相对低 廉，本文选用片外s d r a m 做各路数据的缓存，提供较大各路相对延迟时间。 ( b ) 接收端必须等到所有线路的数据都到来后，再按照正确的顺序组成高速 数据。如果某条线路出现故障，接收端会一直处于等待，系统进入死锁状态，无 法正常工作。这里不能无限期的等待每路e 1 数据的到来，丽是事先限定一个最 大相对延迟时问( 6 4 m s ) ，在此时间内收到数据的链路，为可用线路，这样可以 避免系统进入死锁状态。 ( c ) 数据正常传输中，如果某条线路突然出现故障，接收端检测给出l o s 、 a i s 、l o f 等告警信号，缺少一路数据，无法正确恢复出原高速数据。设计基于 基于f p g a 的多路e 1 反向复用传输芯片的设计与实现 l c a s 协议，采用双向数据传输，实现发送端与接收端之间握手信号传递，如图 32 所示。通过反向链路把告警信息传给发送端，让其立即切断在该路上传输有效 数据，降低信息发送速率，改发链路测试数据；此后，如果接收端检测到该线路 恢复正常，为了提高线路的利用率，同样把该信息传给发送端，请求添加该线路， 以更高速率传输数据。这样可以自动增加和删除链路，即所谓的线路动态链接。 最终的数据传输设计如图3 2 所示。 k 发送 叫嚣悼 接收 一 ： r 电路电路 _ _ _ _ _ 一 f i l o 一 o r d q i s ：o ：， i 0 1 5 一i o o 图3 1 0s d r a m 与控制系统接口 因为高速数据的时钟频率为8 m h z ，在这里选取s d r 触妊工作的时钟也为 8 m h z ，该8 m 时钟产生的方法是：前面在接收端四路e 1 的提取时钟电路经过锁 相环己获得各路的8 m 时钟。依据轮循的方法从中选出一个，作为s d r a m 的工 基于f p g a 的多路e 1 反向复用传输芯片的设计与实现 作时钟( s d8 m ) ：如果e 1 链路经过延迟判断模块检测a 路可用，则选择a 路 的8 m 时钟作为s d r a m 工作时钟；如果a 路不可用，两b 路可用，就选择b 路，作为s d r a m 的工作时钟：依次类推，可以得到s d r a m 的读写时钟。 这里s d r a m 读写的时钟频率远高于数据的输入和输出频率，且选出的 s d r a m 工作时钟只是四路时钟的一路，在s d r a m 写入时会牵扯异步电路的问 题。设计在s d k a m 前后各加一级f i f o ，用f i f o 来实现异步电路问题的处理， 写入f i f o 时是各自e 1 路提取的2 m 时钟。读出时则采用经过线路选择后的8 m s d r a m 工作时钟。 另一方面，s d r a m 的数据线宽度是1 6 位，使用输入f i f o 、输出f i f o 可以 将数据由8 位变化为1 6 位，实现与s d r a m 的配合工作。 每路e 1 分配大小为6 4x8 b i t 的f i f o 。f i f d 分为上下两页，每页恰好能够存 储一个e l 整帧的数据，上页写入时下页读出，下页写入时上页读出，这样保证 f i f o 读、写操作不会冲突。图3 8 中输入f i f o 、输出f i f o 、f i f o 控制模块、s d r a i v i 以及s d r a m 控制模块共同构成高速数据流的对齐电路。 各路2 m 时钟向 f i f o 写入数据 用s o _ a m 时钟依次 向s d r a m 写 数 用s o _ s m 时钟从s d r a m 读出数据写入各路的f i f o 图3 1 1s d r a m 与f i f o 配合工作 用s o _ g m 时钟从f i f o 中恢复出8 m 高遗数据 对齐电路的工作过程如下：e l 数据流按循环方式依次向a 、b 、c 、d 路的 输入f i f o 写入数据，当f i f o 有一页写满后，通过发握手信号的方式告知s d r a m 控制模块，然后按照s d r a m 的要求把数据从8 位变换成1 6 位写入s d r a m ，由 于6 4 m s 的最大线路延迟为每路数据分配的s d r a m 空间要能够满足存储6 4 m s 的e 1 数据，当可用线路的数据全部到来后，就可以告知输出f i f o 把数据从 第三章系统设计 s d r a m 中读出，写入各自的输出f i f o ，然后依次从a 、b 、c 、d 路的输出f i f o 中读出8 位并行数据，高速数据接口模块再按要求把并行数据转换成串行数据， 这样高速数据流就恢复了。 如图3 1 l 所示，输入f i f o 位于s d r a m 前端，也称前f i f o ，输入f i f o 的 特点是写的慢，读的快，之间由页满指示信号协调。各个f i f o 的写入速率为2 m b s ， 而读出速率为8 m b y t e s 。各路采用各自的时钟以2 m b s 的速率串行写入数据上 页写满后写下页，写入始终是在不间断的进行，一页写满后给出一个页满指示信 号；读出则根据该页满指示信号，由较高频率的8 ms d r a m 工作时钟控制，每 次读出一个整页的数据，读出操作只在一页写满后进行一次。 s d r a m 按地址分为a 、b 、c 、d 四块，分别存储对应的数据。s d r a m 的 写地址要求依照接收端在“f s l 6 时隙提取的线路号、复帧号和子帧号共同组成。 线路号：两位编码。 o o 表示a 路，o l 表示b 路，l o 表示c 路，1 1 表示d 路。 复帧号：五位编码，每3 2 个复帧出现一次循环。 0 0 0 0 0 表示第一个复帧，0 0 0 0 1 表示第二个复帧， 示第3 2 个复i 帧。 子帧号：四位编码，因每个复帧有1 6 个子帧。 0 0 0 0 表示第一个子帧，0 0 0 1 表示第二个子帧，1 1 1 1 表示第 1 6 个子帧。 由此可以看出，数据写入s d r a m 时是有规律的，每一个数据都有其唯一的 线路号、复帧号、子帧号，存放时在s d r a m 中都有其特定的存放位置，写入时 只需按照该数据所在的线路、复帧和子帧产生写地址【线路号：复帧号：子帧号】， 将其写入s d r a m 。读出时，在最晚的一路数据到来时，再等待6 4 m s ，然后直接 从s d r a m 的起始位置，依次循环读出s d r a m 中a 、b 、c 、d 块数据，每块读 一个子帧，然后去读下一块，这样得到的数据刚好和发送端间插数据时采用的方 法相同；a 路一整帧的数据完成后，转入b 路的数据，。 输出f i f o 位于s d r a m 后端，也被称为后f i f o ，主要特点是写的快，读的 慢，它们之间由页空指示信号来协调。写入速率为8 m b y t e s ，而读出速率为8 m b s 。 当有一页f i f o 为空，读出s d r a m 的数据以8 m b y t e s 写入到f i f o 中去，一次 写满整个f i f o 页；而对f i f o ，的读出操作按8 1 v l b s 的速率不问断的进行，a 路 f i f o 读完，读b 路f i f o ，循环进行下去。 第四章系统的实现及测试 第四章系统的实现及测试 2 9 完成系统设计后，就需要进行硬件实现。系统全部采用v e r i l o g 硬件描述语 言设计数字电路，经过前仿真和后仿真验证，e d a 工具完成综合，就进入f p g a 实现阶段。 4 1 v e r i l o gh d l 设计大规模数字电路 硬件描述语言( h d l - - h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 是一种用形式化方法来 描述数字电路和没汁数字逻辑系统的语言。设计者可以利用这种语言来描述自己 的设计思想，然后利用e d a 工具进行仿真，再自动综合到门级电路，最后就可 用a s i c 或f p g a 实现其功能。 v e r i l o gh d l 的特点：它能够形式化地抽象表示电路的结构和行为；支持逻辑 设计中层次与领域的描述；可借用高级语言的精巧结构来简化电路的描述：具有 电路仿真与验证机制以保证设计的正确性；支持电路描述层次由高层到低层的综 合转换；硬件描述与实现工艺无关。 特别是v e r i l o gi - i d l 输入法具有与工艺无关性的优点。使得在功能设计、逻 辑验证阶段，不必过多考虑门级及工艺的具体实现细节，只需要利用系统设计时 对芯片的要求，施加不同的约束条件，即可设计出实际电路。 本设计采用自项向下( t o p - d o w n ) 的方法，按照功能模块，把系统逐级划分 为基本单元。分别完成各个基本模块的电路设计、仿真验证等工作，然后进行系 统级仿真验证。 v e r i l o gh d l 代码输入完成后，采用s y n o p s y s 公司d e s i g nc o m p l i e r 完成设计 综合，生成门级网表，供f p g a 布局、布线。 4 2f p g a 实现 本设计采用a c t e l 公司的p r o a s i c ! 丝lf l a s hf a m i l y 系列a p a 3 0 0 的f p g a 。 a c t e lp r o a s i c ：丝lf l a s hf a m i l yf p g a s 是a c t e l 第二代采用f l a s h 工艺的 f p g a 。该系列f p g a 器件通过采用非易失f l a s h 技术集成了a s i c 和可编程器件 的优点，从而可以运用现存的a s i c 和f p g a 设计流程、设计工具实现高密度系 统。a p a 3 0 0 提供高达3 0 万个系统等效门，7 2 k b i t s 的双口s r a m ，用户可用i o 管脚数1 5 8 个，并支持5 0 m i - i z 的p c i 总线特性。由于采用f l a s h 技术，允许所有 基于f p g a 的多路e l 反向复用传输芯片的设计与实现 功能在上电时被激活，不需要外部启动p r o m 来对器件编程，从而提供一种安全 机制来阻止接触到编程信息，实现加密特性。 该系列器件通过先进的基于f l a s h 的o 2 2pm l v c m o s 处理过程来实现非易 失和再编程特性，该l v c m o 具有四层金属。 该系列器件可以提供可与门阵列比拟的粒度，其核由大置的t i l e s 构成。通过 恰当的f l a s h 开关编程。每一个t i l e s 能实现边沿触发、电平触发或3 输入l 输出 逻辑功能。由于精细的粒度、灵活的路由资源和丰富的f l a s h 开关，对于高密度 设计，可以实现1 0 0 的利用率和超过9 5 的布线能力。t i l e s 和大的功能函数通 过一个4 级路由层相互连接。 用户可对有f i f o r a m 控制逻辑的内置双口s r a m 定义深度和宽度、选择 同步或异步运算、奇偶产生或校验。 与s r a mf p g a s 不同，p r o a s i cp l u sf l a s hf a m i l yf p g a s 采用一种上电即被 激活的i s pf l a s h 开关作为编程的基本元件。在这个开关电路中，两个晶体管共 享一个浮动门，该浮动门存储着编程信息。1 一个是感应晶体管，只用来写入和验 证浮动门电压；另一个是开关晶体管，可以用来连接，分离路由网络或用来构造逻 辑，也可以用来擦除浮动门。 图4 1h a s h 开关 p r o a s i c 逝的一大结构优点是全局网络的设置，该全局网络功耗和延时都 非常小。p r o a s i c u s 提供4 个全局时钟树。该高性能的全局网络是低歪斜、高 扇出网络，可连到外部p i n 或内部逻辑。这些网络通常用来作为时钟、r e s e t 和其 它要求少量歪斜的高扇出网络。 p r o a s ! cp l u s 的设计流程如图4 2 所示： 第四