（电子科学与技术专业论文）应用于pciexpress的125ghz高性能锁相环的设计与实现.pdf

国防科学技术大学研究生院学位论文 a b s t r a c t p h a s e - l o c k e dl o o p ( p l l ) h a sb e e nw i d e l yu s e di nv a r i o u ss e q u e n t i a ls y s t e m s b e c a u s eo fi t su n i q u ef r e q u e n c y m u l t i p l ea n dp h a s e l o c k a si n t e g r a t e dc i r c u i t s 丘e q u e n c ye x c e e d sg h z ，t h es k e wa n dj i t t e ro fs y s t e mc l o c kh a sb e e nr e q u e s t e dm o r e s t r i c t l y , s op l ld e s i g ne n c o u n t e r sg r e a tc h a l l e n g e s o n et y p i c a la p p l i c a t i o no fh i g h s p e e dp l li s t o p r o d u c ep c i e x p r e s s c l o c ka n dm a i n t a i ni t s s y n c h r o n i z a t i o n ， p c i - e x p r e s sr e q u e s t st h a tt h ec l o c kh a v eh i g hs t a b i l i z a t i o na n dv e r yl o w j i t t e r a f t e rr e s e a r c h i n gt h ep l lt h e o r yt h o r o u g h l y , t h i sp a p e rh a sd e s i g n e da n d r e a l i z e dam i x e d1 2 5 g h zp l li pc o r eb yf u l lc u s t o md e s i g nb a s e do n0 1 3 p m t e c h n o l o g y , w h i c hi sa p p l i e dt op c i - e x p r e s s t h ep o s t - l a y o u th s p i c es i m u l a t i o n i n d i c a t e st h a tt h ep l lw o r k sc o r r e c t l y , a n da l lk i n d so fc i r c u i tp a r a m e t e r sa c h i e v et h e i n i t i a lh i g hl e v e l s t h em a j o rr e s e a r c hw o r ka n di n v e n t i o no f t h i sa r t i c l ei si n c l u d i n g 嬲 f o l l o w s ： 1 s t u d yt h ep r i n c i p l eo fc h a r g ea n dd i s c h a r g eo nc h a r g ep u m p s ，a n de l i m i n a t e t h ec u r r e n to v e r s h o tt h r o u g hv o l t a g ef o l l o w e r , a tt h es a m et i m e ，t h i sp a p e rh a s e m p l o y e dam e t h o dw i t hp a r a l l e lb y p a s sc a p a c i t o r s w h i c hr e s t r a i n st h ec h a r g ea n d d i s c h a r g ec u r r e n tp u l s ee f f e c t i v e l y 2 s t u d yt h el o c ks t a t eo fp l l ，a l o c kd e t e c tc i r c u i ti sd e s i g n e db yc o m b i n i n gt h e c h a r g ea n dd i s c h a r g ep r i n c i p l ea n dt h ec h a r a c t e r i s t i co fs c h m i t tt r i g g e r , t h u st h e c k c u i tp e r f o r m a n c ei sm e t 3 b ya n a l y z i n gt h ec h a r a c t e r i s t i c so f v a r i o u so s c i l l a t o r s ，a1 g h z - 1 5 g h zh i 曲 p e r f o r m a n c eo s c i l l a t o ri si m p l e m e n t e dt h r o u g hm a t c h i n gd e s i g n sa n da d o p t i n gt h e t h r e e - s t a g ed i f f e r e n t i a ls t r u c t u r e 4 e m p l o yt h ed e l i c a t ec o r r e c t i n gp r i n c i p l ea b o u td u t y c y c y l ei np l ld e s i g n ，s o t h ed u t y c y c l eo fp l lo u t p u tm a i n t a i n sa b o u t5 0 w i t h o u td i v i d e db y2 ，w h i c hh a s g r e a t l yr e d u c e d t h ed i f f i c u l t yo f d e s i g n i n go s c i l l a t o r s 5 s t u d yt h el a y o u td e s i g no fm i x e dp l l s ，t h e ng i v ep l l l a y o u tm a t c h i n g sa n d s a f e g u a r d st h a ta l la n a l o gc i r c u i t sn e e d a sar e s u l t ，i ta v o i d sm u c h n o i s ei n t e r f e r i n g t h el a y o u tp o s ts i m u l a t i o ns h o w si tw o r k sw e l l 6 s t u d yt h et e s to f h i g h - f r e q u e n c ym i x e dp l l ，w eh o p et ot e s ti ta f t e r w a r d k e yw o r d s ：p l l s k e wa n dj i t t e r , p c i - e x p r e s s ，d u t y - c y c l e ，f r e q u e n c y m u l t i p l e ，p h a s e l o c k ，l o c kd e t e c t ，p v t , i pc o r e 第i i 页 国l 游科学技术大学研究生院学位论文 表目录 表4 1 电流源m 1 管的模拟数据3 2 表4 2 不同控制电压下振荡器输出的h s p i c e 模拟结果3 9 表5 1p c i e _ p l l 芯片接口5 7 第1 n 页 国防科学技术大学研究生院学位论文 图目录 图1 1 内核时钟和系统时钟保持同步1 图2 1 锁相环结构。5 图2 2 电荷泵型锁相环结构框图7 图2 3d 触发器型p f d 7 图2 4p f d 工作波形 图2 5 锁定状态下p f d 工作波形8 图2 6p f d c p l p f 组合系统的线性度测试。9 图2 7p f d c p 几p f 组合系统输出相应的斜坡近似。9 图2 ，8p f d c p l p f 组合系统的阶跃响应9 图2 9 简单电荷泵锁相环线性模型l o 图2 1 0 环路增益特性1 1 图3 1 稳定性随i s k v c o 减小而下降1 5 图3 2c p p l l 的根轨迹图 图3 3 增加c 2 减小纹波1 5 图3 4 采用保护环保护敏感电路1 7 图3 5 理想p f d 1 8 图3 6 电荷泵的电流死区1 8 图3 7 实际p d 对小的输入相位差的响应1 9 图3 8 电流源失配的影响 图3 9 电荷泵等效电路2 l 图3 1 0l p f 输出波形2 l 图3 1 l 跟踪法消除过冲电路2 1 图3 1 2 理想信号与抖动信号2 2 图4 1p c i ep l l 整体结构2 5 图4 2p c i ep l l 鉴相器时序图2 6 图4 3p c i ep l l 鉴相器逻辑示意图2 7 图4 4d f f 电路结构2 7 图4 5p f d 版图2 8 图4 6p f d 版图后模拟结果2 9 图4 7 电荷泵原理图2 9 图4 8p c i ep l l 电荷泵电路结构3 0 第1 v 页 里堕型兰茎查查竺翌窒生堕兰些丝苎 图4 9 基本电流镜结构31 图4 1 0 引入射极跟随器的电荷泵消除过冲模拟结果3 4 图4 1 l 改进后的电荷泵充电模拟波形3 5 图4 1 2v c o 电压一频率函数曲线3 5 图4 1 3v c o 结构3 7 图4 1 4v c o 偏置电压v b 产生电路3 8 图4 1 5 振荡器输出频率为1 2 5 g h z 的振荡波形3 9 图4 1 6 振荡器电压一频率函数曲线3 9 图4 1 7 典型的低通滤波器，4 0 图4 1 8p c mp l l 一阶无源滤波器4 l 图4 1 9 电阻实现示意图4 1 图4 2 0p c mp l l 低通滤波器电阻r 版图实现4 2 图4 2 1 常用的电容结构。4 2 图4 2 2p c i e _ p l l 滤波器电路实现。4 3 图4 2 3p c mp l l 滤波器电容版图实现。4 3 图4 2 4 十分频电路示意图“ 图4 2 5 十分频电路版图后模拟结果。4 4 图4 2 6 锁定检测电路示意图4 5 图4 2 7l o c k 信号与控制电压v c 的波形4 6 图4 2 85 0 占空比调节电路图4 6 图4 2 9 占空比微调电路逻辑模拟波形4 7 图4 3 0p c i ep l l 电路图。4 7 图4 3 1p c mp l l 全环路模拟波形4 3 图4 3 2 输入频率突变情况下环路由失锁到再次锁定的波形4 9 图5 1 数模混合电路版图设计策略5 0 图5 2p c i ep l l 整体版图5 3 图5 3p c i e 版图后模拟结果54_pll 图5 4p c mp l l 输出抖动模拟波形5 6 第v 页 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学 位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文 中作了明确的说明并表示谢意。 学位论文题目：厘旦匹! = ! ! p ! i ! i 曲! ：! i 业! 壶一陛能趟担叠的遮盐生塞理 学位论文作者签名：鱼! ! 盛日期：z 口。占年1 1 月，日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留、使用学位论文的规定。本人授权国 防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允 许论文被查阅和借阅；可以将学位论文的全部或部分内容编入有关数据库进行检索 可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。) 学位论文题目 学位论文作者签名：堕! ! ! 盛 作者指导教师签名： 左主：盔 日期：脚d l 午i t 月巧日 日期：7 - oa 6 年月憎日 国防科学技术大学研究生院学位论文 第一章绪论 1 1 课题研究背景 随着超大规模集成电路的不断发展和半导体工艺的飞速进步，集成电路工作 所需的时钟频率也越来越高。对时序系统来讲，因片上电路传输线不可避免地存 在分布延时，时钟传播到达各寄存器和锁存器等功能部件时的相位无疑不再同 步，使得时钟建立时间和保持时间受到大幅度影响，这对数据的成功采样，芯片 间同步通信等造成了潜在的威胁。随着时钟频率的不断增加，时序不确定性变得 日益严重，微小的偏斜和抖动都会对系统工作构成极大的挑战，甚至使系统崩溃。 为保证高频集成电路正常工作和性能提高，必须对时钟进行处理然后再提供给系 统使用。直接使用非合成的时钟成本很高，而且当今的系统工作频率早已达到 1 g h z 以上，根本无法用晶振产生如此高频率的时钟直接使用，所以绝大多数的 大规模集成电路设计普遍采用锁相环( p l l ，p h a s e l o c k e d - l o o p ) 进行频率综合来 解决高频时钟问题i i j 。 锁相环是采用半导体电路对参考时钟( 或数据) 进行相位锁定或者实现精确 倍频的主要手段，系统集成锁相环的一个显著特点是通过调节位于锁相环反馈回 路中的时钟树缓冲区中的参数，锁相环能够产生相对于参考输入时钟频率不同倍 率的内核时钟，这种调节能确保芯片和外部接口电路之间快速同步和有效的数据 传输，如图1 1 所示。在许多高性能时序系统的设计中，时钟质量的好坏直接影 响到系统的工作性能好坏，设计者几乎无一例外地选择使用锁相环来产生片上时 钟，其重要性不言而喻。随着运用范围的不断扩大，锁相环越来越被重视。如今 锁相环技术已经在时钟频率合成，时钟恢复，锁相变频和相移，高宽带芯片接口， 频率调制，相位调制解调等多种场合发挥着十分重要的作用【3 l 【“】。越来越多的企 业、商家和单位投入到锁相环的设计研究之中。 图1 1 内核时钟和系统时钟保持同步 第l 页 国防科学技术大学研究生院学位论文 然而，低抖动、高稳定性的锁相环设计一直是业界公认的难题。若抖动过大， 时钟周期可能出现小于关键电路延时的情况，进而出现误操作，从而降低电路可 靠性。影响锁相环稳定性的因素很多，其中最主要的是锁相环自身的电路结构和 抗干扰能力，锁相环常常工作于恶劣的电磁环境中，各种电磁噪声和串扰对抖动 的影响也很大。所以设计一款低抖动、高稳定度的锁相环是一项极大的挑战。 1 2 国内外相关研究 锁相环的出现，存在与发展和集成电路技术和半导体工艺的进步是密切相关 的。具体应用需求促使了锁相环的诞生，集成电路技术成熟后大大促进了锁相环 的发展。早在1 9 3 2 年，贝尔赛什( b e l l e c t z e ) 提出了同步检波理论，首次公开了 对锁相环的论述【t t l 1 2 1 1 1 3 1 。4 0 年代锁相环被成功应用于电视机扫描同步装置中， 抑制噪声对同步信号的干扰，使电视图像的同步性能得到很大改善。7 0 年代以 前，由于技术上的复杂性以及较高的成本，应用锁相环的领域主要在航天方面以 及性能要求较高的精密测量仪器和通讯设备。7 0 年代以后，随着集成技术的发 展，特别是半导体c m o s 工艺的出现，使大规模生产各种低成本集成锁相环成 为可能，锁相技术开始在更广泛的领域得到应用，尤其是微处理器的时钟系统设 计，驱动设备的时钟恢复技术等均普遍利用了锁相环独特的锁相特性。正是因为 其重要性，锁相技术逐渐成为微电子设计领域的核心技术之一。 正如上节所述，实现高性能的锁相环并不是一件容易的事情。几十年来，国 外对与锁相环相关的研究一直没有停止过，无论是理论研究还是电路实现均处于 领先水平。国外i n t e l ，m m ，a m d ，h p ，s u n ，德州仪器等著名设计公司均掌 握了核心的锁相环理论，i n t e l 奔腾处理器的主频都已经达到3 g h z ，而国内实现 的锁相环最高工作频率才达4 0 0 m h z ，差距是显而易见的。我国微电子产业起步 晚，研究模拟电路技术的人员非常匮乏，对锁相环的了解和研究水平仍比较初级。 目前正值国家大力发展芯片业的大好时机，但我国的模拟电路整体设计水平与国 外相比差距很大，模拟锁相环作为精密模拟电路的典型代表，在国内尚没有几款 可用的产品。由于国外的锁相环核心实现技术是保密的，所以我国现行的很大一 部分设计都是购买国外现有的锁相环产品或者设计硬核，不仅成本高保密性差， 而且不可移植。花昂贵的费用购买的锁相环只能用在某一个特定的设计领域中， 一旦有新的设计任务时不得不耗时重新购买与新设计要求相符合的锁相环，这对 国内的研究工作无疑是个严重的限制，阻碍了我国微电子集成电路的发展。因此， 对锁相环的深入研究对我国微电子的发展是至关重要的例【l 州。 在可以预见的未来，锁相环技术对时钟系统设计的重要性还没有根本性的替 代技术，国外锁相环的研究还会继续下去。为了打破国外对国内这种关键的技术 国防科学技术大学研冗生院学位论文 封锁，加快国内微电子产业的发展，研究国内具有自主知识产权的锁相环技术已 经迫在眉睫。根据世界发展趋势，我们必须在对理论机理研究透彻的基础上有重 点地进行研究以实现高性能的锁相环球核，以研究数模混合锁相环为主，模拟 和纯数字锁相环为辅。在满足现有工程设计需求的基础上再做一些试探性研究为 下一步新型锁相环的研制打下坚实的理论基础。 1 3 课题主要工作和研究成果 目前，电荷泵型锁相环因其锁定范围宽、稳定度高等优点得到了极为广泛的 应用，是数模混合型锁相环的主要发展方向。它的一个典型应用为p c i e x p r e s s 高速数据传输系统的内部时钟产生，要求时钟具有很高的稳定性和非常低的抖 动，按照协议时钟频率必须达到1 2 5 g h z ，精度达3 0 0 p p m 。因此用于p c i e x p r e s s 的锁相环必须具有高稳定性、抗干扰能力强的特点。本文针对这一具体要求，主 要深入研究了高性能电荷泵型锁相环的相关理论和模拟电路版图的可靠性设计 技术，采用全定制方式设计实现了能够用于p c i - e x p r e s s 高速数据传输系统的锁 相环球核。课题主要工作和研究成果包括以下几个方面： 参考国内外技术文献资料，熟练掌握数模混合锁相环设计的核心理论， 为以后研究更高频率和更高精度的锁相环奠定了坚实的基础。在吸收已 有的相关技术成果的基础上提出自己的设计方案并验证实施的可行性。 电荷泵是锁相环的关键部件，本文研究了电荷泵电路的充放电机理，采 用电压跟随器消除电流过冲的同时采用并联旁路小电容技术，使充放电 电流尖峰得到了有效抑制。 通过对锁相环的锁定状态进行仔细研究，结合电容动态充放电的思想和 施密特触发器的特性设计出一种锁定检测电路，满足了设计要求。 在深入分析各种类型振荡器特性的基础之上，采用三级差分振荡结构实 现了一款振荡频率为1 g h z i 5 g h z 的高性能振荡器，其中心频率为 1 2 5 g h z ，增益和线性度均符合设计目标。 应用占空比微调思想，使锁相环输出时钟不经过二分频其占空比依然能 够保持为5 0 ，极大地降低了振荡器的设计难度。 采用参考电压源产生电荷泵和振荡器电路的偏置电压，保证偏置电压的 稳定性，使得电路具有很强的抗p v t 变化的能力。 研究了数模混合锁相环的版图设计技术，对模拟电路版图做了精心的对 称、匹配设计和保护，避免了绝大部分噪声的干扰，版图后模拟结果显 示所绘制的版图达到了良好的效果。 提出了数模混合高频锁相环的测试方法，期待投片后的测试验证。 国防科学技术大学研究生院学位论文 1 4 本文的组织结构 按照全定制的设计流程，本文各章组织如下： 第一章为绪论，给出了课题研究背景和课题的主要研究工作； 第二章介绍了锁相环的相关理论、锁相环的结构特点以及工作过程，重点分 析了电荷泵型锁相环的工作机制和数学模型； 第三章介绍了锁相环各种稳定性设计技术。对c m o s 器件的非理想性对锁 相环性能的影响进行了研究，对系统噪声进行了理论分析：电荷泵过冲对锁相环 的性能有较大影响，本章针对电荷泵的经典结构进行了研究，提出了一种改进电 路，有效解决了电流过冲问题； 第四章详细论述了基于o 1 3 t t m c m o s 制造工艺用于p c i - e x p r e s s 系统 1 2 5 g h z 锁相环的具体设计与实现。采用理论分析和软件模拟相结合的方法，计 算出关键晶体管的尺寸，给出了模拟结果和相关分析，反复进行了电路调整和优 化，达到了良好的设计效果； 第五章对版图设计技术进行了研究，精心绘制了锁相环版图。提取寄生参数 后对锁相环进行了版图后模拟并给出了模拟结果分析，验证了电路功能和版图设 计的正确性，同时还给出了未来投片后芯片的测试方案； 第六章为结束语，总结了本文的主要工作和贡献，针对研究现状和问题对未 来的工作进行了展望。 第4 页 国防科学技术大学研究生院学位论文 第二章锁相环结构与相关理论 锁相环因具有独特的倍频和锁相功能，在微处理器时钟处理、数据传输系统 时钟恢复、高速s e r d e s 、模拟数字通信领域等得到了十分广泛的应用。锁相环 的基本工作原理其实比较简单，但考虑到噪声，稳定性，锁定时间，工作频率高 低以及制造工艺缺陷等多种因素的影响，模拟和数模混合锁相环的实现变得非常 困难。无论是哪一种类型的锁相环，其基本的电路结构至今尚无根本性的改变， 人们只是通过不断地改进和优化电路结构来解决锁相环的各种实现问题。 2 1 基本的锁相环 最基本的锁相环包含有三个组成部分【1 1 ：鉴相器鉴频鉴相器( p h a s e d e t e c t o r p h a s ef r e q u e n c yd e t e c t o r ，p d p f d ) 、低通滤波器( l o wp a s sf i l t e r ，l p n 和压控振荡 $ ( v o l t a g ec o n t r o l l e do s c i l l a t o r ，v c o ) 。结构框图如图2 1 a 所示。为 了能实现时钟倍频功能，人们在v c o 输出和p f d 输入中间引入了分频器以实现 倍频功能，如图2 1 b 所示。 a 最基本的锁相环 b 倍频锁相环 图2 1 锁相环结构 为了便于下文的讨论，现在规定一些固定的表示方法： 参考( 输入) 信号：u l ( t ) 参考信号的角频率：c o l 第5 页 国防科学技术大学研究生院学位论文 v c o 的输出信号：u 2 ( t ) 输出信号的角频率：铆 p f d 输出信号：u d ( t ) l p f 输出信号：u t ) u l ( t ) 和u 2 ( t ) 之间的相位差：o 。 n 输出信号：u 2 ( t ) n 输出角频率：咖 u i ( t ) 和u 2 ( t ) 之间的相位差：e c 。 在最基本的锁相环中，p d p f d 比较参考输入u 1 ( t ) 和v c o 输出u 2 ( t ) 2 _ 间的 相位差，产生近似正比于相位差o e 的输出信号u d c t ) ，在一定相位差范围内有下 式成立： 妇( f ) = k ,( 2 1 ) 表示p d p f d 的增益，硒的单位为伏弧度( v r a d ) 。p d p f d 的输出信号 含有直流分量和叠加的高频交流分量。l p f 的作用就是将u d ( t ) 中的交流分量虑 掉，大多数情况下，u 叩由一阶r c 低通滤波器组成。理想l p f 的输出u f ( t ) 为 p d p f d 的直流成分。 v c o 单元在输入电压喇控制下的输出角频率哟为： 吃( ，) = 嘞+ 局( “r o 一砜)( 2 2 ) 其中，咖为v c o 的中心频率，硒为v c o 的增益，u o 为v c o 输出频率为 o 时的控制电压。 对于最基本的锁相环，假设已经处于锁定状态，则p f d 输出占空比保持不 变，l p f 的输出同样保持不变，则v c o 输出频率保持稳定。在参考频率不变的 情况下，e 。- 0 0 将始终成立，环路保持稳定；若由于某种原因，使得e e o ，环路 失锁，由2 1 式知p f d 输出占空比保持改变，u d ( t ) 的直流分量将会改变，从而使 得u f ( 0 改变，由2 2 式知2 将会改变，从而使得0 。相应改变，并最终达到o 剐0 ， 锁相环重新回到锁定状态。0 c 奶嘧时，系统不能可靠锁定且噪声较高。值越大则收敛越快，但系统的 抗噪性能下降，综合考虑通常取- o 7 0 7 ，此时c 0 3 a 扩- 2 0 6 c o n 。 上面的分析中，锁相环没有包含分频器。若锁相环系统中含有分频器，则 k v c o 应变为原来的1 n 。 2 3 2 电荷泵型锁相环跟踪与捕获性能 环路跟踪 电荷泵型锁相环在相位跟踪能力方面表现出明显的优越性，这也是其被广泛 应用的原因之一。衡量环路跟踪性能好坏的指标是跟踪相位误差。环路的跟踪相 位误差包括暂态相位误差和稳态相位误差。从输入相位发生改变时起，输出经暂 态过程达到稳定，输出达到稳定状态的相位误差称为稳态相位误差，暂态过程中 的跟踪相位误差称为暂态相位误差。上述由于输入变化而引起的暂态相位误差和 稳态相位误差的大小，不仅与环路本身的参数有关，与阻尼系数有关，还与输 入信号的变化形式有关，即输入相位阶越、输入频率阶越和输入频率斜升【3 3 】。明 确这些因素对相位误差的影响能更好地理解环路的动态性能，指导实际设计。 输入相位阶越：若o 孓1 ，响应为衰减振荡，系统称为欠阻尼系统：若p l ， 系统为过阻尼系统；- 1 是上述两者的临界状况，系统为临界阻尼系统。环路最 大相位误差发生在系统开启时，这是由于环路开启时还来不及反馈控制的缘故。 当时间无限长时，稳态相差等于零。- l 时最快达到稳态。 输入频率阶越：此时的误差响应随不同的( 值变化。最大相位误差随( 值减 小而增大。当时间无限长时，稳态相差等于零。 输入频率斜升：这种情况下误差响应依然随不同的值变化。最大相位误差 随值的减小而增大。但当时间无限长时，稳态相差并不等于零，而是保持一个 固定的相位差。 这三种不同输入暂态下相位误差的嚣寸间响应既包括了暂态响应，也包括了时 间趋于无限长的稳态响应。所有响应的共同点是：当( 0 ，我们有下式成立： r ：一 而2 = 砘f f 2 一l( 3 1 ) 因为f 。c 厶，所以如果i 承v c 0 很小，则两个极点都为复数。随着i s k v c o 的增加，s l 和s 2 沿着圆心在o = 一1 1 ( r r c d ，半径为r = i ( 1 b c p ) 的圆运动，如图3 2 所示。这两个极点在乒l 时到达实轴，其值为- - 2 1 ( r p c p ) 。对于p 1 ，两个极点 就一直保持在实轴上，当i s k v c o - + 0 0 时，一个极点趋近于一1 1 ( r p c p ) ，另一个极 点趋近于一。医为对于复数的s l 和s 2 ，有乒c o s p ，所以我们可以看出，随着i s k v c o 第1 4 页 国防科学技术大学研究生院学位论文 大于零，系统将变得更加稳定。 心 c 低i p k m 、 、- l ，晒 一 。 - 2 ( r 曲) 、- 一， 图3 2c p p l l 的根轨迹图 o u t = = 二= ? 图3 , 3 增加c 2 减小纹波 型c p p l l 有一个严重的缺点：因为电荷泵驱动的是r p 和c p 的串联组合， 所以每次向l p f 注入电流和拉出电流时，硒上会形成一个固定电压u = l s r p ，从 第1 5 页 国阢科学技术大学研究生院学位论文 而使得控制电压会经历一个大的跳动。即使是在锁定条件下，i 和1 2 的不匹配以 及s l 和s 2 的电荷注入和时钟馈通，都会在u d ( t ) 上引起电压跳动。这个电压跳动 导致的纹波严重干扰了v c o ，从而破坏了输出相位。为了缓解这个问题，通常 引入第二个电容c 2 ，它与硒和c p 并联( 如图3 3 所示) ，以抑制控制电压的波 动。现在的低通滤波器因为c 2 的存在而成为二阶的了，使得锁相环编程三阶而 产生稳定性困难。尽管如此，只要c 2 小于c p 的1 1 0 ，闭环的时间和频率响应就 相对保持不变h 。 式2 1 2 意味着，随着酗增加，锁相环更加稳定。事实上，当硒变得很大 时，稳定性反而下降。在第二章的推导中没有预示这种影响，这是因为我们把离 散时间系统理想化为连续时间环路系统了。当硒变得很大时，系统的非理想性 极大的降低了系统的稳定性，因此c p p l l 必须借助于模拟来决定其稳定范围。 3 2 电荷泵型锁相环的噪声分析 锁相环电路无论工作在哪种应用场合，都不可避免地要受到噪声的影响。噪 声的作用会使环路捕获变得困难，降低跟踪性能，增大环路输出相位的随机抖动， 甚至使锁定的环路失锁。特别是高频锁相环电路中，噪声的影响就更为显著了【2 1 1 。 在高速时钟发生器设计中，低噪声是一个非常重要的指标，它将直接影响电路的 性能，因此分析环路的噪声来源及影响是完全必要的。本小节研究了锁相环电路 中噪声的主要来源，并给出了一些抑制噪声的方法1 3 0 l 。 噪声的来源有很多种：与输入信号一起进入的输入热噪声、环路部件产生的 内部噪声、衬底噪声、电源和地噪声等。噪声的种类也有很多，如高斯噪声、电 阻热噪声等。经验表明，衬底噪声对锁相环输出抖动的影响占了绝大部分。衬底 电平的改变使晶体管跨导在体效应的影响下发生变化，从而使晶体管等效电阻随 噪声发生变化；同时，衬底噪声还会通过直接联通和耦合叠加到周围信号线中。 电源和地噪声也是输出时钟随机抖动的重要来源，电源和地分别直接跟衬底和阱 接在一起，不但能直接传递给衬底和阱，还改变了晶体管的工作曲线嘲。 噪声是客观存在的，不可能完全消除，只能尽可能减小其不利影响。大多数 现代c m o s 工艺都采用重掺杂的p + 衬底来减小发生闩锁效应的敏感度。但是， 衬底的低电阻率( o 1 c 1 c m 数量级) 会在电路中不同器件之间建立有害的通路， 从而会损坏敏感信号，这种现象称为“衬底耦合”或“衬底噪声”。“衬底耦合” 效应已经成为当今数模混合芯片设计的一个严重问题【3 2 j 。 随着“噪声源”数目的增加，衬底耦合问愈发变得显著。在一个混合系统中， 成千上万个逻辑门会向衬底注入嗓声，特别是在时钟跳变过程中，在衬底电势中 会引起几百毫伏的扰动。干扰信号的大小与引入噪声的器件的尺寸成正比，如果 国防科学技术大学研究生院学位论文 使用大尺寸晶体管作为缓冲器来驱动外部负载，干扰就会成为一个严重的问题。 试图把敏感的模拟模块和数字模块之间的距离控大来减小衬底耦合作用的 影响是不可取的，因为如果衬底掺杂浓度很大，衬底就是一个电阻率很低的平板， 不管干扰源在什么位置，整个衬底受到的干扰电压都相接近。而且在混合电路中 数字和模拟电路混杂在一起，很难将它们分开。 为了减小衬底噪声的影响，通常可以采用如下方法： 第一，在整个电路中都采用差动电路，以降低模拟电路部分对共模噪声的敏 感度。 第二，数字信号与时钟采用互补形式分布，以减小净耦合噪声。 第三，模拟电路的工作时间尽量避开时钟跳变时刻。 第四，在运放电路中最好采用p m o s 差动，因为p m o s 所在的阱可以接到 共源端，减小了衬底噪声的影响。 对于在掺杂衬底上制造的电路，可以采用“保护环”( g u a r dr i n g ) 将敏感模 块与其它电路产生的衬底噪声进行隔离。保护环可以就是一条简单的包围敏感电 路、由衬底组成的带状封闭环，它为衬底产生的电荷提供较低的到地阻抗。由于 n 阱注入较深，它可以通过阻止噪声电流在表面流动来增强保护环的作用。通常 衬底保护环和n 阱保护环共同使用来达到对敏感电路的保护效果，如图3 4 所示。 图3 4 采用保护环保护敏感电路 除了减小衬底噪声之外，保护信号线减少噪声耦合和串扰也是非常重要的。 单独在信号线周围布置地线或电源线的方法效果并不理想，因为在系统电流增大 的时候由于电源地引线电阻的存在会导致地电平升高而电源电平降低( g r o u n d b o u n c e ) 。若单独采用电源线或地线进行屏蔽会导致这种电平变化耦合到信号线 中。因此，电源线和地线同时对信号线屏蔽能在一定程度上相互抵消，提高屏蔽 的效果。 第1 7 页 国防科学技术大学研究生院学位论文 3 3 电荷泵型锁相环的非理想效应 鉴相器死区 上文已经提过，p f d c p 存在不足之处：无论c p p l l 是否锁定，在参考输入 和内部输出的每一个周期内，p f d 的u p 和d n 都有输出。图3 5 a 和图3 5 b 分 别给出了在捕获和锁定状态下p f d 的输出。如图2 3 所示，即使是在输入相位 差为零，a 和b 同时上升时，u p 和d n 同时变高，从而激发复位。也就是说， a 和b 中相位滞后的一端对应的输出有一个5 级门延时的输出脉冲，而相位超 前的端对应的输出脉冲宽度为5 级门延时加上相位差。p f d 的这种非理想输出 控制c p 对l p f 充放电，从而在u 嗣上引起电压波动。这种波动会对v c o 振荡 频率起调制作用。 a n 厂 厂 厂 b n 几nn d n 一 - - 卜 t a 输入相位差为零 a1 厂 广 厂 厂 e 厂 几厂 厂 u pkk 心胺 d n 一 - - t b 输入相位差不为零 图3 5 理想p f d jl i i s - 巾o厂 r 如 压 一 i s 图3 6 电荷泵的电流死区 事实上，p f d c p 的这种非理想性所引起的不稳定性并不是想象中的那么糟， 输出小脉冲的存在反而有利于c p p l l 的稳定工作。如图3 5 b 所示，假设存在一 第1 8 页 国防科学技术大学研究生院学位论文 个理想的p f d ，输入输出满足严格的线性关系，当输入相位差很小时，p f d 在 u p 或d n 上产生非常窄的脉冲。由于结点存在电容，因此在c p 的输入端会有 一定的上升时间和下降时间，使得这个脉冲可能没有足够的时间到达高电平，从 而无法打开电荷泵。换句话说，存在一个固定相位差m o ，p f d c p l p f 的输入输 出不再是线性，因为当相位差小于如时，电荷泵并没有打开，也就是说， p f d c p l p f 系统存在死区，大小等于士如。相位差与电荷泵电流的关系如图3 6 所示。死区是我们所不愿意看到的，因为它使得当相位差积攒到巾。以后p l l 才 进行调整，这将直接导致v c o 的输出有很大的“抖动”( j i t t e r ) 。 灸 灸 曲。o t 图3 7 实际p d 对小的输入相位差的响应 然而，u p 和d n 上重合的窄脉冲可以消除死区。这是因为，对于$ = o ，如 果u p 和d n 的输出脉冲足够宽，则这些脉冲会开启电荷泵。所以，如图3 7 所 示，当相位差增加一个极小的量时，电荷泵产生的静电流也会近似成比例增加， 换句话说，死区就不存在了。 控制延时失配 如图2 2 所示，s 1 工作于高电位而s 2 工作于低电位。因此，s l 的控制应 为，u p ，而s 2 为d n 。然而，u p 和d n 从p f d 的输入到输出是等延时的，u p 和d n 之间存在1 级门延时。这个延时的存在导致即使是锁定状态下每个周期都 有对l p f 的电流注入和流出过程，尽管电荷是等量的，u d t ) 上还会存在周期性的 纹波。为了解决延时适配的影响，应该在d n 的控制通路中插入延时单元，如互 补传输管，精确调节晶体管尺寸并进行模拟直到延时完全匹配。 电流源失配 第1 9 页 金龇 国防科学技术大学研究生院学位论文 胂 广一肝 广一 嗍厂洲厂 7 一 - - - - - - - - - - t a 图3 8 电流源失配的影响 理想情况下，电流源1 1 和1 2 的电流相等且都等于i s ，但实际上是不可能的。 如图2 2 所示，假设i l 的饱和电流略大于1 2 的饱和电流，则在u p 和d n 完全 对齐的情况下，电荷泵对l p f 注入的净电流不为零，从而使得1 1 d ( t ) 在每次相位 比较时会产生一个固定的增量，如图3 8 a 所示。 锁相环对此误差的响应是：环路为了保持稳定，u d ( t ) 的均值必须保持不变。 因此，锁相环会在输入和输出之f 司保持相位差，使电荷泵每个周期的净电流为零， 如图3 8 b 所示。一般情况下输入与输出保持固定的小相位差是允许的，但如果 电流源失配严重这个相位差会很大，进行电荷泵设计时应尽量减小电流源失配。 电荷泵过冲 理想情况下，充放电电流能够在控制开关打开后瞬时达n 士i s ，但实际上是 不可能的，因为m o s 管的源极和漏极对地构成电容。电荷泵电路的等效电路如 图3 9 所示。1 1 管的漏极和s 1 传输管的源极共同构成对地电容c u 而1 2 管的 漏极和s 2 传输管的源极共同构成对地电容c p 。当s l 关断时，i l 将以电流i s 对 c u 充电，直到i l 两端电压相等且都等于电源电压。当s 1 开启时，c u 上积聚的 电荷通过s 1 对l p f 构成瞬时大电流充电，在传输线上的电荷没有及时被l p f 吸 收之前，低通滤波器的输出端有个正向过冲且最终稳定后u d ( t ) 较理想值仍然偏 高。不考虑v c o 的非理想性，若v c o 的增益为k v c o ，则这个偏高电压经过v c o 放大k v c o 后直接叠加在输出频率中。等效电容c n 也有类似的影响，在此不再赘 述。图3 1 0 显示了理想的电荷泵电路和考虑寄生电容c 。，影响 所产生的充电过程中u d ( t ) 的波形。 第2 0 页 塞 生 屋防科学技术大学研究生院学位论文 v c c 扎 u d ( 1 ) 一 一理想波形 实际波形 图3 9 电荷泵等效电路图3 1 0l p f 输出波形 过冲对锁相环性能的影响是巨大的。采用电位跟踪的办法可以极大的减小过 冲的影响，经典的设计思想是，在电流源不对l p f 充放电时，使等效电容c u 和c n 上的电位始终跟随u d ( t ) ，切换开关s l 、s 2 两端没有电位差。这样