（电路与系统专业论文）基于PCI总线的图像采集系统研究[电路与系统专业优秀论文].pdf

摘要 p c i 总线以其高性能、低成本、开放性、独立于处理器等众多优点成为当今主 流计算机局部总线。许多图像采集与处理系统需要对大量数字视频信号进行实时采 集、传输和存储，为实现图像采集模块与计算机的高速通信，本论文研制了一套基 于p c i 总线的图像采集系统，对系统硬件和软件设计进行了详细讨论。 在图像采集模块硬件设计中，我们采用s a a 7 | 1 4 对全电视信号进行解码和a d 转换，迸一步采用c p l d 芯片e p m 7 1 2 8 s 根据场同步和行同步信号来产生地址和写 信号，把视频数据存入高速数据缓存模块i s 6 1 l v 5 1 2 8 a l 。然后通过专用p c i 接口 芯片p c i 9 0 5 2 实现图像采集模块与计算机的高速数据传输。 在图像采集模块软件设计中，论文采用i 2 c 总线对s a a 7 1 1 4 进行初始化，同时 在m a x + p l u s i i 环境下，采用v h d l 语言开发了c p l d 逻辑控制程序。对p c i 接口， 论文采用w m d r i v e r 开发了系统驱动程序，进一步还在v i 吼j a l c + + 6 0 环境下开发了 设备的应用程序。 在上述硬件和软件基础上，我们对系统进行了实验调试，获得了清晰的视频图 像，验证了硬件和软件的正确性。 关键词：p c i 总线接口，c p l d ，实时视频信号采集，设备驱动 a b s t r a c t 玎1 cp c ib u s h a sb e c o m et h em o s tp o p u l a rc o m p u t e rl o c a lb u sw i t hs u c ha d v a n t a g e s 笛h i g l lp e r f o r m a n c e ，l o wc o s t , o p e n n e s s , p r o c e s s o ri n d e p e n d e n c e ，e t c 1 i lr e a l t i m ev i d e o s i g n a la c q u i s i t i o n , t r a n s m i s s i o na n ds t o r a g e , w en e e dt od e a lw i t hl a r g eq u a n t i t i e so f d i g i t a i d a t aa th i 曲s p e e d f o rt h i sp u r p o s e ，t h et h e s i sd e v e l o p e dav i d e os i g n a l a c q u i s i t i o ns y s t e mb a s e do bp c ib u s t h eh a r d w a r ea n ds o t h n a r ed e s i g no fw h i c hw e r e p r e s e n t e di nd e t a i l i nh a r d w a r ed e s i g n , as a a 7 11 4c h i pw a su s e df o rv i d e os i g n a ld e c o d i n ga n da d c o n v e r t i n g ac p l dc h i pe p m 7 1 2 8 sw a se m p l o y e df o rt h eg e n e r a t i o no f t l l ea d d r e s sa n d w r i t es i g n u lt os t o r et h ed i g i t i z e dv i d e od a t ai n t oh i 【g hs p c e dr a mi s 6 1 l v 5 1 2 8 a l f o r p c ii n t e r f a c e ，ap c i 9 0 5 2c h i pw a su s e dt oa c h i e v eh i 【g hs p e e dd a t at r a n s m i s s i o nb e t w e e n c o m p u t e ra n dt h ev i d e os i g n a la c q u i s i t i o ns y s t e m hs o f t w a r ed e s i g n ，t h ei n i t i a l i z a t i o no fs a a 7 11 4w a sp e r f o r m e dv i a 心b u s m c p l dl o g i cw a sr e a l i z e du s i n gv h d lu n d e rm a x + p l u si ie n v i r o n m e n t t h ed e v i c e d r i v e rf o rp c i 9 0 5 2w a sd e v e l o p e du s i n gw m d r i v e r a n dt h ea p p l i c a t i o np r o g r a mw a s c o m p o s e du s i n gv i s u a lc h 0l a n g u a g e w i t hh a r d w a r ea n ds o f t w a r ea b o v e ，p i c t u r e sw i t hg o o dq u a l i t yh a v eb e e no b t a i n e d , i n d i c a t i n gt h ec o e s so f t h ed e s i g no f t h e w h o l es y s t e m k e y w o r d s ：p c ib u si n t e r f a c e , c p l d ，r e a l - t i m ev i d e os i g n a la c q u i s i t i o n , d e v i c ed r i v e r 华中师范大学学位论文原创性声明和使用授权说明 原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师指导下，独立进行研究工作 所取得的研究成果。除文中已经标明引用的内容外，本论文不包含任何其他个人或 集体已经发表或撰写过的研究成果。对本文的研究做出贡献的个人和集体，均已在 文中以明确方式标明。本声明的法律结果由本人承担。 作者签名：日期：年月日 学位论文版权使用授权书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：学校有权 保留并向国家有关部门或机构送交论文的复印件和电子版，允许论文被查阅和借 阅。本人授权华中师范大学可以将本学位论文的全部或部分内容编入有关数据库进 行检索，可以采用影印、缩印或扫描等复制手段保存和汇编本学位论文。同时授权 中国科学技术信息研究所将本学位论文收录到中国学位论文全文数据库，并通 过网络向社会公众提供信息服务。 作者签名： 日期：年月 日 导师签名夕刁太。叶 日期：1 年月，日 本人已经认真阅读“c a l i s 高校学位论文全文数据库发布章程”，同意将本人的 学位论文提交“c a l i s 高校学位论文全文数据库”中全文发布，并可按“章程”中的 规定享受相关权益。匝錾途塞堡銮厦迸厦；旦圭生；旦= 生i 旦三生筮查! 作者签名： 日期：年月 日 导师签名瓜叶7 日期：莎印年f 月1 1 日 1 1 图像采集系统概论 第一章绪论 随着大规模集成电路和计算机软硬件技术的不断发展，图像技术在众多科学研 究和日常生活中得到了广泛的应用。人类有8 0 0 , 4 以上的信息来自于图像【3 5 1 。图像技 术包括图像采集、图像传输、图像存储、图像处理和图像分析等。其中图像采集是 图像技术的基础和前提，高速的图像采集和传输，极大地推动了图像技术的发展。 图像采集是指把图像信息源的输出按照一定的格式转化为数字格式并传输到 相应的图像处理模块。基于p c 机的图像采集结构如图1 1 所示，在图像采集系统 中图像采集卡完成图像信号的获取、采集和控制、总线接口卡完成采集卡和计算机 之间的高速数据传输及相应的控制，p c 机完成图像信号的存储、显示等功能【i l 。 主帮l 图1 1 基于p c 机的图像采集系统结构图 目前图像采集系统广泛的用于国民经济、国防建设、科学研究等各个领域。如 在航空航天方厦，飞机在风洞中抖振特性的测量，火剪喷气流量的动态测量；在医 学方面，染色体分析以及超声、核磁共振、y 相机和c t 等技术，利用图像系统对 病人进行无痛安全直观地诊断和治疗。通讯上的可视电话、电视会议；在遥感方面， 广泛用于土地测绘、资源调查、气象检查、环境污染监督、农作物估产、军事侦查 和地形匹配等领域。公安刑事侦察中的指纹识别，入脸组合与识别、等；在工业生 产方面，产品的无损检测等等。 在上述应用领域中，对图像数据采集的速度、实时性、存储容量及可靠性都提 硕士学位论文 m a s t e r + st h e s i s 出了一定的要求 5 0 1 。例如在多媒体视频图像中，若分辨率为6 4 0 * 4 8 0 ，3 0 帧秒，显 示彩色深度为2 4 位，则多媒体显示卡的数据吞吐量为2 1 0 9 3 7 5 m b i f f s 。要实现如此 高速率的实时图像采集和传输需涉及图像传输、计算机总线及一些专用处理芯片等 内容，下面就对它们一一进行介绍。 1 2 图像传感技术的发展 早在1 9 3 4 年就成功地研制出光电摄像管( i e o n o s c o p e ) ，用于室内、外的广播电 视摄像 2 1 。但是，它的灵敏度很低，需要高于1 0 0 0 0 l u x ( 勒克斯) 的照度才能获得 较为清晰的图像，使它的应用受到了限制。 1 9 4 7 年研制出的超正析像管( i m a g eo r t h i e o n ) 灵敏度有所提高，但是最低照度仍 要在2 0 0 0 l u x 以上。 1 9 5 4 年投放市场的高灵敏度摄像管( v i d i c o n ) 基本具有了成本低，体积小，结构 简单的特点，使广播电视摄像事业和工业电视事业有了更大的发展。 1 9 6 5 年推出的氧化铅摄像管( p l u m b i c o n ) 成功地取代了超正析像管，发展了彩色 电视摄像机，使彩色广播电视摄像机的发展产生了一次飞跃。然而，氧化铅摄像管 抗强光的能力低，余辉效应影响了它的采样速率。 1 9 7 6 年又相继研制出灵敏度更高，成本更低的硒靶管( s a t i c o n ) 和硅靶管 ( s i t i c , o n ) ，以满足人们对图像传感器日益增长的需要。 1 9 7 0 年，美国贝尔电话实验室发明了电荷耦合器件c c d ，使图像传感技术的 发展进入了一个全新的阶段，图像传感器从真空电子束扫描方式发展成为固体白扫 描输出方式。 c c d 是由大量独立的光敏元件组成，光线透过镜头照射到c c d 上，并被转换 成电荷，每个元件上的电荷量取决于它所受到的光照强度。 按光敏单元的排列方式来分，主要有面阵c c d 和线阵c c d 两种。线阵c c d 的像元成一维排列，每次只拍摄图像的一条线，一般为非成像型c c d ，广泛用于定 位检测、尺寸测量、光谱测量以及激光衍射粒径分布检测等方面。这种c c d 精度 高，速度慢，无法用来拍摄移动的物体，因此在很多场合不适用。面阵c c d 的像 元按二维排列，主要应用于摄像领域，它可以直接将二维图像转变成为视频图像信 号输出。 面阵c c d 基本特征参数如下： c c d 像素：c c d 是由面阵感光元素组成，像敏单元越多，分辨率越高，图像 越清晰。现有的面阵c c d 的像素已发展到5 1 2 5 1 2 ，7 9 5 x 5 9 6 ，1 0 2 4 x 1 0 2 4 ， 2 2 0 4 8 2 0 4 8 ，4 0 9 6 4 0 9 6 ，5 0 0 0 5 0 0 0 等多种，分辨率越来越高 3 1 。 最小照度：又称为灵敏度，是c c d 对环境光线的敏感度，或者说是c c d 正 常成像时所需要的最暗光线强度。它的值越小，表示所需要的光线越少，摄 像头也越灵敏。 扫描制式：根据各国供电采用的频率不同，有p a l 制式和n t s c 制式之分。 p a l c c i r 制式，为5 0 h z ，标准为6 2 5 行，5 0 场。n t s c e i a 制式为6 0 h z ， 标准为5 2 5 行，6 0 场。 信噪比：信噪比是信号电压对于噪声电压的比值，通常用s n 表示。在摄取 较暗场景时，有时会发现画面上有一些雪花状的干扰噪点，干扰噪点强弱与 信噪比有直接的关系，信噪比越高，干扰噪点对画面的影响就越小。在一般 的情况下信号电压远远高于噪声电压，信噪比的值比较大。 1 9 6 9 年又现了c m o s ( c o m p l e m e n t a r ym e t a lo x i d es e m i c o n d u e t o r ) 图像传感器 【l 】，它采用传统的集成电路芯片工艺将光敏元件、放大器、a d 转换器、存储器、 数字信号处理器和计算机接口电路等集成到一块硅片上，这种器件使用方便、处理 功能多、成品率高以及价格低廉，有着广泛的应用前景。c m o s 图像传感器虽然比 c c d 的出现还早一年，但在相当长的时间内，由于它存在成像质量差、像敏单元尺 寸小、填充率( 有效像元与总面积之比) 低( 1 0 屯o ) 、响应速率慢等缺点，因此常 用于图像质量要求较低、尺寸较小的应用场合。 1 3 总线接口技术的发展 在计算机发展历史上先后出现了p c 、i s a 、e i s a 、m a c 、v e s a 、p c i 等总线 技术，时至今日新的总线还在不断地涌现，下面简单介绍一下这几种总线： lp c 总线 p c 总线是历史上最早使用的总线结构，它是由m m 公司于1 9 8 1 年推如的基于 8 位机( p c x t ) 的p c 总线，又称p c x t 总线。这种总线只有2 0 位地址线和8 位数 据线，工作频率为4 7 7 m h z ，最多能寻址i m b 的内存，最大的传输速率为2 , 3 9 m b s 。 2 i s a 总线 i s a ( i n d u s u - i a ls t a n d a r da r c h i t e c t u r e ) 总线是工业标准总线的简称，它是i b m 公 司1 9 8 4 年为其推出的p c a t 机而建立的局部总线标准，因此也称之为a t 总线【4 】。 i s a 总线在p c 总线的基础上将数据总线扩展到了1 6 位，以适应8 1 6 位数据总线的 要求，地址总线达到了2 4 位，具有1 6 m b 的内存寻址空间，工作频率提高到了 8 3 3 m h z 。i s a 总线在8 0 8 6 至8 0 2 8 6 时代应用非常广泛，典型的应用有串行端口、 并行端口、声卡、网卡等。随着i n t e l8 0 3 8 6c p u 的面世，计算机内部系统结构发生 了质的飞跃，数据总线宽度发展到3 2 位，c p u 处理能力大增强。此时i s a 总线已 经不满足计算机性能的要求，逐渐被其它总线取代。 3 e i s a 总线 e i s a ( e x t e n d e di n d u s t r i a ls t a n d a r da r c h i t e c t u r e ) 总线是由c o m p a q 、h p 、a s t 、 e p s o n 、n e c 、o l i v e t t i 、t a n d y 、w y s e 、z e i t hd a t as y s t e m ( z d s ) 等9 家公司于1 9 8 8 年9 月联合开发的一种基于3 2 位微机的扩展工业标准总线【5 】。它在i s a 总线的基础 上又增加了1 6 条数据线、1 2 条控制线，地址总线达到了3 2 位，可寻址范围4 g b ， 1 6 或3 2 位数据传输带宽，传输速率可达3 3 m b s 。e i s a 本质上就是3 2 位的i s a 总 线，它完全兼容i s a 总线信号，它的速度仍然不高。 4 m a c 总线 m a c 总线是m m 公司开发的一种应用在p s 忿微机上的同步总线。这种总线与 i s a 总线完全不兼容，它的吞吐量比i s a 总线大得多，既可以操作1 6 数据总线也 可以操作3 2 位数据总线，m a c 总线有许多优点但m m 公司要收取专利费，所以 m a c 技术没有得到普及。 5 v e s a 总线 v e s a ( v i d e oe l e c t r o n i cs t a n d a r da s s o c i a t i o n ) 总线是1 9 9 2 年6 0 余家电子产品生 产商联合推出的一种通用的全开放局部总线标准嘲。v l 总线定义了3 2 位数据线也 可以扩展到6 4 位，工作频率为3 3 m h z ，最大传输速率可达1 3 3 m b s ，可实现与处 理器同步工作。但v e s a 总线的兼容性、规范性和扩展性均较差，它只是对c p u 总线的直接扩充。v e s a 是非多路复用体系，信号庞杂，且对时间关系没有精确的 规定，实现实时性较差。 6 p c i 总线 p c i 总线是i n t e l 公司于1 9 9 2 年推出的一种高带宽、独立于处理器的局部总线。 它主要用于高速外设的i o 接口和主机相连如：图形显示适配器、网络接口控制卡、 磁盘控制器等。它支持3 3 m h z 的时钟频率，定义了3 2 的数据宽度，可以扩展到6 4 位。p c i 的性能比i s a 、e i s a 更为优越，最大传输速率可达1 3 2 m b s ，它可支持多 组围设备、开放性好、不受处理器的限制、具有广泛的兼容性、是基于新一代处理 器的总线标准。它的优越性还表现在f 6 1 ： 传输性能的优越性：它支持无限突发传输方式，数据可以顺序地存入或取出， 节省了无谓的地址操作。p c i 总线规范2 0 版支持3 3 m h z 总线操作，最大传输带宽 为1 3 2 m b s ，2 1 版增加了对6 6 m h z 总线操作的支持，传输速率可达2 6 4 m b s 和 4 硕士擘位论文 m a s t e r 4 st h e s i s 5 2 8 m b s 。p c i 总线实现的是隐式总线仲载，可以在另一个总线主设备正在p c i 总 线上执行传送时发送，从而提高了系统的传输性能。 即插即用：p c i 设备有配置空问能实现自动配置，使得系统底层软件能自动配 置p c i 总线部件和插卡。 同步操作和总线主控：p c i 总线接口设备可以主控制总线，对系统存储器进行 读写，而p c i 的同步操作可以保证c p u 和总线主控同时操作。 兼容性好：p c i 总线独立于处理器，现在和将来的处理器都能很好地被支持。 1 4 可编程逻辑器件的发展 早期的可编程逻辑器件有一次性可编程存储器( p r o m ) 、光可擦除可编程存储 器( e p r o m ) 和电可擦除可编程存储器( e 2 p r o m ) - 一种。由于结构的限制，它们只能 完成简单的数字逻辑功能【7 1 1 3 习 其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件( p l d ) ，它 能够完成各种数字逻辑功能。典型的p l d 由一个“与”门和一个“或”门阵列组成，而 任意一个组合逻辑都可以用“与一或”表达式来描述，所以p l d 能以乘积和的形式完 成大量的组合逻辑功能i ”。 这一阶段的产品主要有p a l ( 可编程阵列逻辑) 和g a l ( 通用阵列逻辑) 。p a l 由 一个可编程的“与”平面和一个固定的“或”平面构成，或门的输出可以通过触发器有 选择地被置为寄存状态。p a l 器件是现场可编程的研，它的实现工艺有反熔丝技术、 e p r o m 技术和e e p r o m 技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵 列( p l a ) ，它由一个“与”平面和一个“或 平面构成，但是这两个平面的连接关系是可 编程的。p l a 器件既有现场可编程的，也有掩膜可编程的。在p a l 的基础上，又 发展了一种通用阵列逻辑g a l ( g e n e r i c a r r a y l o g i c ) ，如g a l l 6 v 8 ，g a l 2 2 v 1 0 等。 它们采用了e e p r o m 工艺，实现了电可擦除、电可改写，其输出结构是可编程的 逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。这些早期的 p l d 器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结 构也使它们只能实现规模较小的电路。 为了弥补这一缺陷，2 0 世纪8 0 年代中期。a l t e r a 和x i l i n x 分别推出了类似于 p a l 结构的扩展型复杂可编程逻辑器件c p l d ( c o m p l e xp r o g r a m m a b l el o g i cd v i c e ) 和与标准门阵列类似的现场可编程门阵列f p g a ( f i e l d p r o g r a m m a b l e g a t e a r r a y ) 。 f p g a 与c p l d 都是可编程逻辑器件，它们是在p a l 、g a l 等逻辑器件的基础 之上发展起来的。和普通的a s i c 芯片相比，它们具有以下的优点【1 7 1 ： 硕士学位论吏 m a s t e r st h e s i s l 随着v l s i ( 超大规模集成电路) 工艺的不断提高，单一芯片内部可以容纳上百 万个晶体管，f p g a c p l d 芯片的规模也越来越大，其单片逻辑门数已达到上百万 门，它们所能实现的功能也越来越强大，同时也可以实现系统集成。 2f p g a c p l d 芯片在出厂之前都做过百分之百的测试，不需要设计人员承担投 资风险，设计人员只需通过相关的软硬件环境来完成芯片的最终功能设计。所以， f p 蝴p l d 的资金投入小，节省了许多潜在的花费。 3 用户可以反复地编程，擦除、使用或者在外围电路不动的情况下用不同的软 件就可实现不同的功能。所以用f p g a c p l d 试制样片，能以最快的速度占领市场。 f p ( 认，c p l d 软件包中有各种输入工具和仿真工具，及版图设计工具和编程器等全 线产品，电路设计人员在很短的时间内就可以完成电路的输入、编译、优化、仿真， 真到最后芯片的制作。当电路有少量改动时，更能显示出f p g a c p l d 的优势。电 路设计人员使用f p g a c p l d 进行电路设计时，不需要具备专门的i c ( 集成电路1 深 层次的知识，f p g a c p l d 软件易学易用，可以使设计人员更能集中精力进行电路 设计，快速将产品推向市场。 1 5 论文的内容安排 本论文对实时图像采集技术进行了研究，设计了一套基于p c i 接口的图像数据 采集系统，开发了相应的驱动程序和应用程序。 本论文共分五章，具体内容安排如下： 第一章：介绍了本课题的目的、意义、本领域的研究现状和发展趋势，以及图 像采集系统的大致框架。 第二章：比较了各种计算机总线的优劣，选择了p c i 总线作为采集系统的传输 总线，介绍了p c i 总线的特点、接口信号和命令、总线操作时序、配置空间等。 第三章：对p c i 数据采集系统进了性能分析，提出了系统的总体设计方案。简 单地介绍了各个模块，详细地分析了p c i 接口模块。 第四章：介绍了当前主流驱动程序开发模式w d m ( w m d o w sd r i v e rm o d e l ) ， 选择使用咖r i r 来开发基于p c i 总线的图像数据采集系统的驱动程序，在 v i s u a l c + + 6 0 中开发了采集系统的应用程序。 第五章：对本论文进行了总结和展望。 6 硕士学位论之 m a s t e r st h e s i s 第二章p cj 总线技术规范 本章将介绍p c i 总线的特点、p c i 总线信号与命令、总线操作，配置空间等内 容。 2 1p c i 总线的结构和特点 2 1 1p c i 总线的结构 在一个p c i 系统中，高速和低速的外部设备可以并存，p c i 总线与i s a e i s a 总线可以并存。 如图2 - 1 所示为p c i 总线系统结构图，c p u 妃a c h e ，】) l 渔m 通过一个p c i 桥即北 桥( n o r t hb r i d g e ) 连接。p c i 外设，如s c s i 卡、p c i 网络卡、p c i 声卡、p c i 显卡 ( 现在很多主板也支持a g p 总线的显卡) 、p c i 图像处理卡、p c i 扩展总线桥以及 p c i 插槽等可挂接在p c i 总线上。c p u 通过北桥可以直接访问映射于存储空间和i o 空间的p c i 设备。北桥能够提供数据缓冲功能，以便使c p u 和p c i 总线上的设备 并行工作而不必等待，还可以使c p u 和p c i 总线上的操作分开，以免相互影响， 北桥提供了p c i 总线上的所有驱动机制。 p c i 总线扩展桥又称为南桥( s o u t hb r i d g e ) ，南桥可以是p c i p c i 的扩展总线桥、 p c m s a 扩展总线桥、p c i l 丑s a 扩展总线桥。c p u 可通过北桥和南桥访问二级p c i 总线、i s a 总线、e i s a 总线上的外接设备。此外南桥还可以接i d e 接口和u s b 接 口等。 典型的p c i 总线一般仅支持3 个p c i 总线负载，后来发展的工业p c i 总线可以 支持多于3 个p c i 总线负载。外插板卡可以是3 3 v 或5 v ，还有专门设计的通用板 卡可以同时适应以上的两种电压值。 2 1 2p c i 总线的特点 p c i 总线具有如下特点： 独立于处理器【1 0 1 ，为p c i 总线设计的设备是针对于p c i 总线的，不是针对 于处理器的，所以设备的设计独立于处理器升级。 支持每个p c i 总线约8 0 个p c i 功能，一个典型的p c i 总线实现方案支持 约l o 个电气负载，每个设备对于总线是一个负载，因此每个设备可以包括 硕士擘位论文 m a s t e r st h e s i $ 8 个p c i 功能。 低功耗，p c i 技术规范的主要设计目标是实现尽可能小电流的系统设计。 在全部读写传输中可实现突发传输，3 2 位p c i 总线在读写传送中支持每秒 1 3 2 m b 的峰值传送速率，对于6 4 位p c i 传送可以支持每秒2 6 4 m b 的峰值 传送速率，对于6 4 位6 6 m h z p c i 总线，传送速率可达每秒5 2 8 m b 。 2 0 版的规范支持的p c i 总线时钟频率达3 3 m i - i z ，2 1 版的规范支持的p c i 总线时钟频率达6 6 m k 。 图2 - 1 1 范i 总线系统结构图构图1 6 4 位总线宽度，6 4 位扩展的完全定义。 当停放在p c i 总线的主设备写p c i 目标设备时，在3 3 m h z 总线下的速度， 访闯时问快到6 0 n s 。 支持完全总线并行操作，与处理器总线、p c i 总线和扩展总线同步使用。 全面支持p c i 总线主设备，允许同级p c i 总线和扩展总线桥访问主存储器 8 和扩展总线设备。另外，p c i 主设备能够访问驻留于总线级别较低的另一 个p c i 总线上的目标。 隐式总线仲载，即p c i 总线仲载能够在另一个总线主设备在p c i 总线上执 行时传送。 引脚数少，总线信号使用经济，一个功能p c i 目标只有4 7 个脚，主设备 只有4 9 个脚。 交易完整性效验，在地址，命令和数据上进行奇偶效验。 三类地址空间，存储器、i o 和配置地址空间。 自动配置，支持自动的设备检验与配置。 软件透明，在与p c i 设备或面向扩展总线的同类设备通信时，软件驱动程 序使用相同的命令集和状态定义。 规范定义了三种插卡尺寸，长卡、短卡、交高短卡， 2 2p c i 总线信号与命令 2 2 1p c i 总线信号 p c i 信号可以分为必备和可选两大类，可选信号有5 l 条，主要用于6 4 位扩展、 中断请求和高速缓存支持等。p c i 接口对于单个目标设备( 即从设备) 需要至少4 7 个引脚，从设备是指被主设备选中进行数据交换的设备。对于主控设备需要至少4 9 个引脚，主控设备是指取得总线控制权的设备。图2 - 2 给出的是按功能组划分的p c i 总线信号示意图，左边为所需引脚，右边为可选引脚。图中的信号方向是主控设备 目标设备的组合而言的。 1 信号类型定义 p c i 信号组定义了五种信号类型，如下表2 - i 所示。 表2 15 种信号类型简介 类型含义注释 i n i n p u t 输入一种只用于输入的标准信号 o l r r o u t p u t 输出标准输出信号 1 侣t l t s t a t e三态一种双向、三态输入蹦出引脚 s u s m i n e d一种每次有且只有一个单元拥有并驱动的低电平 s ，i 俗 持续三态 - s t a t e 有效双向、三态信号 q d o p e nd r a i n 漏极开路以线或形式允许多个设备共同驱动和分享 9 2 引脚功能组 ( 1 ) 系统信号 系统时钟c l k ：时钟信号为所有p c i 传输提供时序，对于所有的p c i 设备都是 输入信号，其频率范围为0 - - 3 3 m i - i z 和0 - 6 6 m i - i z ，这一频率也称为p c i 的工作频率。 异步复位信号r s t # ：被用来恢复p c i 的专用配置寄存器，特性寄存器、定序 器、主设备、目标设备以及输出驱动器到原来的初始状态。 注图中# 表示低电平有效，否则高电平有效 图2 - 2p c i 总线信号示意图 ( 2 ) 地址和数据信号 a d 3 1 ：o 】：地址数据多路复用输入输出信号。在地址周期中a d 3 1 ：o 】线上 是一个物理地址，对于i o 操作它是一个字节地址；若是对存储器或配置寄存器操 l o 硕士学位论文 m a s t e r st 1 1 e s i $ 作则是一个双字地址。在数据周期a d 3 1 ：0 1 线上传输的数据，数据宽度可变。 c b e 3 ：0 1 撑：总线命令和字节有效多路复用信号。在地址节拍期间，c b e 3 ： o 】撑传输的是总线命令；在数据节拍期间，c b e e 3 ：0 1 # 传输的是字节使能信号，决 定a d 3 i ：0 】上哪个字节传输的是有效数据。c r e e l 0 # 应用于字节o ：c b e 3 1 # 应用 于字节3 。 ( 3 ) 接1 2 1 控制信号 f u 伍岸：帧周期信号。由当前主设备驱动，f r a m e # 信号的有效表示总线传 输的开始，在其有效期间，说明数据传输持续进行。当f r a m e # 信号失效，表示传 输的是最后一个数据节拍。 t r d y # ：从设备准备好信号。该信号有效时表示从设备已经做好数据传输的准 备，可以开始当前的数据传输了。该信号要与i r d w 信号配合使用。 s t o p ：停止数据传送信号。由从设备发出，它有效时表示从设备要求主设备 中止当前的数据传输。 l o c k # ：锁定信号。该信号有效时，表示驱动它的设备所进行的操作可能需要 多个传输才能完成，也就是说，对此类设备的操作是具有捧它性的。但此时，未锁 定的设备，对它的非互斥访问仍然是可以进行的。 i d s e l ：初始化设备选择信号。在参数配置读写传输期间用作芯片选择( 片选) 。 d e v s e l # ：设备选择信号，该信号有效时，表示驱动它的设备已经成为当前访 问的从设备。d e v s e l # 有效，说明线上某一设备被选中。 ( 4 ) 仲载信号 r e q # ：总线占用请求信号。它有效时表示驱动它的设备要求占用总线，任何 主控制器都有自己的r e q # 信号。 g n t # ：总线占用允许信号。用来回复设备对占用总线的请求，该信号有效时 表示允许请求。任何主设备都有自己的g n t # 信号。 ( 5 ) 出错报告信号 p e i t r 券：奇偶校验错误报告信号。一个主设备只有在响应设备选择信号并完成 数据周期后，才报告一个p e r r # 。一个数据接收设备，如果发现数据有错误，将在 数据收到后的两个时钟周期内将p e r r # 激活。 s e r r # 系统错误报告信号。它用来报告地址奇偶错误、特殊命令序列中的数据 奇偶错误和引起大的灾难的任何其它系统错误。 ( 6 ) 中断信号 p c i 局部总线共有四条中断线，分别是：i n l a 撑、i n t b # 、i n t c # 和玳t d 撑， 用以请求一个中断。对于单功能设备，只有一条中断线i n t a # 。而多功能设备则最 多可以有四条中断线1 ”1 。 ( 7 ) 高速缓存支持信号( 可选) 具有可缓存功能的p c i 存储器与c a c l 相互配合工作时，需要两条高速缓存支 持输入信号。 s b o 撑：试探返回。当s b o # 有效时，关闭命中的缓冲行。当该信号无效而 s d o n 磷有效时，将“清除”试探结果。 sd i 删：监听完成信号，用来表示当前的监听状态。该信号无效时，表示监 听仍在进行，否则，表明监听已经完成。 ( 8 ) 6 4 位总线扩展信号( 可选) a d 6 3 ：3 2 - 扩展的3 2 位地址数据复用线。 c b e 7 ：4 1 ：总线命令和字使能多路复用信号。 r e q 6 4 # ：6 4 位传输请求信号。该信号由当前主设备驱动，并表示要求6 4 位通 路传输数据。 a c k 6 4 # ：6 4 位传输认可信号此信号由从设备驱动，表明从设备将用6 4 位传 输。 p a r 6 4 ：奇偶双字节校验。是a d 6 3 ：3 2 和c b e 7 ：4 】的校验位。 ( 9 ) j t a g b o u n d a r y 扫描引脚( 可选) 设备测试访问口( t a p ) 包含了4 弓1 个脚，它们用在p c i 设备中的t a p 控制的 连接口。 t c k ( t e s t c l o c k l ：在t a p 操作期间，用来测试时钟状态和输入输出设备的 数据。 t d i ( t e s t d a t a i n p u t ) ：在t a p 操作期间，把测试命令和数据串行输入到设 各。 t d o c t e s td a t ao n p u t ) ：在t a p 操作期间，把测试命令和数据串行输出到 设备。 t m s c f e s tm o d es e l e c t ) ：用于控制在设备中t a p 控制器的状态。 n 塔t 毋：提供1 a p 控制器的异步初始化。 2 2 2p c i 总线禽令 总线命令是处理器发送至目标并表明作业类型的命令。 总线命令在地址节拍c b e 3 ：0 1 # 有效时被译码。 硕士学位论文 m a s t e r l st h e $ 1 5 l 总线命令编码 表2 - 2 列出了p c i 总线命令编码和类型说n t l l 】，总线上的命令编码被视为“l ” 表示高电平，“0 ”表示低电平，每条命令后面都进行了简单地说明。 中断应答命令：该命令为读中断控制器命令。 特殊周期命令：它能够报告处理机的状态，该命令不包含目标地址，而是以广 播的形式传递给所有的设备。每个接收设备会自我确定广播的信息是否适合于自 己。 i o 读命令：该命令用来从映射到p c i 总线上i o 地址空间的设备中读取数据。 i o 写命令：该命令用来向一个映射到i o 地址空间的设备写入数据。 保留命令：该类命令是为将来扩展而保留的。任何p c i 设备都不能将它们挪作 它用，任何p c i 设备也不允许对保留的命令编码作出反应。 存储器读命令：该命令用来从一个映射到p c i 总线存储器地址空间的设备中读取数 据 c b e 3 ：o 】# 命令类型 o o o o 中断应答 0 0 0 l 特殊周期 0 0 1 0 i o 读( 从i o 口地址中读数据) 0 0 1 1 i o 写( 向i o 口地址中写数据) 0 1 0 0 保留 0 1 0 l 保留 o l l o 存储器读( 从内存空间映射中读数据) 0 1 1 1 存储器写( 向内存空间映射中写数据) 1 0 0 0 保留 1 0 0 1 保留 l o l o 配置读 1 0 1 l 配置写 1 i o o 存储器多行读 1 1 0 1 双地址周期 l l l o 存储器一行读 1 1 1 1 存储器写并无效 存储器写命令：该命令用来向一个映射到p c i 总线存储器地址空间的设备写入 数据。 配置读命令：该命令用来从每个p c i 设备的配置空间读取数据。 存储器一行读命令：该命令与存储器读命令类似，不同之处在于它还表示主设 备试图完成多于两个3 2 位的p c i 数据期。 存储多行读命令：该命令试图在主设备断开连接之前预读取多行c a c h e 数据。 存储器写并无效命令：该命令与存储器写命令不同点在于它要保证最小的传输 量是一个高速缓存( c a c h e ) 行，即主设备要在一次p c i 传输中将寻址的c a c h e 行的每 个字节都写入。该命令要求主设备的配置寄存器必须指出c a c h e 行的大小。 双地址周期( d a c ) 命令：该命令用来给支持“位寻址的p c i 设备发送6 4 位 地址。发送过程需要两个时钟周期，对于3 2 位寻址能力的p c i 设备，则当它为保 留命令。 2 总线命令使用规则 所有的p c i 设备都要求像从设备样，响应配置( 读或写) 命令。其它所有命 令都为可选项，在p c i 总线上执行i o 读写命令时，应保证其执行顺序。p c i 上的 设备具有可再定位功能，以便通过配置寄存器将它们映射到存储空间。 当需要的时候，主从设备均可执行可选命令。但是，如果某个设备实现了基本 的存储器命令，那么，它就必须支持所有的存储器命令。否则，就必须利用别名将 这些为优化性能而设的命令( 存储器一行读、存储器多行读、存储器写并无效命令) 转变为基本的存储器命令。例如：一个从设备可以不实现存储写并无效命令，但它 必须能接受该命令的请求，并按存储器写命令来处理。从设备可以不执行存储器行 读命令，但是，它也必须接受该命令的请求，并把它处理成存储器读命令。 对于系统存储器的数据块读写，在主设备支持的情况下可采用存储器写并无效 命令和存储器行读命令。如果由于某种原因主设备不能支持上述优化性能命令，可 采用存储器读写命令。 对于使用存储器读命令的主设备，所有命令都可进行任何长度的访问。但最好 遵循下述用法原则： 下面是在有和没有行长度寄存器( c a c h e ) 的情况下的用法建议： ( 1 ) 具有c a c h e 行长度寄存器时 存储器读命令，当读取半行或更少的c a c h e 行对使用。 存储器一行读命令，当读取半行到三行时使用 存储器多行读命令，当读取三行以上时使用。 ( 2 ) 无c a c h e 行长度寄存器时 存储器读命令，当有1 2 次的数据突发传输时使用。 存储器一行读命令，当有3 1 2 次的数据突发传输时使用。 存储器多行读命令，当有1 3 次或更多数据的突发传输时使用。 1 4 硕士学位论文 m a s t e r4 sn i e s l 8 2 3 p c i 总线协议 p c i 总线上的基本传输机制是突发成组传输，一个突发分组由一个地址期和一 个或多个数据期组成【l u 。 p c i 在内存和f o 地址空间中都支持突发传输。在没有副作用影响的前提下， 主桥( 主处理器和p c i 总线之间) 可以将多个存储器写访问合并为一次传输。一个设 备通过将基地址寄存器的预读取位设为1 ，来表示允许预读数据和合并写数据。通 过在初始化阶段中的配置软件提供的地址范围，来区分哪些地址空间可以合并，哪 些不能合并。当遇到不可预取的写( 对任何范围) 发生时，进入缓冲器的数据合并 操作必须停止( 并且缓冲器被清除) 。接下来在预取范围内的写操作，不能与前面 合并过的数据合并，但可与更后面的写操作合并。 只要处理器发出的一系列写数据( 双字) 所隐含的地址顺序相同，主桥就可以 将它们组合成突发数据组。例如：若处理器连续写顺序为d w o r d 0 、d w o r d 2 、 d w o r d 3 时，那么主桥就可以将它们组成一次突发，p c i 的突发顺序可以是 d w o r d 0 、d w o r d l 、d w o r d 2 到d w o r d 3 结束，中间可插入未访问的d w o r d l ( 双字) ，只要对应该双字的字节使能信号不发即可。合并的原则是只要后面的 d w o r d 地址比前面的高就行。同样，在不引起副作用的前提下，主桥便可将单个 的读请求转换为一次突发读。 对于i o 空间的访问不能合并，它们通常只有单个数据节拍。目前还没有处理 器或总线主设备可以发出指向i o 空间的突发传输，但不能排除将来有这种设备的 可能。p c i 设备不处理多重i o 数据节拍，必须在第一个数据节拍之后释放访问路 径为此，主桥可能永远不会合并连续的i o 访问到单个的p