半加器和全加器及其应用.doc_第1页
半加器和全加器及其应用.doc_第2页
半加器和全加器及其应用.doc_第3页
半加器和全加器及其应用.doc_第4页
半加器和全加器及其应用.doc_第5页
已阅读5页，还剩2页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

实验二 半加器和全加器及其应用 实验二 半加器和全加器及其应用 一、 实验目的1. 掌握全加器和半加器的逻辑功能。2. 熟悉集成加法器的使用。3. 了解算数运算电路的结构。二、 实验设备1. 数字电路试验箱；2. 74LS00，74SL86。三、 实验原理半加器(m =0半加，m=1为半减）能实现两个一位二进制数的算术加法及向高位进位，而不考虑低位进位的逻辑电路。它有两个输入端，两个输出端。半加器电路是指对两个输入数据位进行加法，输出一个结果位和高位的进位，不考虑输入数据的进位的加法器电路。是实现两个一位二进制数的加法运算电路。数据输入A被加数、B加数，数据输出S和数（半加和）、进位C0。同理,能对两个1位二进制数进行相减不考虑低位来的借位求得差及借位的逻辑电路称为半减器.设减数和被减数分别用A和B,表示差用S，表示向高位的借位用C0。全加器，全减器(m =0为全加，m=1为全减)全加器是实现两个一位二进制数及低位来的进位数相加（即将三个一位二进制数相加），求得和数及向高位进位的逻辑电路。根据全加器功能，其真值表如下表所示。表中A及B分别代表被加数及加数，C1是低位来的进位，S代表相加后得到的和位，C0代表向高位的进位。图中C1是进位输入端，C0是进位输出端。同理,能对两个1位二进制数进行相减并考虑低位来的借位求得差及借位的逻辑电路称为全减器.设减数和被减数分别用A和B表示低位来的借位用C1,表示差用S，表示向高位的借位用C0。四、 实验内容实验一、实现半加器，半减器，当M为0时实现逻辑变量A、B的半加功能，当M为1时实现逻辑变量A、B的半减功能。实验二、实现全加器，全减器，当M为0时实现逻辑变量A、B的全加功能，Ci为进位值。当M为1时实现逻辑变量A、B的全减功能，Ci为借位值。五、 实验数据1实现半加、半减器（1） 真值表MABSC0000000110010100110110000101111101011100（2） 卡诺图S的卡诺图： B MA 00 01 11 10 0 0 1 1 0 1 1 0 0 1S=AB（3） C0的卡诺图 B MA 00 01 11 10 0 0 0 0 0 1 0 1 0 1S=B (MA)2实现全加器(1) 真值表MABC1SC0000000000110001010001101010010010101011001011111100000100111101011101101110010110100111000111111S的卡诺图： BC1 AM 00 10 11 10 00 0 1 0 1 01 1 0 1 0 11 0 1 0 1 10 1 0 1 0S=A(BC)C0的卡诺图: BC1 AM 00 10 11 10 00 0 0 0 0 01 0 1 0 1 11 1 1 1 1 10 0 1 0 1C0=BCi+(BC)(MA) 六实验电路图及仿真 半加半减的实现 全加全减的实现七实验心得
人人文库> 全部分类> 应用文书 > 项目管理

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论