（电路与系统专业论文）基于1394串行总线图像采集的硬件设计[电路与系统专业优秀论文].pdf

中文摘要 数字技术的高速发展，对总线带宽提出了更高的要求。i e e e1 3 9 4 串行总线 作为一种数字传输的开放式技术标准被广泛应用于众多的领域，包括数字成像领 域以及多媒体、大容量存储领域等等。这一标准以其廉价、占用空间小、支持热 插拔、可扩展速率、拓扑结构灵活多样等特点，被众多使用者公认为一种最为有 效的数字传输方式。在未来这一技术将具有更为广阔的发展空间。 本课题是我实验室与天津大学专用集成电路设计中心共同合作的项目，为他 们自行设计的大动态c m o s 图像传感器提供外围接口电路，实现图像信号在传感 器与计算机之间的高速传输，并为后续实验室即将开展的自带控制器的1 3 9 4 链 路层芯片i p 核研究做一些前瞻性的工作。 本文在详细阐述i e e e1 3 9 4 1 9 9 5 总线协议的基础之上，结合所采用的具体 协议控制芯片对这一接口电路的硬件电路设计、相关单片机和f p g a 固件编程进 行了详尽的讨论，为1 3 9 4 串行总线的具体实现形式进行了有益的探索，具有一定 的参考价值和实用价值。 关键词：i e e e l 3 9 4 1 9 9 5 协议，f p g a ，单片机，固件编程，硬件 a b s t r a c t w i t ht h ed e v e l o p m e n to f h i 曲s p e e dd i 百t a lt e c h n o l o g y , 1 m o r ea n dm o r es t a n d a r d s h a v eb e e nb r o u g h to u tt om e e tt h i sr e q u i r e m e n t i e e e - 1 3 9 4 ，a sak i n do fo p e n t e c h n o l o g y , h a sb e e nw i d e l yu s e di nm a n yf i e l d s ，s u c ha s ：i m a g i n g ，m u l t i m e d i a ，m a s s s t o r a g ea n ds oo n i ti sah i g hs p e e db u tl o wc o s ts e r i a lb u ss y s t e m ，d e s i g n e dt o p r o v i d eb e s te f f o r td a t at r a n s p o r ta sw e l la sq u a l i t ys e r v i c e i th a sb e e nv a l u e da so n e o ft h em o s te f f i c i e n tt e c h n o l o g y , a n dp e r h a p sw i l lb et h ef i r s ts e l e c t i o no ft h ef u t u r e p r o j e c t a soneo ft h ec o o p e r a t i v ep r o j e c tw i t hi cd e s i g nc e n t e ro ft i a n j i nu n i v e r s i t y , w e a r ed e s i g n a t e dt op r o v i dap e r i p h e r a lc i r c u i tf o rm e i rc m o si m a g es e n s o r , w h i c he a r l r e a l i z et h eh i 曲p e r f o r m a n c ed a t at r a n s p o r t a t i o nb e t w e e ni m a g es e n s o ra n dc o m p u t e r b a s e do nt h ei e e e l 3 9 4 1 9 9 5s e r i a lb u sp r o t o a l ，w em a d eaf o c u so nh a r d w a r e d e s i g no ft h ep e r i p h e r a lc i r c u i ta n dr e l a t i v ef i r m w a r e w i t l lt h e13 9 4l i n k - l a y e ra n d p h y s i c a l l a y e rc o n t r o l l e r t h e s er e s e a r c h e so n13 9 4s e r i a lb u si n t e r f a c ec i r c u i tp o s s e s s c e r t a i nr e f e r e n t i a lv a l u ef o rc o m p r e h e n d i n gi e e e 一1 3 9 4 k e yw o r d s - i e e e 13 9 4 ，f p g a ，m c u ，f i r m w a r e ，h a r d w a r e 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得盘壅盘芏或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名：禾霄 签字日期：土。口z 年1 月方日 学位论文版权使用授权书 本学位论文作者完全了解盘鲞盘茎有关保留、使用学位论文的规定。 特授权苤鲞盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名：啦下青 签字日期：撕5 年上月弗日 导师签 签字日 b瓣棚 第一章绪论 第一章绪论 随着计算机技术的迅猛发展，数字技术正在从各个方面深刻的影响着人们的 学习、工作和生活，使人们充分享受到信息时代高速、便捷、可靠的数字化服务。 然而数字化在满足人们需求的同时，新的问题、新的挑战带来了对数字传输带宽、 数字存储容量的更高要求，对于多媒体特别是视频信号这种问题表现的尤为明 显。这就需要有更高级的符合要求的数字技术来解决这种瓶颈问题。i e e e 1 3 9 4 作为一种新型的数字接口技术，以其优越的性能，为解决大容量高速数字信号传 输的问题提供了新的方法，日益受到人们的青睐，而得到广泛的应用。 1 1i e e e 一1 3 9 4 概述 i e e e1 3 9 4 是一种高速串行总线标准，最初由a p p l e 公司发布，称为火线 f i r e w i r e ，后来经i e e e 采纳并进行规范，成为i e e e1 3 9 4 1 9 9 5 标准，这是1 3 9 4 的第一个标准，该标准的线缆模式支持1 0 0 m b s 、2 0 0 m b s 、4 0 0 m b s 的传输速 率，可以以便捷、高速、廉价的方式将具有1 3 9 4 接口的设备如计算机、数字摄 像机、机顶盒等连接起来形成1 3 9 4 设备网，增强了电脑与计算机外设之间的连 接能力。后来又相继推出了1 3 9 4 a 和1 3 9 4 b 标准，将数据传输的速度和距离提升 到了更高的级别，成为数字影音界面的标准接口总线。 1 3 9 4 串行总线具有以下几方面的特点： 1 、 高速可升级性：l3 9 4 1 9 9 5 标准支持1 0 0 m b s 、2 0 0 m b s 、4 0 0 m b s 的传输速率。 2 、 支持热插拔，用户不需要将系统断电，就可以动态的添加删除系统中 的设备。 3 、即插即用性，添加或删除设备后，系统自动枚举，节点会自动配置， 此过程不需要主机的干预即可完成。 4 、 支持点到点方式，系统中每个节点处于平等的地位，均可自主完成事 1 一 第一章绪论 5 、 务，而不需主机c p u 的干预。 可提供电源：有总线供电和自供电两种供电形式，低功耗设备可以通 过总线取得电源。 支持两类事务：包括等时和异步数据传输，等时传输应用于实时性要 求较高的数据传输，异步传输应用于准确性要求较高的数据传输，可 将数据传输到特定的地址。 公平仲裁：可以确保等时传输具有较高的优先级，异步传输也可以获 得公平访问总线的机会。 1 2 i e e e l 3 9 4 与u s b 总线的区别 i e e e1 3 9 4 总线和u s b 总线都属于高速串行总线，两者之间具有很多相似 之处，包括： 1 、具有热插拔和即插即用的功能。 2 、都具有统一的通用接口，可提供总线供电的方式。 3 、采用串接方式，可以连接多台设备。 两者之间的区别： 1 、i e e e l 3 9 4 是一种面向高速信息家电或高端消费电子产品如：摄像机、数 码相机的串行总线，对于1 3 9 4 1 9 9 5 标准，其最高速度可以达到 4 0 0 m b s ，而u s b l 1 ，其传输速度为1 2 m b s ，主要面向的是中低速外设， 如：鼠标、键盘等。虽然后续u s b 2 0 速度赶超了1 3 9 4 ，但是目前火线 流量已经增加至3 2 g 。 2 、1 3 9 4 拓扑结构中，不需要集线器可以连接6 3 台设备，利用网桥可以实现 设备的无限连接，并且不需要由计算机控制这些设备；而u s b 必须由集 线器进行多重连接，且需要有计算机作为主机的存在。 3 、1 3 9 4 的拓扑结构在外设增减时自动重置网络，而u s b 要以集线器来判断 网络中设备的增减。 此外在节点间距离，信号线宽度等方面两者也存在较大的差别。考虑到两种 总线各自的优势，人们预测在不远的将来p c 机上的外设接口将仅由1 3 9 4 接口 和u s b 接口组成，两种接口将分别在高端产品和低端产品领域各自发挥作用。 第一章绪论 1 3i e e e l 3 9 4 的应用 i e e e l 3 9 4 是一项与平台无关的技术，可以同时应用于各种设备和p c 中， 凭借这种与众不同的跨平台能力，在这项技术面市以来，得到众多1 1 r 厂商的支 持，包括l v l i c r o s o i t 和i n t e l 在内的r r 厂商都开始了面向i e e e l 3 9 4 产品的开发， 极大的推动了这一技术的普及和推广。 数字技术的进一步发展，使得消费类电子和计算机技术相互融合，将具有 1 3 9 4 接口的外设和各种家用电器通过1 3 9 4 总线相互连接，在不远的将来也许只 要拿起遥控器电脑就可以迅速完成上网、玩游戏、控制视听影音器材、甚至控制 家里的电灯、电话的功能，实现居室的智能化。 所以1 3 9 4 无论在视频传送还是计算机外设、互联网连接方面都存在广阔的 市场。当前，1 3 9 4 应用的主要方向是： 大容量存储器； 视频会议： 小型网络系统； 多媒体设备； 数码相机、摄像机等。 1 4 论文主要工作 本课题任务是针对目前实验室设计的大动态c m o s 图像传感器的性能，深入 研究i e e e1 3 9 4 - - 1 9 9 5 协议内容，设计符合其指标要求的1 3 9 4 外围接口电路， 实现图像信号在传感器与计算机之间的高速传输，并为后续实验室即将开展的自 带控制器的1 3 9 4 链路层芯片i p 核研究做一些前瞻性的工作。 论文主要工作如下： l 、对i e e e1 3 9 4 - 1 9 9 5 串行总线协议的原理进行了详细阐述，对这一协议的 准确理解是后续程序设计的前提； 2 、针对所采用的具体芯片，对设备端1 3 9 4 接口单元的硬件电路设计及电路 调试过程中所遇到的问题进行了详细说明； 3 、完成1 3 9 4 接口电路的f p g a 设计工作，v e r i l o g 程序在q u a r t u s 24 1 集成 开发环境下进行了仿真、综合，并完成了板级调试，论文中对各部分组成、功能 第一章绪论 及仿真结果进行了详细的介绍； 4 、针对具体协议芯片的工作方式及相应1 3 9 4 数据包形式，完成框架部分的 单片机c 5 1 程序设计，并调试实现单片机与1 3 9 4 接口卡之间的数据通信过程。 第二章1 3 9 4 体系结构概述 第二章1 3 9 4 体系结构概述 i e e e 一1 3 9 4 是一种高速串行总线，具有6 4 位寻址空间、控制寄存器和符合 c s r ( 微机总线的控制和状态寄存器) 体系结构标准的读、写、锁定操作集。1 3 9 4 就是以i e e e 1 3 9 4 规范和c s r 体系结构为基础的。 1 3 9 4 串行总线有两种物理环境：底板环境和线缆环境。底板环境定义了1 3 9 4 在计算机主板中使用的情况。在线缆环境下，设备使用两对低压差分信号线来连 接形成无环拓扑结构并传输数据，本课题主要对线缆环境下的1 3 9 4 规范进行了 研究开发。 2 11 3 9 4 拓扑结构概述 i e e e l 3 9 4 串行总线线缆环境下的物理拓扑结构是无环网状结构，呈树状或菊 花链状的拓扑结构。该串行总线网络体系结构以节点来进行定义，每一个节点就 是一个独立的寻址实体，它有自己的标识r o m 和标准的控制状态寄存器，能够 独立进行初始化和配置。多个节点组成模块，一个节点中又可以包含多个元件。 2 1 1寻址 i e e e l 3 9 4 遵循c s r 体系结构的“位固定寻址方式，其中高1 6 位为节点标 识，包括l o 位的总线标识，和6 位的物理标识。其余4 8 位作为节点内部寻址， 总容量为2 4 8 b 的1 3 9 4 节点空间可以划分为3 种： ( 1 ) 初始内存空间； ( 2 ) 私有空间： ( 3 ) 初始寄存器空间： 2 k b 的c s r 体系结构寄存器空间； 串行总线寄存器空间； r o mi d 空间( 最先l k ) ； 初始元件空间。 第二章1 3 9 4 体系结构概述 对于串行总线来说，为简化系统设计的复杂程度，在实际编程的过程中，1 3 9 4 c s r 空问的范围设定为初始元件空间的头2 0 4 8 b ，再加上c s r 寄存器和 c o n f i g r o m 共4 k 的范围就可以了。 2 1 2 协议结构 在1 3 9 4 协议中定义了三个协议层，实现请求者与响应者之间的通信服务。分 层结构如下图所示： 盟11 3 9 4 协议分层结构 a 、事务层：支持异步事务的读、写和锁定操作其过程遵循c s r 体系结 构的定义。不对等时事务的操作提供任何服务，但可以通过对等时控 制寄存器的相关操作，为等时数据提供通向总线管理层的通路，等时 传输由应用层程序直接驱动。 b 、链路层：为事务层服务。对于异步传输，该层是事务层和物理层的接 口，对发送数据包编码成帧，对接收数据包解码解包；对于等时传输， 第二章1 3 9 4 体系结构概述 该层是应用层和物理层的接口，对发送的等时数据包进行数据编码成 帧，接收等时数据包，解码信道号。 c 、物理层：实现三个主要功能： 、将链路层上的逻辑信号转化为串行总线上的电气信号。、实现 总线仲裁，保证同一时刻总线上只有一个节点发送、接收数据，以防 止出现总线冲突。、为串行总线定义物理和机械接口，每个端口 由两对双绞线( t p a 、t p b ) 传送差模和共模信号，完成设备连接和 拆卸的检测、总线复位、配置和仲裁等事务。 1 3 9 4 串行总线还包括串行总线管理层，实现总线配置和节点活动的管理。 依据各节点在网络中所承担职责的不同，各节点管理层实现的功能也各有差异。 但每一个节点均需包含独立的节点控制单元，实现对总线自动配置的支持。 2 2 通信模型及服务 通过上述讨论可知，1 3 9 4 协议是一种分层结构，各协议层之间的参数传递过 程通过两种重要的事务：等时事务和异步事务完成。这是1 3 9 4 通信过程中两种 最基本的事务。下面分别对等时事务和异步事务加以介绍。 异步事务要求总线毫无差错的进行数据传输。异步传输情况下，通过对接收 数据进行循环冗余校验，可以验证数据是否正确的传输。当校验发现数据错误时， 发送方进行数据重传；与异步传输不同，等时传输不要求确认数据传输的准确性， 而对实时性要求更高，因此要求数据能够按时到达指定的地址即可，而对其中某 位出现的错误并不关心。 2 2 1 异步传输 异步传输使用确定的6 4 位地址指向某一个特定节点，所有异步传输共占2 0 的总线带宽，在带宽确定的情况下，数据传输仅取决于传输的速度。在传输过 程中，节点不被分配任何特定的总线带宽，但1 3 9 4 协议可以保证每个节点在适 当的时间间隔内获得对总线的公平访问。异步传输有三种基本类型的操作：读、 写和锁定操作。下图2 - 2 所示为c s r 体系结构中定义的基本异步传输模型。 第二章1 3 9 4 体系结构概述 瞰2 异步事务梗型 异步事务模型基于请求节点和响应节点之间的通信，每一个事务又包括请求 子事务和响应子事务，以及请求者和响应者在数据传输过程中相应的链路层和物 理层操作，下面以图2 2 为例简单说明1 3 9 4 异步传输过程。 请求节点发送事务层请求到相应的链路层，链路层将该请求编码打包发送到 物理层，当该节点物理层仲裁到总线使用权时，将请求数据包以电气信号的形式 发送到串行总线，传送到响应节点，响应节点的链路层对此信号解码解包，并进 行校验，当数据包内数据正确则接收数据包，并继续发往事务层，这样响应节点 就得知此请求数据包已经到来，并完成请求子事务。 响应节点会立即向请求节点返回确认数据包，之后响应节点的事务层将响应 数据包传送给它的链路层和物理层，当节点竞争到总线使用权，发送该响应数据 包到请求节点的物理层，并在链路层解码，最终发送到节点的事务层，此次事务 完成。 2 2 2 等时传输 等时传输和异步传输有所不同，不是依靠6 4 位地址来确定目标节点，而是使 用6 位信道号码来确定设备。发起等时传输的节点称为“交谈者”，接收方称为 “收听者”。通过总线广播并按照与传送关联的指定信道号码为基础发送到一个 或多个设备。每个等时传输接收一个保证的总线带宽，为确保有足够的总线带宽 可用，希望执行等时传输的节点必须向等时资源管理器申请所需带宽，总的总线 带宽以一个总循环时间( 1 2 5 u s ) 为基础，最多有8 0 的总线周期分配给等时传 第二章1 3 9 4 体系结构概述 输。 一旦获得信道号码和充分的总线带宽，目标节点就必须如此配置以便于向所 希望的等时事务作出响应，接收方可以用信道号码来访问应用程序的内存缓冲 区。在等时传输中，没有响应数据包，不需要确认数据包表明数据的接收，不需 要对数据传输的准确性进行确认。下图2 3 为c s r 体系结构定义的等时传输模型： 匿 3 等时事备梗塑 l 惜罄嚣瘦接口 宙2 - 41 3 帆六芯线袭号莲删 9 一 第二章1 3 9 4 体系结构概述 两对双绞线的差模输出信号大小分别在t p a 、t p a ，t p b 、t p b 一之间测量， 当t p a 和t p b 的电压分别比t p a 和t p b 一的电压高时，将发送逻辑“1 ”，反之， 发送逻辑“0 ”。差模信号可以完成以下事务，包括： 总线配置； 总线仲裁； 数据包的发送。 共模输出电压的测量值是t p a 和t p a 电压的平均值，利用共模信号可以实 现以下事务： 检测设备的连接和拆卸； 检测信号速度； o 检测信号的挂起和恢复。 2 4总线配置 1 3 9 4 串行总线的配置是自动进行的，在一个已连接好的网络中，配置过程不 会受到任何设备以及设备端主机处理器的干预。配置过程主要有三个步骤： 总线初始化； 树标识； 自标识。 配置过程以及各步骤所用时问如下图2 5 所示： 线绷e 置过程及定时 每阶段在总体i e 置时闻中所占比例 以5 3 个节点为基础) 节点加入或 树标识开始自标识开始 移出总线 囝2 _ 5 总线配置进程 配置结束后，整个系统在逻辑上形成树状或菊花链状的拓扑结构。配置过程 中数据传输均以1 0 0 m b s 的基础速度进行，从而保证总线上所有节点都可以参与 这一过程的进行。配置过程开始后，正在执行的异步事务中断，配置结束后，由 第二章1 3 9 4 体系结构概述 应用程序重新排列事务；而等时事务由于以信道号码为基础标识目标节点，因此 不会受到线缆配置的影响，它们在配置完成后可以从断点处恢复执行。 2 4 1 总线初始化 这是1 3 9 4 总线配置的第一步，总线初始化又是以总线复位开始的，多种原因 可能引起总线初始化过程： 物理层电源状态发生变化； o 链接节点发出总线重置信号； o 加入和删除节点等等。 总线复位将强迫所有节点进入它们的初始状态：清除它们的拓扑信息；每个 节点的物理层将关闭并保留与其他端口相关联的连接状态，物理层寄存器将返回 到初始状态，c s r 寄存器的值也将受到影响。初始化结束，所有节点将位于拓扑 结构的同一等级上。下图2 - 6 示例了一个已确立拓扑的1 3 9 4 节点族以及相应的 重置后的拓扑图。 重置前节点族 羹置后节点族 圉2 6 总线重置局抱鲁蛾拓扑示铡 双绞线t p a 、t p b 上同时驱动信号“1 ”，收到此复位信号的节点将转发此信 号，以保证总线上所有节点收到此复位信号。总线初始化后节点的已知信息仅限 于节点本身是叶子节点、分支节点还是独立节点。总线初始化的时间要足够的长， 以允许完成一个正在执行的事务。 第二章1 3 9 4 体系结构概述 2 4 2 树标识 总线初始化结束，总线上的节点开始树标识过程，以标识所有连接节点的拓 扑结构。这一过程将把一个一般的网络拓扑变换成一个无环的树型结构，这棵树 中有个节点会被指定为根节点，其他节点分别是分支节点和叶子节点。在树标 识前，任何一个节点都有可能成为根节点，根节点的选择是不依赖于拓扑的。图 2 7 示例了连接到总线上的一系列节点。 g e l 2 - 7 舔加新设备并且重置总线后的总线示饲 在树标识过程中，所有连接在网络中的端口将分别被指定为父端口或子端口。 任何一个将所有端口都标识为子端口的节点将成为根节点。一旦网络中所有节点 的所有端口均被标记为子端口或父端口时，树标识的过程就完成了。在树标识的 过程中，双绞线使用两种仲裁线状态即：父通知和子通知，完成树标识的进程。 图2 7 节点族完成树标识后的总线示例如下图2 - 8 所示： 2 4 3自标识 圉2 _ 8 槲k i , q 后的总线示倒 树标识结束之后进入自标识阶段。自标识主要实现三个主要功能： 为网络中每个节点分配相应的物理标识； 第二章1 3 9 4 体系结构概述 。在两两直接相邻的节点之内交换最大传输速度能力； o 广播树标识中确定的拓扑结构。 自标识过程由最低端口号码的子端口开始，根节点向网络中所有节点发出自 标识授权信号，开始自标识进程。当目标节点收到自标识授权信号，该节点会为 自己分配唯一的物理标识并返回自标识数据包。自标识的过程采取的是一种“后 序遍历算法”，整体是一个迭代的过程，根节点是最后进行自标识的节点。下图 2 9 为完成自标识后的总线示例。 囝2 _ 9 自标识后酌总蜣示例 每个节点发送的自标识数据包个数与节点端口数目有关，包含了节点及其端 口的基本信息。这一过程结束后，网络中一些节点可以利用自标识数据包中信息 完成如下功能： 发布能被其他节点访问的拓扑结构图； o 发布能被其他节点访问的速度图； o 电源管理控制； 优化总线传输。 自标识完成后，总线处于闲置状态，所有节点都可以开始正常的仲裁活动。 当重新出现总线复位时，总线配置的过程将重新开始。 2 5总线仲裁 当总线上任一节点要执行某一特定事务时，必须首先获得总线的使用权，即： 得到根节点的授权，取得此授权的过程就是总线仲裁。总线上任何节点进行信号 第二章1 3 9 4 体系结构概述 传送都要通过仲裁过程争夺总线的使用权，这一过程保证了等时事务有足够的带 宽，保证异步事务有公平访问总线的时间。自标识后，所有节点都可以开始仲裁， 由各节点物理层的仲裁使能位进行控制：当节点仲裁使能位使能，节点可以仲裁 总线；否则不能。仲裁过程结束后，总线上同一时刻只能有一个节点传送数据包。 在本系统中，数据传输包括异步传输和等时传输，因此仲裁方式采用异步仲裁、 等时仲裁和混合仲裁方式。 2 5 1 异步仲裁 当数据包传输过程中总线上没有等时事务，或总线上节点不支持等时服务 时，采用异步仲裁服务，这种仲裁方式基于一种公平间隔的轮换优先权算法。异 步仲裁分为两种：公平仲裁和紧急仲裁。其中紧急仲裁仅在背板方式下有效，因 此这里主要讨论公平仲裁的情况。 当总线上具有多个节点时，公平仲裁保证所有节点都具有平等使用总线的机 会。两个仲裁复位间隔之间的时间被称为公平间隔。仲裁规则允许所有待发异步 事务的节点在每个公平间隔期间按时获得对总线的使用权。这样可以防止某些由 于物理连接而具有较高优先级的节点长时间抢占总线。 当某节点链路层准备传输一个异步数据包时，就用公平仲裁服务向物理层发 出一个仲裁请求，当总线上出现子事务间隔时，该节点物理层会向根节点发送仲 裁请求信号t xr e q u e s t ，当物理层检测到r xd a t ap r e f i x ( 数据包头) ，则得知 当前已经有节点获得了总线使用权，取消发送t xr e q u e s t 信号；当检测到 r xg r a n t 时，则该节点获得总线使用权，并通知其链路层，开始数据包传送工作。 对于某一节点当上述两种情况任意一种出现后，它的物理层仲裁使能位都会清 零，该节点在一段时间内不会再发送t xr e q u e s t 仲裁请求信号，当节点执行事 务完毕，总线上会出现闲置状态。当闲置时间大于仲裁复位时间时，总线上所有 节点又一次将仲裁使能位使能，再次开始申请总线使用权。异步仲裁示例如下图 2 1 0 所示： 第二章1 3 9 4 体系结构概述 2 5 2 等时仲裁 等时传输要求特定的等时信道和定的总线带宽，信道和带宽要预先从等时 资源管理器节点获得，并且要按照1 2 5 u s 间隔比例分配带宽。一旦所有等时节点 完成事务，在没有异步事务等待的情况下，1 2 5 u s 中剩余的2 0 时间将保持空闲 不再使用。 根节点担负循环控制的职能，它试图以固定的时间间隔1 2 5 u s 传输一个称为 “循环开始包”的时间请求，循环开始包具有比其他待发异步事务更高的优先级， 这就保证了等时事务的正常开始。通常循环开始包发送之后等时事务开始。所有 想争夺总线控制权的等时节点在识别到总线闲置时间大约为0 0 4 u s ( 等时间隔) 后，等时仲裁开始。仲裁后，取得总线使用权的节点开始传输数据包，之后总线 再次回到空闲状态。其他希望启动等时事务的节点检测到0 0 4 u s 等时间隔后将再 次启动仲裁。等时仲裁示例如下图2 1 1 所示： 2 5 3 混合仲裁 当总线上同时出现等时和异步事务时，就需要进行混合仲裁。等时事务会 得到超过8 0 的总线带宽，其余2 0 分配给异步事务，这意味着当总线上没有 等时通信时，异步事务的输入输出量将会大幅度增加。混合仲裁示例如下图2 1 2 所示： 囹囤圈吲圆图圈固函圆圈商函匡圆固面 ：l l 一- 自 t i r 一l 一 一 了 一 一 一 一l 瑚 椰阱齄 圉2 - 1 2 混合仲裁示爿 第二章1 3 9 4 体系结构概述 2 6 寄存器和c o n f i g r o m i e e e1 3 9 4 1 9 9 5 串行总线采用c s r 体系结构定义框架，该体系结构名称为 i s 0 i e c l 3 2 1 3 规范，即：微机总线的控制和状态寄存器体系结构。这规范定义 了一套遵循这一标准的多种总线所实现的核心特征。c s r 定义了一组核心寄存器， 这些寄存器位于节点地址空间中，应用程序可以访问这些寄存器。而1 3 9 4 规范 定义了为实现串行总线兼容必须支持的c s r 体系结构特征的子集，包括：c s r 核 心寄存器、依赖串行总线的寄存器、与总线管理相关的拓扑图寄存器和速度图寄 存器。这些寄存器地址映射在节点地址空间的初始寄存器空间当中，所有的链路 层芯片寄存器都符合c s r 体系结构的要求。 每个1 3 9 4 物理层都提供了通往总线的接口并在通信过程中执行主要功能，这 些功能包括： 总线配置； 仲裁1 3 9 4 总线的控制权； 向其他节点中转事务； 执行n r z 、数据选通的编码、解码； 检测设备的加入、移除； 发送、检测速度信号。 物理层寄存器支持由物理层执行的功能，实现物理层配置以及状态读取。这 些寄存器被映射为偏移地址，不符合c s r 体系结构，其寄存器映射图包含了与整 个节点、端口的接口状态等内容相关的信息。物理层寄存器中的内容可以被节点 应用程序读取或写入，也可由远程节点利用远程访问数据包来读取。 同时c s r 体系结构还定义了c o n f i g r o m ，每一个可执行事务的1 3 9 4 串行总线 节点都应该实现c o n f i g r o m ，它为配置和诊断与设备相关的问题提供了必要的信 息，r o m 中包含的信息有： 为识别设备驱动程序所需的信息； 为识别诊断软件所必须的信息； 为识别设备涉及总线的各种性能而需要的信息； 为指定可选模块、节点以及元件特征和参数所需的信息。 i e e e1 3 9 4 - 1 9 9 5 定义了两种c o n f i g r o m 格式：最小格式和正常格式。由于正 常格式的c o n f i g r o m 对依赖于节点的参数提供了标准可扩展的机制，因此通常采 用这种格式。配置项中必须包含根目录和总线信息块，具体的配置方式将在后续 章节中详细阐述。 第三章电路结构设计 第三章电路结构设计 为配合天津大学专用集成电路设计中心自行设计的大动态范围c m o s 图像 传感器的指标要求，并在原有并行接口控制系统的基础之上，对1 3 9 4 协议进行 了深入的分析、理解，设计了基于1 3 9 4 串行总线的图像采集接口电路。本章主 要介绍了电路设计的思路，以及各部分的主要功能。并为后续即将开展的带有控 制器的1 3 9 4 链路层芯片内核设计工作起到了抛砖引玉的作用。 3 1 电路结构框架 本硬件电路要实现设备端图像数据通过1 3 9 4 串行总线的高速传输，使c m o s 图像传感器采集到的视频信号得以及时传送。从功能上可以将此系统划分为三个 单元：单片机控制单元、c m o s 图像采集单元和1 3 9 4 接口卡单元。三个单元通 过f p g a 实现互连，以及逻辑转换。设备端电路结构框图如下图3 1 所示： 囤一 囤一 图3 - 1 设备端硬件电路框图 硬件电路中涉及的主要芯片有1 3 9 4 协议控制芯片、微控制器、f p g a ( 现场 可编程门阵列) 及其他的一些外围控制电路芯片。 针对设备端c m o s 图像传感器的性能要求，本设计选用了t i 公司的通用型 高性能链路层芯片t s b l 2 l v 0 1 b 和物理层芯片t s b 4 1 l v 0 4 a 作为1 3 9 4 接口卡的 主芯片，链路层芯片同时支持等时传输和异步传输，满足设备端视频数据传输的 要求。 微控制器采用通用的m c s 5 1 系列a t 8 9 c 5 2 单片机，实现对1 3 9 4 接口芯片 第三章电路结构设计 的配置和控制。 f p g a 是三部分电路单元：微控制器单元、图像传感器单元和1 3 9 4 接口卡 连接的桥梁。这一单元电路采用了实验室已有的f p g a 标准电路板，主芯片： e p l c l 2 q 2 4 0 c 8 是a l t e r _ & 公司生产的c y c l o n e 系列f p g a ，这一系列可编程器 件是目前市场上性价比最优、价格最低的f p g a 。e p l c l 2 q 2 4 0 c 8 芯片资源丰富， 在完成既定的基本功能后，尚有大量空余资源，还可以考虑在f p g a 内实现图像 处理算法等其他功能。其资源也足以满足电路功能扩展的要求。 下面简要介绍一下基本工作原理： 电路上电后由单片机完成整个初始化工作：包括1 3 9 4 控制芯片引脚的初 始化和c m o s 图像传感器的初始化，配置1 3 9 4 控制芯片的寄存器等工作。 通过f p g a 配置1 3 9 4 链路层芯片的c o n f i g r o m ，并产生控制链路层芯片 工作的接口时序。依据所传送数据信号的不同，链路层芯片可以工作于等时方式 和异步方式，命令信号的传送利用异步传输方式，图像信号的传送利用等时传输 方式。图像传感器采集到的数据信息可以暂存在f p g a 的r a m 单元当中，之后再 通过1 3 9 4 控制芯片发送出去，由计算机端进行接收。1 3 9 4 接口单元的供电模式 可以按照使用者的需求灵活设定。 本设计包括设备端硬件电路设计，以及相应的单片机和f p g a 固件编程，设 计和编程之前要对电路中采用的各种控制芯片特性、工作情况进行深入分析、理 解以便正确的开展后续工作。下面将分别对各部分内容加以介绍。 3 21 3 9 4 接口卡硬件设计 对比目前市场上销售的各厂家的1 3 9 4 控制芯片，本接口卡主芯片采用了t i 高性能的通用型链路层和物理层控制芯片；t s b l 2 l v 0 1 b 和t s b 4 1 l v 0 4 a ，选择 t l 芯片的原因在于t l 的1 3 9 4 芯片生产技术比较成熟，其产品性能在使用者当 中具有较好的口碎，而且t i 网站上提供了比较丰富的相关资料，技术支持比较 到位，对本课题的顺利开展有一定帮助。 3 2 1 链路层芯片t s b l 2 l v 0 1 b 芯片主要特点： 1 、链路核： 符合i e e e1 3 9 4 1 9 9 5 高速串行总线协议规范： 支持等时和异步数据传输： 可作为循环控制器使用； 第三章电路结构设计 产生并检测3 2 位c r c ； o 内部共有2 k b 的存储器，由异步、等时和一般接收f i f o 组成。 2 、物理链路层接口： 与符合1 3 9 4 1 9 9 5 物理层链路层接口协议的物理层设备完全兼容； 支持1 0 0 m b s 、2 0 0 m b s 、4 0 0 m b s 的传输速率。 3 、主机总线接口： 主机总线接口提供芯片可控的直接寻址寄存器组； 具有通用的3 2 位主机总线接口； 采用中断方式，减少主机轮询时问，节省主机资源。 4 、通用： 正常工作电压3 3 v ，5 v 兼容： p z t 封装，1 0 0 管脚。 芯片主要寄存器： t s b l 2 l v 0 1 b 具有两种工作方式，即：数据包的异步传输方式和等时传输方 式。两种方式均通过对芯片内部3 2 位寄存器的读、写实现。该芯片的内部寄存 器主要包括： 控制寄存器( 0 8 h 加c h ) 此寄存器用来表明芯片最基本的操作功能，链路层芯片完成的基本控制功能 均由此寄存器各位实现。 中断和中断屏蔽寄存器( o c h 1 0 h 、1 0 h 1 4 h ) 当链路层芯片发生状态改变时，中断和中断屏蔽寄存器用来通知主机总线 接口，由中断管脚发送中断信号至设备端微控制器，总线接口的所有动作 均可以通过微控器中断服务程序读、写中断寄存器得知。 o f i f o 控制寄存器( 1 c h 2 0 h ) 此寄存器用于定义三种f i f o 的大小，并提供清除f i f o 的操作。 物理层芯片存取寄存器( 2 4 h - 2 8 h ) 通过对该寄存器的读、写操作，实现对物理层芯片状态的控制和配置，当物 理层芯片的状态传送到链路层芯片时，中断寄存器的相应位会有所反应。 o f i f o 状态寄存器( 3 0 h 3 4 h 、3 4 h 3 8 h 、3 c h - - - 4 0 h ) 三种f i f o 状态寄存器用来对f i f o 的空、满状态进行监控，并标记相应可 用空问的数量。 、 以上是链路层芯片中包含的几种主要寄存器，通过对这些寄存器的操作完成 对芯片的控制。对不同的寄存器以及f i f o 进行读写要采取不同的读写模式，通 常有三种模式：正常模式、快模式和触发模式。不同的读写模式要遵循相应的芯 第三章电路结构设计 片接口时序，以完成预定的动作。 芯片主要引脚说明： 一a d d r 帖 d d r 7 ：主机地址总线，a d d r 0 是最高位，地址四字节对齐： 一c a ：循环应答，低电平有效，主机端口控制信号，表明寄存器、f i f o 存 取操作完成； - - c s ：循环开始，低电平有效，主机端口控制信号，表明寄存器、f i f o 存 取操作开始； 一d 煳隗o d a t a 3 1 ：主机数据总线，d a t a 0 为最高位； 一盯：中断，低电平有效； 一w r ：读写使能，低电平有效，配合c s 使用，表明芯片完成读或写操作； 一c t l o 、c t l l ：物理层链路层接口控制线，说明总线上的4 种操作； - - d o - - d 7 ：物理层链路层接口数据线，该数据线使用的位宽由数据包的速度 决定； u 汪o ：链路层向物理层的请求信号，请求仲裁总线或寄存器存取。 - - p o w e r o n ；电源指示，输出主机时钟频率的1 3 2 时钟信号，表明链路层 处于激活状态； 一s c l k ：系统时钟4 9 1 5 2 m h z ，由物理层输入； - - b c l k ：主机总线时钟，最高可达5 0 m h z ； - - r e s e t ：系统复位，低电平有效，实现芯片异步复位。 3 2 2物理层芯片t s b 4 1 l v 0 4 a 该芯片主要特点： 支持1 3 9 4 1 9 9 5 高性能串行总线标准； 提供4 个线缆端口，最高速度可达4 0 0 m b s ： 输入时钟使用本地时钟2 4 5 7 6 m h z 进行重同步( 利用该频率进行分频，提 供用来控制数据信号和同步信号传输的时钟) ； 高性能8 0 管脚、t q f p 封装。 芯片内部具有1 6 个可供存取的寄存器。0 h 7 h 基本寄存器的配置是固定的， 8 h , - o f h 扩展寄存器的内容由7 h 寄存器中页选择字段控制。基本寄存器的配置 表明了节点物理层包括端口所具备的能力，决定了节点在总线操作过程中所体现 的基本性能。 主要管脚说明： 一c a n ：线缆不处于活动状态，无端口检测到别的节点偏置电压时，此管脚 输出高电平； 第三章电路结构设计 - - c p s ：线缆电源状态输入，通过4 0 0 k q 电阻与线缆电源相连； - - i s o ：链路层接口隔离控制位。该引脚的高低电平决定了链路层和物理层 芯片之间所采用的电路连接方式：直接连接方式还是隔离电路方式； 一l p s ：链路层电源状态，与物理层芯片的p o w e r o n 引脚相连； - - p c 0 p c 2 ：电源类管理输入，硬件复位时，此管脚设置为自标识包中说明 的电源类型默认值； 一r 0 瓜l ：电流设置阻抗终端，接电阻用于调节内部工作电流等： 一亿a x _ * ：双绞线a 差分输入端口； 一t p b x + 乒：双绞线b 差分输入端口； - - t p b i a s 0 - - 3 ：双绞线偏压输出，可以提供1 8 6 v 偏置电压； - - x i x o ：晶振输入，连接2 4 5 7 6 m h z 的物理层晶振。 3 2 3 链路层芯片和物理层芯片接口 本设计中i 菇管脚接高电平，决定了硬件电路设计时物理层和链路层芯片之 间要采用直连的方式。接口的数据信号和控制信号包括：c t l 0 1 、d 0 d 7 、l r e q 、 p o w e r o n 、s c l k 。这些信号的传输均以物理层芯片提供的4 9 1 2 5 m h z 时钟 s y s c l k 作为同步时钟。 c t l 0 和c t l l 组成的双向控制信号定义了两芯片接口之间的互操作，包括： 链路层服务请求； 状态传输； o 数据发送； 数据接收。 接口由不同层面芯片驱动时，c t l 信号组合有不同的定义。默认状态下，两 芯片接口的控制掌握在物理层芯片一方，当链路层芯片希望访问串行总线或者要 对物理层寄存器进行读写时，链路层芯片会从l r e q 管脚发送相应的串行位流信 号表明此请求。 1 3 9 4 接口卡硬件电路主体部分原理图如图3 1 0 所示。 第三章电路结构设计 图3 - 1 01 3 9 4 接口卡主体部分电路图 2 2 第三章电路结构设计 3 2 4 芯片使用中的闯题 1 3 9 4 作为一种高速总线，数据传输速率非常快。线缆环境下，1 3 9 4 1 9 9 5 标准要求的物理层端口输出信号可达4 0 0 m b s 。其物理层链路层之间的接口速度 也高达5 0 m b t s ，对于这种高速传输情况，p c b 板设计时，就必须仔细考虑元器 件布局布线可能对电路性能造成的影响。合理的布局布线会优化1 3 9 4 串行总线 的性能，否则可能会破坏信号的完整性，出现大量的干扰信号。在进行p c b 设 计的过程中要注意以下几个问题： 物理层芯片要与1 3 9 4 连接器尽量接近。 为避免高频状态下，印刷电路板上差分双绞线被作为传输线，避免双绞线上 的信号摆动，同时减少导线上出现的干扰信号对正常信号的影响，必须缩短物理 层接口与连接器之闻的走线长度。 阻抗匹配问题。 要考虑高频情况下，导线与线缆和连接器之间的阻抗匹配问题。依据砸e e 1 3 9 4 标准规定的双绞线差模和共模阻抗情况，布线时应保证传输线上有5 5 0 l 的终端阻抗。此终端阻抗在p c b 板上的位置应尽量与物理层芯片