第5章学习指导.doc

第5章 存储器本章详细讲述了存储器的基本原理和实现技术。介绍了常用ROM、RAM和Flash芯片的引脚信号功能、工作方式以及使用方法，同时讲述了高速缓冲存储器技术、虚拟存储器及其管理技术。5.1 重点与难点本章的重点和难点是半导体存储器的分类、结构、典型芯片的操作方式，存储器的扩展设计，高速缓冲存储器cache的工作原理、读/写策略，80486存储器管理模式以及虚拟存储器及其管理技术。具体内容如下：1 存储器的分类与性能指标（1）存储器的分类：半导体存储器的分类见表5.1。表5.1 半导体存储器分类分 类名 称特 点随机存取存储器（RAM）静态RAM（SRAM）速度快、工作稳定、不需要刷新电路动态RAM(DRAM)集成度高，功耗低、需要刷新电路非易失性RAM(NVRAM)在掉电或电源发生故障时，可自动保存信息只读存储器（ROM）掩膜ROM在生产过程中信息一次性直接写入，内容不能再改写可编成ROM信息只能写入一次，不能擦除和改写可擦除可编程ROM(EPROM)写入的信息，可以多次改写电可擦除可编程ROM(EEPROM)具有RAM和ROM的双重功能特点，不需要专用编程工具，信息可以多次改写闪速存储器（flash memory）在线电擦写，低功耗，大容量，擦写速度快新型存储器同步突发SRAM管道突发SRAM快速页模式DRAM扩充数据输出RAM同步DRAM（2）半导体存储器的主要性能指标存储容量、存取速度、可靠性和功耗。2只读存储器ROM只读存储器有EPROM、E2PROM和Flash等，常用ROM芯片见表5.2。表5.2 常用ROM芯片分 类常 用 芯 片引 脚 数EPROM2716（2K8b）2732（4K8b）2764（8K8b）27128（16K8b）27256（32K8b）27512（64K8b）242428282828E2PROM2817A（2K8b）2864 A（8K8b）28010（128K8b）28040（512K8b）28283232Flash MemoryAT29C256（32K8b）AT29C512（64K8b）AT29C010（128K8b）AT29C020（256K8b）AT29C040（512K8b）28323232323随机存取存储器常用的随机存取存储器有静态随机存取存储器SRAM和动态随机存取存储器DRAM两种，常用RAM芯片见表5.3。表5.3 常用RAM芯片分 类常 用 芯 片引 脚 数SRAM6116（2K8b）6264（8K8b）62256（32K8b）242828DRAM2164 A（64K1b）21256（256K1b）421000（1M1b）1616184存储器的扩展设计及存储器芯片与CPU的连接芯片型号的选择、数量的确定，数据线、地址线和控制线的正确连接，片选信号的产生，存储器系统的地址分配。存储器的扩展设计包括位扩展、字扩展以及位和字同时扩展。5高速缓冲存储器cachecache的工作原理、cache的读/写策略和cache的地址映射。6虚拟存储器及其管理技术虚拟存储器的工作原理、分段存储管理、分页存储管理和段页存储管理。780486存储器管理模式保护模式存储管理和虚拟8086模式存储管理。5.2 习题解答5.1 半导体存储器分为哪些类型？简述它们各自的特点。答：参见P205207， 5.1.1 半导体存储器的分类。5.2 半导体存储器的性能指标有哪些？对微机有何影响？答：参见P207208 ，5.1.1半导体存储器的分类。5.3 存储器扩展设计的3种基本方法是什么？答：参见P219，5.4.2存储器的扩展。5.4 存储芯片中片选信号的产生方法有哪几种？各有什么特点？答：参见P223，5.4.3存储器的地址译码。5.5 一个1K8b的存储芯片需要多少根地址线？多少根数据线？答：解题思路：1K8b的芯片，其中前一项的1K表示存储容量，表明需要多少根地址线。因为，1K=210，所以，需要10根地址线；后一项的8b表示数据线的位数，所以需要8根数据线。5.6 若用10241b的RAM芯片组成16K8b的存储器，需要多少芯片？若设系统地址总线为16位，则在地址线中有多少位参与片内寻址？多少位用作芯片组选择信号？ 答：需要816128个芯片。若系统地址总线为16位，则地址线中有10位参与片内寻址，4位用作芯片组选择信号。5.7 下列RAM各需要多少条地址线？多少条数据线？5124b、1K8b、64K8b、1K4b、2K1b、4K1b、16K8b、2568b答：见表5.4。表5.4 习题5.7答案RAM芯片地址线数据线5124b1K8b64K8b1K4b2K1b4K1b16K8b2568b512291K=21064K=2161K=2102K=2114K=21216K=2142562891016101112148488411885.8 用下列RAM组成存储矩阵，各需要多少个RAM芯片？多少个芯片组？多少根片内地址选择线？多少根芯片组选择地址线？1）5121b RAM组成16K8b 存储矩阵；2）1 0241b RAM组成64K8b 存储矩阵；3）2K4b RAM组成64K8b 存储矩阵；4）8K8b RAM组成64K8b 存储矩阵。答：见表5.5。表5.5 习题5.8答案RAM芯片芯片总数芯片组数每组芯片各数片内地址选择线芯片组选择地址线5121b328512=299510241b6481042=2101062K4b3222K=2111158K8b818K=2131335.9 现有存储芯片：2K1b的ROM和4K1b的RAM，若用它们组成容量为16KB的存储器，前4KB为ROM，后12KB为RAM，问各种存储芯片分别需用多少片？答：需要2K1b的ROM芯片：片；需要4K1b的RAM芯片：片。5.10 什么是高速缓冲存储器？它与主存是什么关系？其基本工作原理是什么？答：参见P229230，5.5 高速缓冲存储器。5.11 什么是虚拟存储器？采用虚拟存储技术能解决什么问题？答：参见P234，5.6虚拟存储器及其管理技术。5.12 虚拟存储器的管理方式有哪几种？简述它们的特点。答：参见P237239，5.6.3分页存储管理。5.13 试以80486系统为例，说明高档微机系统中通常有哪几级存储器？它们各起什么作用？性能上有什么特点？答：目前以80486为代表的高档微机系统普遍采用了分级存储器结构，将存储器分为4级，即内部寄存器组、高速缓冲器、内存储器和外存储器。内部寄存器组是微处理器内含的，设置一系列寄存器是为了尽可能减少CPU对外部存取数据的次数。其特点是CPU读写速度很快，一般在一个时钟周期内完成，但受芯片面积和集成度的限制，寄存器数量不可能很多。高速缓冲器用于装载当前用得最多的程序和数据，以便微处理器能以自己最高的速度工作。其特点是所用寄存器芯片都是高速的。内存的作用是存放运行的程序和数据，主要由RAM芯片组成，也含有少量ROM芯片，用以解决初始化操作问题。其特点是速度比上两级慢，容量比上两级大。外存储器用作后备存储器和作为虚拟存储器的硬件支持。其特点是容量大，但速度是4级存储器中最慢的。5.14 80486存储器的工作模式有几种？它们各有什么特点？答：80486有3种工作模式：实地址模式、保护虚地址模式和虚拟8086模式。1实地址模式实地址模式是在加电或复位后自动建立起的一种工作模式。在这种工作模式下，80486的工作原理与8086模式相同，又称为8086模式。其特点是：（1）CPU可访问的物理存储器空间为2201M字节，段长度固定为64K字节，段寄存器存放的是段基址，逻辑地址与物理地址的转换关系为： 物理地址段寄存器16偏移地址（2）借助操作数长度前缀和地址长度前缀，可进行32位操作和32位寻址。（3）两个物理存储空间00000000H000003FFH和FFFFFFF0HFFFFFFFFH是需要保留的。前者为中断向量区，后者为CPU加电或复位时程序的启动地址。2保护虚拟地址模式保护虚拟地址模式是一种建立在虚拟存储器和保护机制基础上的工作模式，可最大限度地发CPU性能。主要体现在：（1）CPU可访问的物理存储器空间为2324G字节，虚拟存储器空间为21423264T字节。（2）段的定义和段寄存器的使用与实地址模式不同。段的长度可在14GB之间变化，段的最大长度在启动页功能时是4G字节，不启动页功能时是1M字节。段寄存器存放的不再是直接的段基址，而是指向某个段描述符（含段的基址、属性和边界）的16位的段选择符。而段描述符存放在全局描述符表GDT或局部描述符表LDT中。段选择符指出了段的请求特权级（03级4个特权级用于保护）、段描述符在GDT还是LDT、以及段描述符在指定描述符表中的序号。当将一个选择符装入一个段选择器时，处理器将自动从GDT或LDT中找到其对应的描述符装入相应段寄存器的描述符高速缓存器中。物理地址形成，在不使用页部件时，转换关系是：物理地址段寄存器的描述符高速缓存器中段基址有效地址（偏移地址）使用页部件时，再将上述地址（此时称为线性地址）经页管理部件使用页目录和页表转换成物理地址。80386/80486虚拟存储管理采用的是分段分页机制，其分段分页机制的基本思想是：首先使用分段机制，将虚拟地址空间分成一个个大小不等的逻辑段。将虚拟地址用间接指向段基址的段选择符和段内偏移量两部分表示，并将虚拟地址转换为一个中间地址空间的地址，称为线性地址。线性地址空间是一个不分段的连续的地址空间。然后再使用分页机制，将线性地址空间分成若干个固定大小的页，将线性地址用页基址和页内偏移量表示，并将线性地址转换为物理地址。虚拟地址空间是二维的，线性地址空间和物理地址空间都是一维的。分页机制可通过设置控制寄存器CR0的PG位为1或0来确定是否启用。禁止使用时，线性地址就是物理地址。分段是虚拟存储管理机制的基础，每个段均由3个参数定义：段的基地址线性空间中段的开始地址。段的界限段内可以使用的最大偏移量，指明段的长度。段属性包括可读出或写入段的特权级等。以上3个参数均在段描述符中。分页是存储器管理机制的第二部分。它把线性地址空间的任何一页映射到物理空间的任何一页。无论分段、分页，都是使用驻留在内存中的转换表来完成相应的地址变换的。（3）在该模式下，80486还通过设立03级4个特权级（数值低的特权级高），提供一种“环保护”机制，以防止应用程序破坏系统程序、某一应用程序破坏其他应用程序以及错误地把数据当作程序运行。在“环保护”基址下，保护功能表现在两个方面： 每个任务有不同的虚拟地址空间，使不同任务间互相隔离，受到保护； 同一任务内的不同程序段受到保护。3虚拟8086模式虚拟8086模式是为在保护模式下能与8086/8088兼容而设置的，是一种既有保护功能又能执行8086代码的工作模式。CPU与保护虚拟地址模式下的工作原理相同，但程序中指定的逻辑地址按8086模式解释。与实地址模式的区别是：（1）实地址模式是整个CPU的工作模式，是实实在在的8086模式，CPU只能运行8086程序的任务。而虚拟8086模式是一种模拟（仿真）8086的模式，是在虚拟存储器、保护和多任务操作等概念支持下一个任务的工作模式，CPU同时还可运行80286程序和80386/80486程序规定的其他任务。（2）在实地址模式下，各个段的特权级都为0级（最高级）；而虚拟8086模式下，各个段的特权级都为3级（最低级）。5.15 80486虚拟存储器空间有多大？虚拟地址、线性地址和物理地址之间有什么关系？答：参见P237，5.7.1 80486存储器管理模式。5.16 选择题： 1）高速缓冲存储器（Cache）的存取速度（） A比内存慢，比外存快B比内存慢，比内部寄存器快 C比内存快，比内部寄存器慢 2）某计算机的主存为3KB，则内存地址寄存器需（ ）位就足够了。 A10B11C12D13 3）在微机中，CPU访问各类存储器的频率由高到低的次序为（ ） A高速缓存、内存、磁盘、磁带B内存、磁盘、磁带、高速缓存 C磁盘、内存、磁带、高速缓存D磁盘、高速缓存、内存、磁带 4）常用的虚拟存储器寻址系统由（ ）两级存储器组成。 A主存辅存BCache主存 CCache辅存DCacheCache 5）下面说法中，正确的是（ ） AEPROM是不能改写的 BEPROM是可改写的，所以也是一种读/写存储器 CEPROM只能改写一次 DEPROM是可改写的，但它不能作为读/写存储器 6）一个具有24根地址线的微机系统中，装有16KB ROM、480KB RAM和100MB的硬 盘，说明其内存容量为（ ） A496KBB16MBC100.496MB 7）对于地址总线为32位的微处理器来说，其直接寻址的范围可达（ ） A1MB B16MBC64MBD4GB 8）在测控系统中，为了保存现场高速采集的数据，最佳使用的存储器是（ ） AROM BEPROMCRAMDNOVRAM答：1）C2）C3）A4）A 5）D6）A7）D8）D5.17 判断对错： 1）无论页式、段式或段页式虚拟存储器都是使用驻留在内存储器中的转换函数表来完成逻辑地址向物理地址的转换的。 2）虚拟存储器技术的引入，使CPU可寻址的存储空间范围几乎扩展到无穷大。 3）80486片内Cache写内存采用的是通写法，所以只要有写内存操作就会同时产生写Cache和写内存两个写操作。 4）主存储器和CPU之间增加高速缓冲存储器的目的是为了扩大主存储器的容量。 5）ROM可用作输入/输出缓冲区。 6）RAM是非易失性的存储器，即使电源关断，其内容也不会丢失。 7）对只读存储器只能进行读取操作，不能执行写操作。 8）在设计随机存储器时，当存储容量较小时一般使用静态存储器；而当容量较大时则多使用动态存储器。答：1）2）3）4） 5）6） 7）8）5.18试用4K8b的EPROM芯片2732和8K8b的SRAM芯片6264，以及74LS138译码器，构成一个8KB的ROM、32KB的RAM存储器系统。要求设计存储器扩展电路，并指出每片存储芯片的地址范围。解：（1）根据题意确定实现8KBROM和32KBRAM所需的芯片数量。 2732的数量 6264的数量（2）各芯片的地址分配见表5.6。表5.6 芯片地址分配表芯片名称及序号地址线地址范围片选信号A15A13A12A11A01 27320 0 000000000000001111111111110000H0FFFH2 27320 0 011000H1FFFH1 62640 0 1 000000000000011111111111112000H3FFFH2 62640 1 04000H5FFFH3 62640 1 16000H7FFFH4 62641 0 08000H9FFFH（3）画电路连接图由地址分配情况可知，A12A0作为片内地址线，A15A13作为3-8译码器74LS138的输入，产生的译码输出000100作为芯片的片选信号。存储器扩展电路如图5.1所示。两片2732的片内地址A11A0与系统地址线A11A0连接，译码器输出端和A12经“或门”输出与1# 2732的连接，A12反相后和译码器输出端经“或门”输出与2# 2732的连接。三片6264的片内地址A12A0与系统地址线A12A0