基于PC机的高速数据采集系统设计.doc

目 录摘要 ：1Abstract：21 绪论32 高速数据采集系统硬件设计方案32.1 系统总体原理图32.2 信号调理电路部分 32.3 缓冲放大电路42.4 A/D转换电路42.4.1高速A/D的发展现状42.4.2 A/D转换的主要技术指标42.4.3 高速A/D转换模块52.5地址产生器及分段触发功能52.6 AT 总线接口电路52.7 时序与控制逻辑62.7.1触发电路 62.7.2 相应说明62.7.3地址发生电路62.7.4 时序与控制逻辑连接电路图 72.8 储存电路的设计83 系统软件部分83.1 A/D转换电路部分83.1.1 芯片相关引脚及功能83.1.2 程序运行原理93.2 频率和定时控制部分94 结论和不足94.1 结论104.2 系统特点和不足10致 谢10参考文献10附部分程序12 基于PC机的高速数据采集系统设计摘要 ： 本文首先分析了数据采集系统的各个构成模块,然后根据高速数据采集的特点,从器件的选择、电路的设计、软件的编制几个方面讨论了高速数据采集系统的关键所在。根据以上分析,结合实际应用的要求，提出并实现了一套高速数据采集系统的方案。关键词: 数据采集 A/D转换 转换精度The high-speed data sampling system based on PCAbstract： This paper discuss the high-speed data sampling system at several aspects.Firstly,the analysis of every modules structure is presented respectively.Secondly,according to the systems character,the vital of high-speed data sampling system are discussed in some aspects such as the selection of the parts,the design of circuits and programming of responding software.Thirdly,on the base of the above,a practical project of high-speed data sampling system is presented for applicationKey words: Data acquisitition A/D convertor Conversion Accuracy1 绪论 九十年代末随着数字技术的快速发展，高速数据采集技术也得到迅速发展与广泛的应用。数据采集技术的发展向着更高的采集速率方向发展，采集方式由早期的扫描采集发展到并行工采集，并进一步发展到交替式采集 目前，国外已研制并生产的数据采集系统和模板有C.F.L公司所研制的系统，其输入信号为伏级，分辨率为8bits，采集速率为1GSPS;美国的Chase Scientifi Company 公司的数据采集模板，DP150108型的分辨率为8bits，采集速率为500MSPS，ADP110010型分辨率为10bits，采集速度为400MSPS ，ADP1200-12型分辨率为12bits,采集速率为200MSPS，输入信号为伏级;加拿大的Gage Applied Science公司研制的数据采集系统的输入信号范围为500mV-10V ，分辨率为16bits ,采集速率为2.5MSPS。2 高速数据采集系统硬件设计方案2.1 系统总体原理图 本系统主要由以下模块组成：信号调理电路、ADC、存储器、时序与控制逻辑、80C51。连接原理图如图1。输入模 拟信号信号调理电路ADC存储器80C51时序与控制逻辑图1 系统总体原理图 2.2 信号调理电路部分 晶振的频率决定AD的工作频率，由于一些芯片刚好工作在临界频率范围内，为了调试方便，增加分频电路。其电路简单地用74F161和跳线来设置。这种情况下，晶振可以采用60MHz，应用中根据实际情况来调整跳线即可。74F161的工作状态与连线:PO-P3接地，上电复位时清零，CLK+为晶振整形后的输出，供地址发生器作计数脉冲。CT接CE(由计算机控制，采样使能)，CP接OVERL信号，OVERL信号由地址发生器硬件给出，即当正计数到RAM满时溢出)，使时钟停止往前计数;Qa. Qb. Qc. Qd输出分别是二分频、四分频、八分频、十六分频;通过跳线，可以设定采样脉钟的频率。或在AD芯片系列更改后，调整采样频率。 图2 晶振电路和分频电路图2.3 缓冲放大电路 为了使双通道模拟输入信号经缓冲放大进入A/D 变换以前的所有调整能够保持严格一致, 需要对放大器的增益、放大器的零点偏置进行独立调节。本系统放大器选用AD公司AD9617放大器,AD9617是电流负反馈放大器, 其带宽很高, 且与放大倍数无关, 调节放大器的反馈电阻可精细调节放大器的增益, 同时在反向输入端叠加一移位电平, 克服放大器的零点偏置造成的性能不一致。 图3 缓冲放大电路2.4 A/D转换电路2.4.1高速A/D的发展现状 作为系统的核心，A/D转换器早在九十年代初就有500MHz转换率的AD9006/AD9007等产品问世11a TRW公司、AD公司、BB公司在芯片方面提供了丰富多样的产品供应用选择。从应用角度看，只要熟悉其外围电路特性即可使用。而一个完整的数据采集系统，它还包括信号的前端调理、转换结果与计算机的接口、软件编程对数据的后续处理、以及输出控制信号等环节。 在成品方面，国内早在九十年代就有中国科技大学快电子研究室开发成功20M采样率的采样板，现在他们己经能够提供200M采样率的产品Ill。一般情况下，国内产品应用比较专一，批量生产时，软硬件的更新速度相对比较慢。同时，许多国外厂家已经序列化的产品，在国内也有相应的代理，他们的产品优势不仅体现在硬件性能上，而且软件开发也做得相当完善，使用起来比国内产品方便的多，当然其价格也高许多。比如美国国家仪器公司(NationalInstruments)生产的基于PCI总线系列数据采集板Ill，其中E系列产品有Bus-Master功能，可以将采集板上的数据直接传送到计算机内存，与CPU并行工作，保持数据采集的连续性。软件开发上提供图形化的基于G语言的LabView,可以方便地进行数据采集、控制、分析、表达。2.4.2 A/D转换的主要技术指标 a、转换范围UFSR:A/D转换的模拟电压范围。单极性工作的芯片有以0V为基准的010V，0-10V等，双极性工作的有0V为中心的+-5V，+-10V等。 b、分辨率：对应于最小数字量的模拟电压称为分辨率，它表示对应模拟信号进行数字化能够达到多细的程度，例如8位A/D转换器的分辨率为28=256，当满量程输入模拟电压为5V时，它能将模拟电压20mV的变化用数字反映出来。 c、绝对精度：对应一个给定数字量的理论模拟输入与实际模拟输入之差称为绝对精度，也称为绝对误差或非线性。例如输入5V模拟量在理论上对应数字量FFH，而实际上4.997到4.999V都产生数字量FFH，则绝对精度为 1/2（4.997+4.999）5mV=2mV。绝对精度通常用最小有效位LSB的分数表示。 d、转换时间和转换率：完成一次A/D转换所需要的时间成为转换时间，转换时间的倒数称为转换率。例如转换时间为100us，则转换率为10kHz。 e、量化电平误差：量化电平+-UQ/2=+-1/2LSB,量化误差+-UQ/2。2.4.3 高速A/D转换模块 我采用采用AD公司的AD9058,该芯片包含两个性能完全匹配的A/D 变换器。最高采样速率为50MSPS ，分辨率是8位，芯片内有内在参考电流, 两部分ADC 均采用此内在参考电源, 保证了两部分ADC 变换性能的一致。同时两部分A/D 变换器有独立的采样时钟输入端, 时钟产生电路同时馈入此两个输入端,保证两部分ADC 完全同时工作。该采样时钟同时控制着A/D 变换输出数据的锁存和存储器的写入。图4 AD9048的外部引脚图其引脚如下：D1D8：8位数字输出，D1是输出的最高位，D8为输出位的最低位。VCC：正电源，一般为5.0VVEE：负电源，一般为5.2VCONVERT：转换输入脉冲，在此脉冲上升沿采样模拟输入信号。RB：内部参考电阻网络最负参考电压，一般取-2.0VRT：内部电阻网络最正参考电压，一般取0VVIN：模拟输入电压，最大输入范围VEE+0.5V2.5地址产生器及分段触发功能 采样时钟是地址产生器的输入计数时钟, 每一个采样时钟, 均使地址计数器加1, 使锁存的输出数据按不同地址写入存储器。一次触发信号到来, 将使时钟发生器和地址计数器工作, 采集过程开始, 当地址计数器计到预定值时, 地址计数器停止工作, 采集过程暂停, 表示一段采样记录的结束, 于是整个系统在等待第二触发信号的到来。改变上述预定值的大小, 可实现不同段长度的设定, 本系统最多分段数为64段, 最小段长度为512Byte。不论段数设置多少待32KByte 存储器存满后, 才通过AT总线接口电路申请DMA 传输。2.6 AT 总线接口电路 IBM PC 机通过接口电路控制采样系统的工作方式, 包括采样速率的控制, 内外时钟源、内外触发源和段的大小选择, 及存储器写满后通过第5通道DMA 方式申请, 完成数据传输和采集波形的显示等。整个在计算机完成初始化后, 就按规定的模式采集数据, 只是在32KByte 写满后才申请计算机传输数据和显示, 接口电路由一片GAL (20V 8) 完成译码和初始化控制字的写入。由若干逻辑芯片组成DMA 请求电路, PC 机在DMA 操作期间将用回答信号DA K 取代时钟采样信号, 作为地址计数器的计数输入信号, 使存储器地址由PC 机控制。2.7 时序与控制逻辑2.7.1触发电路 高速数据采集系统中，决定何时开始采集信号，可以由软件控制，但更多情况下，应该由信号自触发，或利用同步信号触发。有些还要能设置相对触发信号的提前或延时量。2.7.2 相应说明 PC机的定时器，实质上也是一个计数器，只不过其计数脉冲源为内部机器周期的时钟，也就是说在定时方式下，每一个机器周期，计数器加1。当计数器满后，再来一个计数脉冲，则计数器会溢出，这是产生计数/定时中断。脉冲的记计数或者定时器的定时时间与计数的初值有关，由于计数器最大计数长度为216，所以最长的定时时间为65536*12/fOSZ。定时器和计数器的控制由TCON,TMOD,IE,IP完成。00013位（213-计数器初值）*机器时间01116位 （216-计数器初值）*机器时间1028位（28-计数器初值）*机器时间113双8位TL0:(可定时或计数）（28-计数器初值）*机器时间TH0:(仅有定时功能)（28-计数器初值）*机器时间定时器/计数器被分就两个独立的8位定时器，TL0和TH0 表1 M1,M0定时器工作方式表2.7.3地址发生电路 利用计数器级联的方法来产生地址信号，供读、写RAM用。74F193可以级联，且可以正负计数(采样时正计数，读数时负计数)。根据级联能产生的寻址范围，可简单的扩充RAM的容量，以适应不同的应用要求。 193为带清除、双时钟同步加/减计数器，可级连。 PO-P3接地，PL (LO)接高电平，即正常工作时不预置。14脚MR(清零端)接START信号;Cu (5脚)接CLK+，正计数脉冲。采样时，CLK+来自晶振经分频后的时钟脉冲;Cd (4脚)接CLK-，负计数脉冲。来自计算机读取数据时的地址减信号:Tcu, Ted作级连输出，接入下级Cu, Cdo。 根据需要，配置RAM的容量，再确定地址计数器的大小。比如，用四片74F193时，可以寻址64K (16根地址线)，用五片74PI93时，组成20根地址线，寻址达IM. RAM的容量取决于实际应用中一次采样的数据量的大小。 最高位地址的更高一位地址信号作为OVER信号产生器，计数满时，地址计数溢出，193的地址输出全为低，进位OVER为高，经反向OVERL为低，控制74F161分频器停止工作。一次采样结束。 14脚(清零)连到启动脉冲信号，即计算机的INIT信号上。当计算机软触发时，发出正脉冲启动信号，74F193复位，输出全为0.经反向输出高电平，74F161工作使能，有采样脉冲输出。AD工作. 图5地址发生电路图2.7.4 时序与控制逻辑连接电路图 图6 时序与控制逻辑电路 2.8 储存电路的设计 采用FIFO作为A/D变换后的数据存储，有外围元件少，体积小及操作方便等优点，适于便携式应用。 FIFO内部含有读写地址计数器，存储器及读写控制逻辑，如图示，WCK为写脉冲，WCK控制写指针的变化和存储器的写操作。同样，RCK控制读指针的变化和存储器的读操作。FIFO的数据流分为输入和输出两路，避免数据线读写复用的麻烦。FF线称为“写满”，该线为低电平时，是指写指针的增加从后面追上读指针的时候，及数据已写满。EF线称为“读空”，该线为低电平时，是指指针的增加从后面追上写指针的时候，即数据已读完。MR为复位端，低电平时，读写指针复位重合。本设计中，FIFO有四种工作状态：复位，拨指针，采样存储和读数据。 图7 储存电路 a、复位 复位的作用是将FIFO中的读写地址复位重合。由于FIFO内部的读写指针不可见，只有通过复位的方式使之对齐。 b、拨指针 通过拨指针的操作，将写指针拨到满的地址，即对FIFO进行写操作，使读写指针保持一定的距离，这样FIFO中就始终都有数据。 c、采样存储 采样的时候，读写指针一起动，当采集完成时，读指针和写指针之间的数据即为有效数据。 d、读数据 当采样完成后，连续执行读操作即可读出FIFO内的有效数据，供计算机处理。考虑到采集速率和存储深度的要求，设计中选用了CYPRESS公司的CY7C464，主要特点如下： 存储深度：32K9 异步读写控制 高速读写：33.3MHz “满”和“空”标志3 系统软件部分3.1 A/D转换电路部分3.1.1 芯片相关引脚及功能 AIN：模拟输入端 BIPOFF：极性设置，该引脚直接接AGND，输入设置为0V10V单极性，数字输出为二进制码，该引脚通过50&电阻接到REFOUT端，输入设置为-5V到+5V双极性，数字输出为二进制补码。 EFIN:基准电源输入，+5V输入给出10V全范围。 REFOUT：内部+5V基准电源输出，一般通过50&电阻连到REFIN端。 Ucc:+12V模拟电源。 UEE:-12V模拟电源。 AGND：模拟地。 D0D11:数字量输出端。 CS:片选，低电平有效。 SC:开始转换，低电平有效。 ECOEN:转换结束使能，用于使能EOC端，低电平有效。 EOC：转换结束信号，转换开始时，EOC为低电平；转换结束后，EOC为高电平； SYNC：同步方式控制。若该引脚接到高电平， SC,EOC,EOCEN均由CS控制， 即芯片由CS进行同步控制；若该引脚接到DGND，则SC和EOCEN与CS无关，异步工作，这时EOC是开路输出，需要至少3k&的上拉电阻。 OE:输出使能，在OE下降沿允许数字量输出。 12/8：12位/8位选择。该引脚接高电平时为12位并行输出；该引脚接低电平时为8位并行输出，需要至少3k&的上拉电阻。 HBE：在8位输出方式时，若该电位为低电平，则输出高字节；若该位为高电平，则输出低字节。 R/L:在8位输出方式时，若该电位为高电平，则选择右对齐；若该电位为低电平，则选择左对齐。 UDD：+5V模拟电源。 DGND:数字地。3.1.2 程序运行原理 AD转换器的采样时间为350ns，时钟的最高频率为8MHZ，时钟的高电平和低电平都至少要维持50ns，这里要注意的是，时钟还必须大于200kHZ的最低频率，最低频率由片内的保持电容上电荷的放电情况决定。3.2 频率和定时控制部分 TCON位的定义：MSB LSBTFITRITFOTROIE1IT1IEOITO其中 TFO/TFI:定时器/计数器溢出时，将该位置1，当CPU响应该中断时由硬件将该标志清0。 TR0/TR1:定时器/计数器运行控制位，该位为1时，启动定时器/计数器。否则停止定时器/计数器。TMOD位的定义 ： MSB LSB GATEC/TM1M0GATEC/TM1M0 定时器/计数器1 定时器/计数器04 结论和不足4.1 结论 根据目前对高速数据采集系统的测试，使用普通的IDE 硬盘（转速7200/分，平均寻道时间8.5ms），可以对10MB/s左右的实时高速数据进行采集、存储和处理，能够满足大部分工程实践高速数据传输的要求。若使用SCSI HD 或RAID 磁盘阵列，将可达到更高的存盘速率。由于本系统设计中所采用技术的通用性和灵活性，使其可应用于其它相似的高速数据采集与处理系统中，具有广泛的应用前景。4.2 系统特点和不足 本系统以AD9058为核心部件，利用软件编程，通过A/D转换和高速缓冲等实现了高速采集功能，并完成了对模拟信号的采集，能实现题目的基本要求和发挥部分。尽量做到硬件电路简单稳定，减小电磁干扰和其他环境干扰，充分发挥软件编程的优点，减小因元器件精度不够引起的误差。由于时间有限和本身知识水平的发挥，我认为本系统还有需要改进和提高的地方，例如没能对采集系统各个部分做出完整设计，只是在概念上提出其连接模式，希望在将来有机会继续研究，设计出更高水平的采集系统。致 谢 本论文在老师的悉心指导和关心下得以顺利完成,从论文题目的确定,系统结构的分析,论文的撰写各个方面,都得到老师的精指导.在此表示衷 心的感谢。 老师渊博的学识,严谨求实的工作作风,忘我的工作精神,诲人不倦的传教精神,使我在四年的学习中,不仅学到工作的知识技能,更重要的是在处世方面获益非浅。 最后,我要感谢我的父母和家人对我生活的照顾,有了他们对我的关心和支持,我解除了很多后顾之忧,从而可以专心投入学习之中。参考文献1 马明建.数据采集与处理技术M. 西安交通大学出版社,2005年3月2 潘新民.微型计算机原理 汇编 接口技术M.公北京希望电子出版社,2002年9月3 陈建择 宋彩利 程俊波.微型计算机原理与应用M.人民邮电出版社,2006年8月4 美国国家半导体公司.数据采集系统应用手册M.机械工业出版社,1997年9月5 王正光.数据采集与处理M.人民邮电出版社,1999年2月6 沈兰荪.数据采集与处理M.天津法律出版社,2001年4月7 周林, 殷侠.数据采集与处理技术M.西安电子科技大学出版社,2002年1月8 唐光荣, 李九龄, 邓丽曼.微型计算机应用技术上：数据采集与控制技术M.清华大学出版社,2000年5月9 肖忠祥，编者孟开元, 尚海燕, 金树波.数据采集原理M.西北工业大学出版社, 2001年2月10 信号处理学会等.数据采集与处理M.南京航空航天大学,1986年7月11 宗孔德,胡广书.数字信号处理M.中国人民公安大学出版社,2002年2月12 迈特(Mitra,S.K.).数字信号处理M,基于计算机的方法（第二版英文）M.清华大学出版社,2001年 9月13 (美) 维纳K. 恩格尔, (美) 约翰G. 普罗克斯；刘树棠译.数字信号处理 西安交通大学出版社 2002年14 王惠南.GPS导航原理与应用M.科学出版社，2003.8 15 彭树生. 3mm接收机的PC104数据采集与控制电路设计M.微计算机信息（测控仪表自动化），2003.NO.11 P.36-38 16 刘基余.GPS卫星导航定位原理与方法M.科学出版社，2003.817 范逸之等.C+ Builder与RS-232串行通信控制M.清华大学出版社，2002.618 陈灿煌.C+ Builder 6彻底研究M.中国铁道出版社，2003.119 Beeline GPS Receiver Users MannualS.Novatel Company. 20 Garmin25 LP GPS Receiver Users MannualS.Novatel Company21 CXTILT02E_02EC Users MannualS.CrossBow Technology,INC22 Jeffrey S, Yoaz B et al. Micro GPS: On-Orbit demonstration of a new approach to GPS for space applicationsJ. Navigation, ION, 2000, 47(2)附部分程序A/D转换:ADS1818: CLR P1.0 CLR P1.1 STEB P1.1 CL