毕业设计（论文）-DSP教学实验系统的研究.doc

DSP 教学实验系统的研究 I 摘 要 数字信号处理器 DSP 是一种具有特殊结构的微处理器 自 20 世纪 80 年代初 DSP 芯片诞生以来 DSP 芯片在 20 多年时间里得到了飞速的发展 DSP 芯片的性能价格比不断提高 开发手段越来越完善 已经广泛应用于通信 与电子系统 自动控制 雷达 军事 航空航天 医疗等领域 它具有接口简 单 稳定性好 编程方便 集成方便 保密性好的特点 本文先介绍了数字信号处理和 DSP 芯片的特点 内部结构 然后根据此次 设计所选定的 TMS320C5402 DSP 芯片的特点 着重介绍了以此芯片为核心的 DSP 最小系统的主要组成部分 如时钟 复位 存储器 主机接口等部分 并 把这些部分连接在一起使之成为一个完整的小系统 通过对该系统的扩展 可 以使之最终成为一个教学试验系统 关键词关键词 数字信号处理 DSP TMS320C5402 DSP 芯片 最小系统 时钟 复位 存储器 主机接口 DSP 教学实验系统的研究 II ABSTRACT Digital Signal Processor DSP is a kind of processor which has special structure From the beginning of the 80 s of 20 centuries the slice of DSP has appeared and developed fast in more than 20 years and has been used in many fields such as information and electron system automation radar military affairs aviation and spaceflight medical treatment and so on It has a simple interface and high stability and it is easy to develop integration and to keep secret In this paper I introduced the digital signal processor and the characteristic and internal structure of the slice of DSP firstly then according to the characteristic of the slice of TMS320C5402 which has been selected the discussion was mainly focused on the chief of the DSP minimum system like the Clock Reset Memory Host Port Interface etc and has made these parts connect together then it became a least system If we enlarge this system it becomes a whole teaching experiment system Keywords Digital Signal Processing the slice of TMS320C5402 DSP the DSP minimum system Clock Reset Memory Host Port Interface DSP 教学实验系统的研究 III 目 录 第一章 前 言 1 1 1 数字信号处理的发展历程及主要内容 1 1 2 数字信号处理的实现 2 1 3 DSP 硬件系统的特点 3 1 4 DSP 芯片的结构特征 3 1 5 DSP 应用领域 7 1 6 DSP 芯片的发展方向 7 1 7 DSP 系统的设计流程 8 1 8 本章小结 8 第二章 DSP 系统设计基础知识 10 2 1 总线结构 10 2 2 央处理器单元 CPU 11 2 3 存储器和 I O 空间 13 2 4 流水线 14 2 5 片内外设 15 2 6 外部总线及扩展 18 2 7 本章小结 19 第三章 硬件系统设计 20 3 1 DSP 小系统概述 20 3 2 TMS320C5402 介绍 20 3 3 体系结构 25 3 4 未用管脚的处理 38 3 5 DSP 电路板设计的基本过程 38 3 6 本章小结 40 第四章 结论和展望 41 4 1 结论 41 4 2 展望 42 DSP 教学实验系统的研究 IV 参参 考考 文文 献献 43 致 谢 44 DSP 教学实验系统的研究 1 第一章第一章 前前 言言 DSP Digital Signal Processing 即数字信号处理器 它是一门涉及 许多学科并广泛应用于许多领域的新兴学科 它以数字形式将真实的模拟信号 通过采集 变换 滤波 估值 增强 压缩 识别等处理 得到所需要的信号 形式 对于一般的数字信号处理过程而言 系统框图如图 1 1 所示 图 1 1 典型实时数字信号处理系统原理图 1 1 数字信号处理的发展历程及主要内容 数字信号处理亦称信号的数字处理 信号的数字处理技术可以归纳为四个 阶段 1 信号解析手段的研究阶段 2 各种模拟信号的数字化阶段 3 信号数字处理技术本身的发展阶段 4 现代数字信号处理阶段 数字信号处理理论经过 30 年的发展已经形成了比较完善的理论体系 主 要内容有 信号的采集 A D 技术 抽样定理 多抽样率 量化噪声分析等 离散信号的分析 时域及频率分析 多种变换技术 信号持征的描述等 离散系统分析 系统的描述 系统的单位抽样响应 转移函数及频率特 性等 信号处理中的快速算法 快速傅里叶变换 快速卷积与相关等 信号的估值 各种估值理论 相关函数与功率谱估计等 滤波技术 各种数字滤波器的设计与实现 信号的建模 最常用的是 AR MA ARMA PRONY 等各种模型 DSP 教学实验系统的研究 2 信号处理中的特殊算法 如抽取 插值 奇异值分解 反卷积 信号重 建等 现在 信号处理进入了一个新的发展时期 信号处理在优化 自适应 高 分辨率 多维通道等一些主要领域内的理论和方法日趋系统化 总之 随着基 础理论的不断完善 交叉学科的不断发展 微电子技术与计算机的不断进步 可以预见在 2I 世纪将是数字信号处理理论与算法的大发展时期 1 2 数字信号处理的实现 数字信号处理的实现 大体上有如下几种方法 在通用的微计算机上用软件实现 软件可以是自己编写的 亦可使用 现成的软件包 这种方法缺点是速度太慢 不能用于实时系统 只能用于教学 与仿真研究 如近年发展迅速的 Matlab 就几乎可以实现所有数字信号处理的 仿真 而且 Mat1ab 下的部分仿真程序还可以通过转化为 C 语言 再通过 DSP 的 c 编译器直接在 DSP 硬件上运行 这对非实时系统或准实时来说是很有吸引 力的 用单片机来实现 单片机也在不断地发展 如 Intel 96000 的运算速 度就非常可观 而且单片机的接口性能比较良好 容易实现人机接口 但由于 单片机采用的是冯 诺依曼总线结构 所以单片机系统复杂 尤其是乘法运算 速度慢 在运算量大的实时控制系统中很难有所作为 利用专门用于信号处理的可编程 DSP 芯片来实现 与单片机相比 DSP 有着更适合于数字信号处理的优点 如采用改进的哈佛总线结构 内部有硬件 乘法器 累加器 使用流水线结构 具有良好的并行特性 并有专门设计的适 于数字信号处理的指令系统等 DSP 芯片的这些特点使得对不允许延迟的实时 应用领域 如蜂窝电话 计算机驱动器等非常理想 因此 可以说 DSP 芯片 的问世及飞速发展 为信号处理技术应用于工程实际提供了可能 利用特殊用途的 DSP 芯片实现 用 FPGA 等可编程阵列产品开发 ASIC 芯片实现数字信号处理算法 在通用的计算机系统中加上加速卡来实现 加速卡可以是通用的加速 处理机 亦可以是由 DSP 开发的用户加速卡 比较上述各种方案的优缺点可见 第一种方法是 DSP 芯片提供厂家目前大 DSP 教学实验系统的研究 3 力研究的方向 即如何实现高级语言 如 c 语言 的编译效率 第二种方法由于 不适合于复杂的数字信号处理系统 应用场合受到限制 第五种方法专用性过 强 而这种方法的研发工作一般也不由一般用户来完成 第三种方法非常适合 于通用的数字信号处理的开发 第四种方法是数字信号处理实现的一个分支方 向 第六种方法核心还是用 DSP 芯片开发用户加速卡 如 AD 卡 DSP 扩展卡等 这一方面是由于上述这一方法在性能上的优势和通用性的特点 使得这一方法 成为真正使 DSP 技术实用化的方法 另一方面 还由于 DSP 芯片价格的下降 使其应用领域不断扩展 1 3 DSP 硬件系统的特点 与模拟信号处理系统相比 以数字信号处理为基础的 DSP 系统具有以下优 点 1 接口简单 方便 2 精度高 稳定性好 具有较高的信噪比 适用于测试 调试及批量生 产 3 编程方便 容易实现复杂的算法 4 集成方便 现代 DSP 芯片都是将 DSP 芯核及外围电路综合集成在单一 芯片上 这种结构便于设计便携式高集成度的数字产品 5 保密性好 算法及硬件电路的时序设计 都是固化在芯片中 并可设 置加密 增强了系统的保密性能 1 4 DSP 芯片的结构特征 现在所说的 DSP 实际是指 数字信号处理器 它是特别适合进行数字信 号处理的微处理器 它强调运算处理的实时性 除了具备普通微处理器的高速 运算和控制功能外 针对实时数字信号处理在处理器结构 指令系统和数据流 程上有很大改动 其特点如下 1 DSP 芯片采用了数据总线和程序总线分离的哈佛结构及改进的哈佛结构 传统的处理器使用冯 诺依曼总线结构 图 1 2 其特点是程序和数据共用一 个存储空间 统一编址依靠指令计数器提供的地址来区分是指令还是地址 由 于对数据和程序进行分时读写 执行速度慢 数据吞吐量低 虽然半导体工艺 的飞速发展逐渐克服了这一缺点 但其原理上的特点决定了该结构不适合进行 DSP 教学实验系统的研究 4 具有高度实时要求的数字信号处理 而数据和程序具有独立的存储空间的哈佛 结构 图 1 3 可以同时对数据和程序进行寻址 大大提高了数据处理能力 而 TI 公司的 DSP 芯片的改进的哈佛结构 图 1 4 允许数据总线和程序总线之 间的局部交叉连接 允许数据存放在程序存储器中 并被算术处理器直接使用 增强了灵活性 此外 指令可以存储在运算单元的高速缓存 Cache 中 大 大缩短了从存储器中读取数据的时间 提高了速度 因此它们非常适合于实时 的数字信号处理 图 1 2 a 冯 诺依曼结构指定流的定时关系 图 1 3 a 哈佛结构指定流的定时关系 图 1 2 b 采用冯 诺依曼结构的处理器 DSP 教学实验系统的研究 5 图 1 3 b 采用哈佛结构的 DSP 处理器 图 1 5 改进的哈佛结构 DSP 教学实验系统的研究 6 2 DSP 芯片大多采用多流水线技术 DSP 指令系统的流水线操作是与哈佛 结构相配合的 增加了处理器的处理能力 把指令周期减小到最小值 同时也 增加了信号处理的吞吐量 流水线结构如图 1 5 所示 图 1 5 DSP 流水线结构 3 片内有多条总线可以同时进行取指令和多个数据存取操作 并有辅助寄存 器用于寻址 它们可以在寻址访问前或访问后自动修改内容 以指向下一个访 问的地址 4 DSP 芯片大多有 DMA 直接存储器存取 通道控制器和串行通信口等 配 合片内的总线结构可使数据块的传送速度大大提高 5 中断处理器和定时控制器使之能够构成小规模独立系统 6 软 硬件等待功能 能和各种存储速度的存储器连接 7 由于滤波 相关和矩阵运算等需要大量乘法累加器运算 DSP 芯片大多配有 独立的乘法器和加法器 完成在同一个指令周期内取两个操作数做乘法累加并 将结果送入累加器 使得运算速度大大提高 这也是 DSP 芯片适合实时海量数 据处理的原因之一 8 低功耗 DSP 一般为 0 5 4W 而采用低功耗技术的 DSP 芯片只有 0 1W 可 用电池供电 DSP 的这些特点使它的运算速度比通用微处理器 MPU 高 在相同的指令 周期和片内指令缓存条件下 DSP 运算速度事普通 MPU 的 4 倍以上 世界上主要的 DSP 供应商有 TI 公司 Motorola 公司 NEC 公司 AT T 公司 和 AD 公司 按用途 DSP 芯片可分为通用型和专用型 本文中所用的 DSP 芯片 就是 TI 公司提供的 C54x 系列 定点 具体型号为 TMS320C5402 的通用型 DSP 芯片 介绍如下 1 规格 16 位定点 DSP DSP 教学实验系统的研究 7 100MIPS 情况下 功耗低于 60mW 提供 30 532MIPS 性能的单核与多核产品 提供 1 2V 1 8V 2 5V 3 3V 和 5V 版本 3 种断电模式 全面的 RAM 和 ROM 配置 自动缓冲串行端口 多信道缓冲串行端口 主机端口接口 超薄封装 每核 6 通道 DMA 控制器 2 应用 数字蜂窝通信 个人通信系统 PCS 寻呼机 个人数字助理 数 字无绳通信 无线数据通信 网络 计算机电话 分组语音 便携的互联网音 频 调制解调器 3 特性 集成 Viterbi 加速器 40 位加法器与 2 个 40 位累加器 支持并行指令 40 位 ALU 算术逻辑运算器 带 2 个 16 位配置功能 由于双循环运行 17 17 乘法器 可实现 16 位带符号乘法运算 4 条内部总线核双地址生成器 可实现多程序和数据提取 并减少内存瓶 颈 单循环归一化与指数编码 8 个辅助寄存器和 1 个软件堆栈 可实现高级定点 DSP C 编译程序 用于电池驱动应用的断电模式 1 5 DSP 应用领域 DSP 芯片性能不断提高和价格的大幅下降以及数字化产品 Internet 和计 算机的迅速普及 使得 DSP 的应用范围不断扩大 DSP 应用几乎遍及整个电子 领域 其中 3C Communication Computer Consumer 即通信 计算机 消费 类 领域占整个市场需求的 90 常见的典型应用有通用数字信号处理 通信 家用计算机 语音处理 图像 视频处理 军事用途 医学和工业 CT 自动化 DSP 教学实验系统的研究 8 仪表和测试设备 航空与航天 个人数字助理 消费电子等 可以预见 随着 DSP 芯片性价比的不断提高和数字信号处理技术的不断发 展 DSP 芯片将会用于更广泛的领域 1 6 DSP 芯片的发展方向 20 年来 DSP 芯片得到了迅猛发展 随着其应用的不断扩展和深入 可以 预见 日后 DSP 处理器还将以更快的速度发展 首先在生产工艺上 采用 1 m 以下的 CMOS 制造工艺技术和砷化镓集成电 路制作技术 使集成度更高 功耗更低 从而使高频 高速的 DSP 处理器得到 更大的发展 研制高速 高性能 DSP 器件格以 RISC 精简指令系统计算机 结构和 Transporter 单片机并行计算机 基本结构为主导 以完成并行处理系统操作 由于具备设计 测试简单 易模块化 易实现流水线操作和多处理器结构 专用单片机 DSP 芯片将有较大的发展 模拟 数字混合式 DSP 芯片 集滤波 A D D A 及 DSP 处理于一体 将有 很大的发展 应用领域将会进一步扩大 将推出更新的 更强大的优化 C 编译器来适应不同型号的 DSP 的代码生成 各种 DSP 的开发 加速 并行处理插件板也将大量涌现 1 7 DSP 系统的设计流程 开发基于 DSP 芯片的系统设计的大致步骤如下 首先分析系统需求 完成设计任务书 在设计任务书中 要对该系统要实 现的功能进行准确 清楚的描述 并转化为技术指标 主要包括 1 信号频率决定系统采样频率 判断最复杂的算法所需要的最大时间 确定 算法的实时性能是否满足需要 2 由数据量及程序的长短确定片内 RAM 的容量 并决定是否需要扩展片外 RAM 及确定片外 RAM 容量 3 根据系统所需要的精度确定采用浮点或定点芯片和处理器字长 4 确定输入输出端口功能 DSP 教学实验系统的研究 9 根据以上指标 初步确定所选用的 DSP 型号 同时也要考虑成本 供货能 力以及第三方厂商的技术支持能力 并对体积 功耗 工作环境要求等加以综 合考虑 确定 DSP 芯片及外围器件后 进行整体设计 首先采用高级语言对算 法进行仿真 确定最佳算法并初步确定参数 对系统整体功能中软硬件分工进 行初步确定 因本文所涉及的内容主要是围绕硬件设计展开的 并根据选定的 TMS320C5402 型号的 DSP 芯片确定硬件设计方案 硬件系统设计框图如图 1 6 需要考虑的主要有时钟 电源 存储器 主机接口 总线等基本部件 1 8 本章小结 本章对数字信号处理的发展和实现方法作了简单的描述 在此基础上介绍 了 DSP 的特点 应用领域及发展方向 着重对 DSP 系统的组成作了简要的分析 同时还介绍了 DSP 系统的硬件设计 图 1 6 硬件系统设计框图 DSP 教学实验系统的研究 10 DSP 教学实验系统的研究 11 第二章 DSP 系统设计基础知识 DSP 系统设计基础知识主要包括 DSP 的数据类型 体系结构 指令系统和 算法函数库 由于本文只涉及 DSP 的最小系统 所以只介绍 DSP 的体系结构 DSP 芯片系统可以由一个 DSP 及外围总线组成 也可以由多个 DSP 组成 DSP 芯片系统的主要任务是将前向通道输出的信号按照相应的算法处理 然后 将处理结果以数据流的形式输出给后向通道 输出通道主要由 D A 平滑滤波等 组成 大多系统都有通信接口 人机接口 也可通过 PCI ISA VXI 等总线与 PC 机相连 或通过现场总线将整个系统作为现场系统中的一个节点 图 2 1 是 一个相对完备的 DSP 系统 但本文所设计的 DSP 系统只包括其中主要的几部分 图 2 1 典型实时 DSP 系统框 2 1 总线结构 TMS320C54x 的结构主要是围绕 8 条 16 位总线展开的 结构图如图 2 2 所 示 它们各自的作用如下 1 程序总线 PB 传送由程序存储器取出的指令操作码和立即数 DSP 教学实验系统的研究 12 2 3 条数据总线 CB DB EB 分别与不同的单元相连 如 CPU DAGEN PAGEN 片内外设及数据存储器等 其中 CB 和 DB 从数据存 储器读出数据 EB 传送写入存储器的数据 3 4 条地址总线 PAB CAB DAB EAB 传送执行指令所需地址 注 A 累加器 A B 累加器 B C CB 数据总线 D DB 数据总线 M MAC P PB 程序总线 S 桶形移位器 T T 寄存器 U ALU 图 2 2 TMS32C54x DSP 体系结构和总线结构 2 2 中央处理器单元 CPU C54x DSP 系列芯片的 CPU 主要由控制部件和运算部件两部分组成 其中控 制部件是芯片的中枢系统 基本组成有 CPU 的状态和控制寄存器 算术逻辑 单元 ALU 2 个 40 位累加器 ACCA ACCB 40 位桶形移位寄存器 乘累加单 元 MAC 16 位的临时寄存器 T 16 位的状态转移寄存器 TRN 比较 DSP 教学实验系统的研究 13 选择核存储单元 CSSU 和指数编码器 2 2 1 CPU 的状态和控制寄存器 C5402 DSP 有三个状态和控制寄存器 状态寄存器 0 ST0 状态寄存器 1 ST1 和处理器工作模式状态寄存器 PMST 这些寄存器都是存储映射寄存器 所以它们可以存放到数据存储器或者从 数据存储器加载它们 ST0 和 ST1 中包含各种工作条件和工作方式的状态 PMST 中包含存储器的设置状态及控制信息 2 2 2 算术逻辑单元 C5402 DSP 算术逻辑单元包括 1 个 40 位的 ALU 1 个比较 选择和存储单 元 CSSU Compare Select Save Unit 和 1 个指数编码器 40 位 ALU 可以实现绝大多数的算术和逻辑运算功能 且许多运算可以在 1 个周期内完成 ALU 有 2 个输入端 1 个输出端 当 ALU 进行算术运算时 分 为两个 16 位的 ALU 使用 此时来自数据存储器 累加器或 T 寄存器的数据分 别进入两个 ALU 在这个情况下 1 个周期内将同时完成两个 16 位操作 ALU 的运算结果通常被送往累加器 A 或累加器 B CSSU 单元是为实现数据通信与模式识别领域常用的快速加法 比较 选择 ACS 运算而专门设计的专门硬件电路 CSSU 中的比较电路将累加器中的高 16 位与低 16 位比较 结果分别送入状态转移寄存器 TRN 和状态比较寄存器 TC 同时 结果也送入选择器 选择较大的数 并存入指令指定的存储单元 指数编码器是专门为支持单周期 EXP 指令而设计的硬件电路 2 2 3 累加器 C5402 DSP 芯片有 2 个独立的 40 位累加器 ACCA 和 ACCB 可以存放 ALU 或 MAC 单元的运算结果 也可以作为 ALU 的一个输入 2 2 4 一位寄存器 40 位的桶形一位寄存器主要用于累加器或数据区操作数的定标 1 在 ALU 运算前 对来自数据存储器的操作数或累加器的值进行定标 2 对累加器的值进行算术或逻辑移位 3 对累加器归一化处理 DSP 教学实验系统的研究 14 4 对累加器的值存储到数据存储器之前进行定标 2 2 5 乘累加单元 乘累加 MAC 单元包括一个 17 位 17 位的乘法器和 1 个 40 位的专用加 法器 MAC 单元具有强大的乘累加器功能 在一个流水线周期内可以完成 1 次 乘法运算和 1 次加法运算 MAC 单元中 乘法器能够进行有符号数 无符号数及有符号数与无符号数 的相乘运算 根据不同情况作以下三种处理 1 如果是两个有符号数相乘 则每个 16 位操作数先进行符号扩展 在最 高位前添加 1 个符号位 其值由最高位决定 扩展为 17 位有符号数后再相乘 2 如果是无符号数乘以无符号数 则在两个操作数的最高位前添加 0 扩展为 17 位的操作数再相乘 3 如果是有符号数与无符号数相乘 有符号数在最高位前添加 1 个符号位 其值由最高位决定 无符号数在最高位前添加 0 然后两个操作数相乘 在 MAC 单元中 加法器的输入一个来自乘法器的输入 另一个来自累加器 A 或 B 中的某一个输出 加法器的运算结果输出到累加器 A 或 B 中 2 32 3 存储器和 I O 空间 C5402 DSP 总共有 192K 16 位的存储器空间 这些空间可分为三种专门的 存储器空间 即 64K 的程序空间 64K 的数据空间和 64K 字的 I O 空间 C5402 DSP 体系结构的并行特性和片内 RAM 的双访问功能 使之在任何给 定的机器周期内执行四个并行存储器操作 一次取指 两次读操作数和一次写 操作数 片外存储器具有寻址较大存储空间的能力 片内存储器寻址空间较小 但 片内存储器具有以下优点 不需插入等待状态 低成本和低功耗 表 2 1 C5402 DSP 芯片存储器容量 存储器类型ROM程序 ROM程序 数据 ROMDARAMSARAM DSP 教学实验系统的研究 15 C540244416 2 3 1 程序存储器 C5402 DSP 的外部程序存储器可寻址 64K 的存储空间 它们有片内 ROM DARAM SARAM 和双访问单访问两种方式共享的 RAM 这些存储器都是可 以通过软件映射到程序空间 当存储单元被映射到程序空间时且地址处于片内 存储器的范围之内时 处理器就能自动对这些存储器单元进行访问 如果地址 处在片内存储器范围之外 处理器就能自动对外部寻址 2 3 2 数据存储器 C5402 DSP 的数据存储器包含多达 64K 16 位 除了 SARAM 和 DARAM 外 还可以通过软件将片内 ROM 映射为数据存储空间 DROM 数据存储器可以驻留 在片内或片外 为了提高处理器的性能 片内 RAM 也可细分为若干块 2 3 3 I O 空间 C54x DSP 除了程序和数据存储器空间之外 还有一个 I O 存储器空间 C54x DSP 只有两个通用 I O 即和 XF 为了访问更多的 I O 可以对主机BIO 通信并行接口和同步串行接口进行配置 以用作通用 I O 另外 还可以扩展 外部 I O C54x DSP 可以访问 64K 的 I O 外部 I O 必须使用缓冲或锁存电路 配合外部 I O 读写控制时序构成外部 I O 的控制电路 2 4 流水线 C5402 DSP 有一个 6 级深度的指令流水线 这 6 级流水线是彼此独立的 允 许指令的重叠执行 在任何一个机器周期内 可以有 1 6 条不同的指令在同 时工作 每条指令可工作在流水线的不同阶段 这 6 级流水线结构的功能如下 1 程序预取值 加载一条获取的指令地址到程序地址总线 PAB 2 程序取值 一个指令字从程序总线 PB 获取 并加载到指令寄存器 IR 这个过程完成一个由当前周期和上一个周期组成的取值序列 DSP 教学实验系统的研究 16 3 译码 对指令寄存器 IR 的内容进行译码 以确定何种类型的存储器 访问操作及数据地址产生单元 DAGEN 和 CPU 的控制信号 4 寻址 DAGEN 输出指令的读操作数地址到数据地址总线 DAB 如果指 令具有第二个操作数 则也将相应的操作数地址加载到另一条数据总线 CAB 间接寻址模式下的辅助寄存器和堆栈指针 SP 也被更新 这个功能是两阶段操 作数读顺序的第 1 阶段 5 读操作数 从数据总线 DB 和 CB 读数据操作数 这个功能完成了两 阶段操作数读顺序的第 2 阶段 即完成了操作数 同时 两阶段操作数写顺序 开始 写操作数的数据地址加载到数据写总线 EAB 对于存储器映射寄存器 读数据操作数通过 DB 总线从存储器中读取并写到所选定的存储器映射寄存器 中 6 执行 操作数写序列通过使用数据写 EB 总线写数据来完成 指令在 该阶段执行 2 5 片内外设 C5402 DSP 完整的片内外设配置包括 通用输入输出 I O 引脚和定时器 2 5 1 通用输入输出 I O 引脚 C5402 DSP 芯片有两个通用 I O 引脚 XF 和 XF 是由软件控制的外部BIO 标志输出引脚 为转移控制输入引脚 用于监视外部器件的状态 BIO 2 5 2 定时器 C5402 DSP 有两个片内定时器 1 定时器寄存器 片内定时器三个存储映射寄存器组成 即定时器寄存器 TIM 定时器周 期寄存器 PRD 和定时器控制寄存器 TCR 1 定时器寄存器 TIM 16 位的存储器映射定时器寄存器 TIM 加载周 期寄存器 PRD 的值 并随计数而减少 2 定时器周期寄存器 PRD 16 位的存储器映射定时器周期寄存器 PRD 用于重载定时器寄存器 TIM 3 定时器控制寄存器 TCR 16 位的存储器映射定时器控制寄存器 DSP 教学实验系统的研究 17 TCR 包含定时器的控制和状态位 2 5 3 时钟发生器 时钟发生器为 C54x DSP 提供时钟信号 时钟发生器由一个内部振荡器和一 个锁相环电路组成 可通过晶振或外部的时钟驱动 锁相环电路能使时钟电源 乘上一个特定的系数 得到一个内 CPU 时钟 故可选择一个频率比 CPU 时钟低 的时钟钟源 时钟发生器可由两种方法实现 1 使用具有内部振荡电路的晶体振荡器 晶体振荡电路连接到 C54x DSP 的 X1 和 X2 CLKIN 引脚 另外 CLKMD 引脚必须配置以使能内部振荡器 如图 2 3 所示 本文所使用的 C5402 DSP 采用的就是此种方法 2 使用外部时钟 将一个外部时钟信号直接连接到 X2 CLKIN 引脚 X1 引 脚悬空 如图 2 4 所示 图 2 3 内部振荡电路 图 2 4 晶体振荡电路 2 5 4 串行口 1 串行口概述 各种 C54x DSP 的芯片有不同的串口 但主要有 4 种 标准同步串行口 SP 缓冲同步串口 BSP 时分多路同步串口 TDM 多通道带缓冲同步串行口 McBSP 2 C5402 DSP 串口 C5402 有两个高速多通道带缓冲串行接口 McBSP 它的硬件部分是基于标 准串口的引脚连接界面 有如下特点 充分的双向通信 DSP 教学实验系统的研究 18 双缓冲的发送和三缓冲的接收数据存储器 允许连续的数据流 独立的接收 发送帧和时钟信号 可以直接与工业标准的编码器 模拟界面芯片 AICS 其他串行 A D D A 器件连接与通信 具有外部移位时钟发生器及内部频率可编程移位时钟 可直接利用多种串行协议接口通信 如 T1 E1 MVIP H100 SCSA IOM 2 AC97 IIS SPI 等 发送和接收通道数多达 128 路 宽范围的数据格式选择 包括 8 12 16 20 24 32 位字长 利用 律或 A 律的压缩扩展通信 8 位数据发送 其高位 低位先发送可选 帧同步和时钟信号的极性可编程 可编程内部时钟和帧同步信号发生器 2 5 5 主机接口 HPI 1 主机接口 主机接口 HPI Host Port Interface 是 C54x DSP 系列定点芯片内部具 有的一种并行接口部件 主要用于 DSP 与其他总线或 CPU 进行连接 HPI 接口 通过 HPI 控制寄存器 HPIC 地址寄存器 HPIA 数据锁存器 HPID 和 HPI 内存块 实现与主机之间的通信 HPI 具有两种工作模式 1 共用访问模式 SAM 这是常用的模式 2 仅仅主机访问模式 HOM 对于本文中使用的 C5402 DSP 器件 它的主机接口是增强的 HPI 它是一 个 8 位的并行接口 可以将主机设备或主机处理器和 C5402 DSP 连接起来 通 过 C5402 DSP 的片内 RAM 实现主机设备和 C5402 DSP 之间的信息交换 增强的 8 位 HPI 和标准的 8 位 HPI 之间的区别见表 2 2 表 2 2 增强的 8 位 HPI HPI 8 和标准的 8 位 HPI 之间的区别 增强的 8 位 HPI HPI 8 标准的 8 位 HPI DSP 教学实验系统的研究 19 允许对所有片内 RAM 进行访问只能访问片内 RAM 固定的 2K 的地址 主机访问总是与 C5402 DSP 的时钟同步 无 HOM 模式 在主机模式 HOM 下 允许异步主机访问 主机和 C5402 DSP 总可以对片内 RAM 进 行访问 无 HOM 模式 在主机模式 HOM 下 只有主机能对 RAM 访问 2 6 外部总线及扩展 2 6 1 外部总线接口 C54x DSP 的外部接口包括数据总线 地址总线和一组用于访问片外存储器 与 I O 端口的控制信号 C54x DSP 的外部程序或数据存储器以及 I O 扩展的地 址和数据总数复用 完全依靠片选和读写选通配合时序控制完成外部程序存储 器 数据存储器和扩展 I O 的操作 表 2 3 列出了 C5402 DSP 的主要扩展接口 信号 表 2 3 C5402 DSP 的主要扩展接口信号 信号名称C5402描述 A0 A1519 0地址总线 D0 D1515 0数据总线 MSTRB 外部存储器访问选项 PS 程序空间片选 DS 数据空间片选 IOSTRB I O 访问控制 IS I O 空间片选 R W 读 写信号 READY 数据准备完成周期 HOLD 保持请求 HOLDA 保持应答 MSC 微状态完成 DSP 教学实验系统的研究 20 IAQ 指令地址获取 IACK 中断应答 2 6 2 外部总线操作的优先级 C54x DSP 有 1 条程序总线 3 条数据总线和 4 条地址总线 由于片内的流 水线结构使 CPU 能同时访问这些总线 但外部总线只允许每个周期进行一次访 问 如果在一个机器周期内 CPU 访问外部存储器两次 一次取指 一次取操 作数 那就会发生流水线冲突 这种流水线冲突可以通过一个与定义的优先 级来自动解决 2 6 3 外部总线控制 C5402 DSP 有两个控制外部总线的单元 等待状态发生器和分区转换逻辑 单元 这些单元有两个寄存器控制 即软件等待状态寄存器 SWWSR 和分区 转换控制寄存器 BSCR 2 6 4 外部总线接口时序 所有的外部总线访问操作都在整数个 CLKOUT 的周期内完成的 一个 CLKOUT 周期定义为从一个 CLKOUT 下降沿到相邻的下一个 CLKOUT 下降沿所需的 时间间隔 有些外部总线的访问操作不需要等待周期 然而 当一个存储器读 紧跟一个存储器写或者相反时 存储器读需要一个附加的半个周期 2 6 5 复位和节电模式的时序 当扩展了外部存储器或 I O 时 C54x DSP 的特殊工作状态的外部时序直接 影响到与其相连的外设的复位 节电工作 2 6 6 保持模式 C54x DSP 有两个信号 保持请求信号 和 保持应答信HOLDHOLDA 号 允许外部器件控制处理器的程序 数据和 I O 总线 通过驱动信HOLDA 号为低电平 处理器应接受一个来自外部器件的信号 C54x DSP 就进入HOLD 保持模式 并将它的外部地址总线 数据总线和控制信号置于高阻态 2 7 本章小结 DSP 教学实验系统的研究 21 这一章简要的介绍了 DSP 的主要特性及 DSP 芯片的内部结构 DSP 教学实验系统的研究 22 第三章 硬件系统设计 3 1 DSP 小系统概述 DSP 小系统指既没有输入通道 也没有输出通道 不和其他系统进行通信 的 DSP 系统 这只是概念上的划分 DSP 小系统是 DSP 硬件设计的基础 是 与 DSP 芯片结合最紧密的部分 在一些简单的应用场合 DSP 小系统就是一个 实用的 DSP 系统 实际系统中 A D D A 和 I O 电路都围绕着 DSP 小系统 进行设计 在其基础上 附加总线接口或者其他功能卡 可构成复杂的应用系 统 3 2 TMS320C5402 介绍 3 2 1 基本结构 图 3 1 给出了 C54x DSP 的结构框图 C54x DSP 共有 8 条总线 4 条程序 数据总线和 4 条地址总线 包括中央处理器 CPU 存储器及片内外设与专用 硬件电路三大部分 CPU 包括算术逻辑单元 ALU 累加器 ACC 乘累加单 元 MAC 移位寄存器和寻址单元等 存储器包括片内 ROM 单访问 RAM SARAM 和双访问 RAM DARAM 片内外设与专用硬件电路包括片内各种类型 的同步串口 主机接口 定时器 时钟发生器 锁相环及各种控制电路 本文所涉及的 VC5402 是目前最流行的低成本 DSP 芯片型号 其基本结构 和主要特点有 多总线结构 片内三套 16bit 数据总线 CB DB EB 和一套程序总线 PB 及对应的四套地址线 CAB DAB EAB PAB 可同时使用 40bit 算术逻辑单元 ALU 包括 40bit 桶形移位器和 2 个 40bit 累加器 A 和 B 17 17bit 乘法器和一个 40bit 专用加法器 可以在单周期内完成乘 加 运算各一次 比较 选择 存储单元 CSSU 有助于实现 Viterbi 算术 两个地址产生器 8 个辅助寄存器 AR0 AR7 程序空间扩展到 1M 数据空间和 I O 空间各 64K 20 条地址线 16 条数据 DSP 教学实验系统的研究 23 线 片内 4K 16bit ROM 包含压扩表 256 点正弦表 引导程序等 图 3 1 C54x DSP 的结构框图 片内 16K 16bit 的双存取 RAM 单指令重复或指令块重复功能 程序空间和数据空间的数据块移动指令 可对 32bit 的长字操作 一个指令内可读 2 3 个操作数 6 级流水线完成一条指令操作 预取指 取指 译码 访问 读数 执行 运算指令和存取指令并行执行 条件存储指令 延迟跳转和快速返回 软件堆栈 DSP 教学实验系统的研究 24 片内设备 软等待生产器 数据组间切换可编程选项 片内锁相环 分频和倍频功能 2 个多通道带缓冲同步串口 增强的 8bit 主机接口 HPI 2 个 16bit 定时器 6 通道 DMA 控制器 IDLE1 IDLE2 IDLE3 控制的 3 级低功耗等中断休闲状态 20uf 电流消耗 片上 JTAG 仿真口 3 3V I O 电压 1 8V 核电压 工作电流平均值 75mA 其中核 45mA I O 约为 30mA 100MIPS 指令周期 10ns 144 脚 PQFP 表贴封装或 144 脚 BGA 封装 体积小 成本低 3 2 2 TMS320C5402 管脚描述 TMS320C5402 DSP 芯片管脚按功能分为电源管脚 时钟管脚 控制管脚 地址 管脚 数据管脚 外部中断管脚 通信端口管脚 通用 I O 管脚等部分 如图 3 2 所示 各管脚具体功能描述如下 A0 A19 地址总线 只有对程序片外空间寻址时 A16 A19 才有效 数据空 间和 I O 空间仅用 A0 A15 D0 D15 数据总线 DSP 和片外的程序 数据 I O 空间传递数据时 会置这 些数据线为输入 读 或输出 写 当 DSP 响应一个中断时 此信号为低 IACK 外部中断 可屏蔽 3 0INT 不可屏蔽中断 NMI 复位 强令 DSP 终止当前操作 从地址 FF80h 开始执行 影响多种RS 寄存器和状态位 MP DSP 在复位时采样此管脚电平 若为低 则为微机模式 DSP 将片内MC DSP 教学实验系统的研究 25 4K ROM 映射到程序地址高端 若为高 DSP 不进行这种映射 PMST 寄存器记录这一位且可被修改 根据此信号电平 DSP 可进行条件跳转 条件执行等操作 BIO 图 3 2 TMS320C5402 芯片 XF 标志输出 DSP 用软件可改变此值 对数据空间片外访问时为低 否则为高 DS 对程序空间片外访问时为低 否则为高 PS DS 对 I O 空间片外访问时为低 否则为高 IS 对片外的程序空间 数据空间访问时为低 否则为高 MSTRB READY 数据准备好 表明不再需要硬件等待 DSP 可以结束当前片外访问 若 READY 为低 则 DSP 将继续本次访问 在下一个时钟重新检测 READY 管脚 DSP 进行 I O 访问时为低 但其低电平持续时间比短 IOSTRBIS DSP 教学实验系统的研究 26 R 为高表示 DSP 从片外读 为低表示向片外写 平时总为高 W 用于请求 DSP 进入 HOLD 模式 DSP 若接受这一请求 将放弃对片外HOLD 访问总线的控制权 即令其管脚上的 A0 A19 D0 D15 R 等信号为DSISMSTRBIOSTRBW 高阻 DSP 收到信号并能响应其后 置此管脚为低 并进入 HOLD 模HOLDAHOLD 式 在软件等待期内 此管脚为低 平时为高 MSC 当指令地址出现在地址线上时为低 IAQ CLKOUT 主时钟输出 CLKMD1 3 时钟模式选择 决定 DSP 内部主时钟如何由外时钟倍频或分频而 得到 X2 CLKIN 时钟输入 也可与 X1 一起产生时钟 X1 时钟输出 与 X2 一起加上外接晶体 电容产生时钟 TOUT0 定时器 0 计数到 0 时 在此管脚输出一个脉冲 脉冲为一个主时钟 周期 TOUT1 HINT 定时器 1 数到 0 时 在此管脚输出一个脉冲 脉冲为一个主时钟 周期 此脚另一作用为主机接口中断信号 HINT 仅在主机接口禁止 时才用于定时器 1 的输出 BCLKR0 1 串口 0 1 的数据接收时钟 复位后默认为输入 BDR0 1 串口数据接收 BFSRO 1 串口数据接收祯同步信号 复位后默认为输入 BCLKX0 1 串口发送时钟 复位后默认为输入 BDX0 1 串口发数端 BFSX0 1 串口发数祯同步信号 复位后默认为输入 HD0 7 主机接口的 8 位数据线 主机是一个外部控制器 通过 DSP 的主 机接口与 DSP 交换数据 HCNTL0 1 主机利用它们来选择 DSP 的 3 个 HPI 寄存器之一进行访问 当 HPIENA 0 时 这两个信号带有内部上拉电阻 HBIL 字节标识 用以表明访问的是 16 位数据的第一个或第二个字节 DSP 教学实验系统的研究 27 HPIENA 0 时 带有内部上拉电阻 主机片选 当为低时表示主机访问在进行 HPIENA 0 时 带有内HCS 部上拉电阻 数据选通 为低时表示主机访问在进行 HPIENA 0 时 带有内部2 1HDS 上拉电阻 地址选通 为低时表示主机访问在进行 HPIENA 0 时 带有内部HAS 上拉电阻 HR W 为高时表示主机读数 为低时表示主机写数 HRDY DSP 用于通知主机下一次访问是否可以进行 TOUT1 DSP 通过软件改变此信号来向主机发出中断请求 与 TOUT1 复HINT 用管脚 HPIENA 在复位时 DSP 检测到此管脚为高 则 HPI 使能 若为低则 HPI 功 能被禁止 它有内部上拉电阻 若悬空不接则认为是高 CVDD 给内核提供 1 8V 电源 DVDD 给 I O 提供 3 3V 电源 VSS 地 TCK JTAG 测试时钟 TDI JTAG 测试数据输入 有内部上拉电阻 TDO JTAG 测试数据输出 有内部上拉电阻 TMS JTAG 测试模式选择 有内部上拉电阻 JTAG 测试复位 有内部上拉电阻 TRST EMUO 仿真器管脚 EMU1 仿真器管脚 OFF NC 未用管脚 3 3 体系结构 3 3 1 电源设计 本文所选用的 TI 公司的 TMS320C5402 DSP 芯片采用的是 3 3V 和 1 8V 电 源供电 其中 I O 采用 3 3V 电源供电 芯片的核电压采用 1 8V 电源供电 由 于实际常用的只有 5V 电源 所以必须采用电源转换芯片 本文采用的是 DSP 教学实验系统的研究 28 TPS767D301 的电源转换芯片 如图 3 3 所示 它的主要管脚如下 1 号 2 号调整器管脚使能 1IN 2IN 给 1 号 2 号调整器输入供电 1GND 2GND 1 号 2 号调整器接地 1 号 2 号调整器输出电压 1FB NC 1 号调整器输出电压反馈调整且不与固定输出连接 1 号 2 号调整器复位信号 TPS767D301 电源转换芯片是一种低降落 LDO 稳压器 它的一些特性如 表 3 1 所示 表 3 1 TPS767D301 电源转换芯片的特性 双路输出输入电压输出电压输出电流 TPS767D3015V3 3V 可调1A 1A 图 3 3 TPS767D301 电源转换芯片 电路图如图 3 4 所示 在设计电源时 还需注意一些方面 1 采用旁路电容起滤波的作用 以减少电源上的噪声 旁路电容一般采 用瓷片电容 通常每个电源管脚加一个 10 100 F 旁路电容来平滑