（电路与系统专业论文）基于FPGA的数字存储示波器的设计[电路与系统专业优秀论文].pdf

摘要 数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所 以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进 行了深入的研究，旨在研制出1 0 0 m h z 带宽的数字存储示波器。 从各个方面考虑，选用了d s p 、f p g a 和单片机的方案来设计整个系统。整 个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到 a d 的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路 所组成。调理后的信号再送到a d 变换电路里面完成信号的数字化。然后把a d 转换后的数据送到f p g a 中，并把数据保存到f p g a 中的f i f o 中，f p g a 中的 电路主要包括有f i f o 、触发系统、峰值检测、时基电路等。 d s p 处理器主要是用来从f i f o 中提取数据并进行相应的处理。因为d s p 运 算速度快，所以本文利用d s p 来完成滤波和波形重建的时候的插值算法等功能。 然后d s p 利用其多缓冲串口把数据送到单片机，单片机把从d s p 中发送过来的 数据显示到l c d 上，同时利用单片机来管理键盘等功能。在软件方面主要完成 了程序的一些初始化驱动，比如说是f l a s h 驱动、l c d 驱动、d s p 串口初始化、 f p g a 初始化等相关工作。 由于本文采用f p g a ，使得数字存储示波器的设计比较灵活，容易升级。可 以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。 关键词：d s p ；f p g a ；单片机；数字存储示波器；l c d a b s t r a c t d i g i t a ls t o r a g eo s c i l l o s c o p e sp l a y a l l i m p o r t a n t r o l ei nt h ef i e l do f i n s t r u m e n t a t i o n ，i t h a saw i d er a n g eo fa p p l i c a t i o n s ，t h ed e v e l o p m e n to ft h e o s c i l l o s c o p eh a sav e r yi m p o r t a n tt h e o r e t i c a la n dp r a c t i c a ls i g n i f i c a n c e i nt h i sp a p e r , w eh a v ed oal o to fw o r kt ot h ed e s i g no fd i g l t a ls t o r a g eo s c i l l o s c o p e t h eg o a li s a i m e da tt h e d e v e l o p m e n t o ft h e r e p e a t 10 0 m i - i zb a n d w i d t hd i g i t a l s t o r a g e o s c i l l o s c o p e c o n s i d e r e i n gf r o mv a r i o u sa s p e c t s ，w es e l e c td s p , f p g a a n dm i c r o c o n t r o l l e rt o d e s i g nt h ew h o l es y s t e m t h ew h o l es y s t e mi ss i n g l ec h a n n e l t h es i g n at h a tc o m e i n f r o mt h ef i r s tf r o n t - e n dh a v eb e e nc h a n g e daf i tv o l t a g ew h i c hp u ti n t oav o l t a g e s i g n a la d f r o n t - e n dc i r c m t sh e r em a i n l ya r ec o m p o s e do fb ys i g n a la t t e n u a t i o na n d s i g n a la m p l i f i e rc i r c u i t a f t e rt h ef i o n t 一钮吐t h es i g n a l sh a v ec h a n g e st h ed i g i t a l s i g n a l t h eb ya dc i r c u i t t h i sd a t ah a sb e e ns e n tt of p g a ，t h ed a t ai ss a v e dt ot h e f i f oi nt h ef p g a t h em a i nc i r c u i ti nt h ef p g a ，i n c l u d i n gf i f o ，t h et r i g g e rs y s t e m ， t h ep e a kd e t e c t i o nc i r c u i t ，t i m e b a s e dc i r c u i t ，a n ds oo n d s pp r o c e s s o ri su s e dt oe x t r a c td a t af r o mt h ef i f oa n dp r o c e s sc o r r e s p o n d i n g s i g n a l t h ed s pc o m p u t i n gi sv e r yq u i c k l y , t h e r e f o r e ，i th a v eb e e nu s e dt oc o m p l e t e t h ed s pf i l t e r i n g ，a n dw a v e f o r mr e c o n s t r u c t i o nb yt h ei n t e r p o l a t i o na l g o r i t h m ，a n d t h e nt h ed a t ai sd e l i v e r i e dt om c u t h em c us e n d st h ed a t at ol c d a tt h es a m e t i m et h ek e y b o a r di sm a n a g e db ym c u i nt e r m so fs o f t w a r e ，w eh a v ec o m p l e t e d d e v i c ei n i t i a l i z a t i o n f o re x a m p l e ，t h ef l a s hd r i v e ，l c dd r i v e r s ，d s ps e r i a lp o r t i n i t i a l i z a t i o n ，f p g ai n i t i a l i z a t i o n , a n ds oo n a tt h es a m et i m e ，t h eu s eo ff p g am a k e st h ed e s i g nm o r ef l e x i b l e ，a n de a s i e rt o u p g r a d e ，f o re x a m p l e ，i ti sp o s s i b l et oe x p a n de x t e m a lc i r c u i to fo s c i l l o s c o p e s k e yw o r d s ：d s p , f p g a ，m i c r o c o n t r o l l e r , d i g i t a ls t o r a g eo s c i l l o s c o p e ，l c d 华南师范大学学位论文原创性声明 本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独 立进行研究工作所取得的成果。除文中已经注明引用的内容外，本论 文不包含任何其他个人或集体已经发表或撰写过的研究成果。对本文 的研究做出重要贡献的个人和集体，均已在文中以明确的方式标明。 本人完全意识到此声明的法律结果由本人承担。 论文作者签名：耄巡王， 日期：。仵6 月孓日 学位论文使用授权声明 本人完全了解华南师范大学有关收集、保留和使用学位论文的规 定，即：研究生在校攻读学位期间论文工作的知识产权单位属华南师 范大学。学校有权保留并向国家主管部门或其指定机构送交论文的电 子版和纸质版，允许学位论文被检索、查阅和借阅。学校可以公布学 位论文的全部或部分内容，可以允许采用影印、缩印、数字化或其他 复制手段保存、汇编学位论文。( 保密的论文在解密后遵守此规定) 保密论文注释：本学位论文属于保密范围，在年后解密适用 本授权书。非保密论文注释：本学位论文不属于保密范围，适用本授权 书。 沦：艾作者签名：蓼彤缸 导师签名： 多豺缒 日期：加p7 年6 月箩日 日期：乙肋夕年易月歹日 第一章前言 示波器应用非常广泛，包括工业、军事、科研、教育领域都有很大的应用。 本章主要对示波器的国内外发展现状和本文所做的研究工作做简要的介绍。 1 1 数字存储示波器的发展概况 以前的数字示波器的屏幕更新速率慢，无实时采集能力。九十年代之后，示 波器技术得到了飞速发展。比如h p 公司推出的5 4 6 0 0 b 系列数字示波器克服这 个更新速率慢的问题。这样，输入信号变化，立即就可以看到显示的变化。例如 t e k t r o n i x 公司的t d s 6 8 4 a 型4 通道1 g h z 的数字示波器采用了获专利的数字实 时取样技术，并增加了转换率触发和建立与保持触发功能。更新速度也更快。 同时泰克公司宣布的d p 0 4 0 0 0 数字荧光示波器，该系列示波器系列拥有 3 5 0 m h z - - 1 g h z 的带宽，率先提供了突破性的w a v ei n s p e c t o r 技术。在2 0 0 5 年 下半年推出几种新型数字存储示波器，其中6 0 0 m h z 和1 g h z 两种带宽的示波器 采用了安捷伦最新一代m e g a z o o m 专利技术，具有最深的存储器和最多的集成 通道数以及业内领先的波形观察能力。 目前一些国内厂商开始进军手持数字示波器这一高端领域。虽然，从市场需 要来看，2 0 m h z 带宽的数字存储示波器产品在市场中占有很大的比例。一般 2 0 m h z 的带宽可以满足很多人的需求。面对这样的行业需求，所以国内示波器 生产企业把产品性能设定在2 0 m h z 带宽、1 0 0 m s a s 采样率。采用双通道数据采 集，一般是单色l c d 显示。 尽管我国国产示波器处于起步阶段。但是我国手持数字存储示波器的生产企 业在其产品的研发过程中，除了有自己的独立研发中心外，同时也与国内高校进 行资源整合，例如电子科技大学就通过与企业合作进行示波器的研发。通过与高 校实验室的技术与科研的交流与合作，加强研发团队的科研水平，进一步提高产 品的竞争力。 1 2 本文所做的研究工作 d s p 是1 6 位的r i s c 处理器，高性能、低功耗是其显著特点。并被广泛应 用于各种嵌入式领域。比如在雷达信号处理，数字图像处理方面等等。f p g a 是 复杂可编程逻辑器件，它具有速度快、稳定性高、设计灵活和价格低廉等许多优 点。d s p 和f p g a 都是现在非常流行的，其性价比也是非常的高。也是两款技 术非常成熟的芯片。本文所做的研究工作就是利用这两款芯片进行数字存储示波 器的研究和设计。本文进行了底层硬件平台的研究设计、少量的软件驱动程序的 设计和示波器的常用算法的研究工作。例如，根据设计便携式数字存储示波器的 实际需要，采用了d s p + f p g a + 单片机的设计方案；研究了高频电路的设计方 法，独立完成了整个系统的硬件电路设计，并对其中的某些功能模块进行了调试， 给出了部分调试报告；研究了f f t 、滤波、插值算法。 2 第二章示波器的工作原理 了解示波器的工作原理是设计好示波器的第一步。示波器可以分为模拟示波 器、数字存储示波器二类。下面对这两种示波器的工作原理作简要的介绍。 2 1 模拟示波器的基本工作原理 对于模拟示波器来说。它的工作方式是直接测量信号电压，并通过示波器屏 幕的电子束在垂直方向描绘电压。从而显示波形。 模拟示波器的基本组成是前端衰减电路、前端放大电路、平衡倒相( 这里主 要是为了对称的需要) 。再送到开关电路里面。模拟电路里面的时基电路主要是 产生各种频率的时钟。也是送到电子开关里面，由电子开关选择使用那个时基。 再然后信号送到放大器里面进行放大之后就可以送到c r t 里面去显示波形。 图2 1 给出了模拟示波器的系统框图。 j 通道，j 衰碱电路 i - 1 前直放大i - i 平衡倒相iiii 放 c 土 大 r 时基电路i - 1 电子开关i - 器 t t 延 迟 型! 塑叫衰减电路l - 一前置放大l - 一平衡例相 图2 1 模拟示波器的系统框图 2 2 数字( 存储) 示波器的基本工作原理 数字存储示波器的最大优点也就是对于信号的存储，这样一来即使信号出现 一次它也能够随时可以把它再现出来。同时它也非常方便用户回放以前的波形， 而模拟示波器显然不具有这个功能。数字存储示波器的另外一个优点就在于它的 触发功能。它的触发功能很强大。 数字存储示波器给人的感觉时串行工作的。也就是一级一级这样处理下去 的。好多方面还是吸收了模拟示波器的部分功能。比如说，首先，被测信号也是 从输入通道中进入的。经过衰减和前置放大，这里你可以自由地调节信号的放大 范围以及波形的显示范围。然后加大a d 转换器上。这些可以归结为数字存储示 波器的模拟电路部分。再然后送到处理器中间进行处理。这里可以对信号的各种 情况进行分析。比如说频谱等。处理之后再送倒显示器里面进行显示。可见数字 存储示波器的性能很大程度决定于这些电路的工作速度和性能。也就是说完全取 决于进行信号处理的a d 、微处理器、存储器等的性能。 图2 2 数字存储示波器的基本框架图 图2 2 就是数字存储示波器的基本框架图。由图可知。被测信号，送到衰减 电路、前置放大电路之后，再经过a d 转换变换成数字信号。此时的数字信号是 存储到数据缓冲区里面的。然后处理器再从缓冲区把数据读取出来进行处理。处 理之后送到显示存储器里面。之后就可把显存中的数据显示到显示器中。 4 第三章d s p 处理器和f p g a 的开发过程简介 d s p 在数字图像处理，音频信号处理等方面有着非常广泛的应用。它以其专 门的硬件乘法器，特殊的信号处理指令使得它高速的运算速度比最快的c p u 还 快上好几十倍。f p g a 是在p a l ，g a l 等逻辑器件的基础之上发展起来的。由于其 可编程性，使得它的应用是越来越广泛。本章主要是针对d s p 、f p g a 的发展情况 和开发流出作简要的介绍。 3 1d s p 处理器的开发过程和应用 随着现在d s p 技术的不断发展。系统级d s p 将是d s p 发展的潮流。d s p 芯片将变得越来越小，而d s p 的处理能力也是越来越强。各d s p 厂商也不断利 用新工艺，增加d s p 的集成度。现在已经有不少厂家将几个d s p 芯核、甚至可 以包含其他类型的m p u 芯核、外围电路单元、存储单元、可编程模块等集成在 一个芯片上，成为d s p 系统级集成电路。而可编程d s p 也是越来越被人们所关 注。主要是因为可编程d s p 给用户提供了很大的灵活性。同时可编程d s p 对于 用户升级自己的产品的时候也变得非常的容易。例如x i l i n x 公司推出第一个经过 了d s p 优化的s p a r t a n f p g a s p a r t a n 3 a d s p 。就发挥x i l i n x f p g a 的并行架 构、嵌入式和d s p 处理能力所带来的优点。其核心d s p 4 8 a 能够提供v i n e x d s p 器件中的d s p 功能，使得设计师能够针对复杂的挑战实施解决方案。 3 1 1d s p 处理器发展历程以及发展现状 d s p 发展历程大致分为三个阶段：7 0 年代理论先行，大概在7 0 年具备了完 整的d s p 的理论和算法基础。8 0 年代d s p 产品开始普及，随着电子技术的高 速发展，1 9 8 2 年世界上诞生了第一块d s p 芯片。很快d s p 在语音合成和编码解 码器中得到广泛应用。再加上c m o s 工艺的诞生，使得d s p 芯片的集成度性能 都得到空前的提高，其存储容量和运算速度也成倍提高，其应用范围逐步扩大到 通信、计算机领域。9 0 年代突飞猛进。9 0 年代相继出现了第四代和第五代d s p 器件。将d s p 芯核及外围组件综合集成在单一芯片上。同时d s p 的价格也大幅 度下降，使得d s p 芯片不仅在高端的通信、计算机领域大显身手，而且在低端 的家用电器等方面d s p 也是应用越来越广泛。 3 1 2d s p 处理器的具体开发流程 对于d s p 开发来说，可以根据不同情况来决定是否要选择操作系统。操作 系统的使用可以在一定程度上缩短开发周期，但是操作系统对于实时性很高的场 合来说就不一定合适。而没有操作系统的开发方式相对来说可能比较复杂一些， 需要用户对d s p 的硬件架构，对d s p 的外围电路的驱动等非常熟悉。开发过程 的时候，所有程序都是从硬件调试到初始化程序和应用程序都在c c s 中进行开 发。需要操作系统的开发方式相对来说简单一些，但是如果加入了操作系统之后， 由于操作系统可以屏蔽到硬件的相关细节，用户即使不了解硬件的相关细节也可 以进行开发，使得用户可以把精力专门集中在应用程序的开发上来。同时可以缩 短开发周期。 d s p 开发工具主要包括有：c 语言编译器( cc o m p i l e r ) 、汇编语言工具、汇 编器( a s s e m b l e r ) 、连接器( l i n k e r ) 、归档器( a r c h i v e ) 、交叉引用歹愫 器( c r o s s r e f e r e n c el i s t e r ) 。如果是c 语言程序，首先是c 语言编译器将程序编 译成汇编语言源程序，然后送到汇编器里面进行汇编，汇编后产生c o e f 格式的 目标代码，再用连接器进行连接，生成d s p 上可以执行的c o e f 格式的目标代 码。然后就可以利用调试器对代码进行调试。调试正确之后就可以把代码写入到 f l a s h 里面了。 具体开发流程图3 1 所示： 图3 1d s p 的开发流程 6 3 2f p g a 的开发过程与应用 随着现场可编程逻辑器件越来越高的集成度，加上不断出现的i o 标准、嵌 入功能、高级时钟管理的支持，使得现场可编程逻辑器越来越广泛。 3 2 1f p g a 发展历程及现状 从x i l i n x 公司推出了世界上第一片f p g a ( 现场可编程逻辑芯片) ，f p g a 已 经历几十年的发展。从最初的一千多可利用门，发展到9 0 年代的几十万个可利 用门，n - - 十一世纪又陆续推出了几千万门的单片f p g a 芯片。f p g a 使用灵活， 适用性强，特别适用于复杂逻辑的设计，有利用电子系统小型化，而且其开发周 期短、开发投入少、芯片价格不断降低，促使f p g a 越来越多地取代了a s i c 的市 场。 3 2 2f p g a 开发流程 f p g a 开发流程可以分为如下几步： 设计输入，设计输入主要包括原理图输入、状态图输入、波形图输入以 及某种硬件描述语言，比如说是v h d l 、v e r i l o g 的源程序。它是利用这些输入去 描述一个电路的功能。 功能仿真，功能仿真就是利用相关仿真工具对相关电路进行功能级别仿 真，也就是说对你的输入设计的逻辑功能进行相关的模拟测试。在功能上面来了 解电路是否能够达到预期要求。这里的功能仿真纯粹是模拟性质的，不会设计的 任何具体器件的硬件特性。 综合，综合就是行为或者功能层次表达的电子系统转换成低层次门级电 路的网表。 布局布线，就是将综合后的网表文件针对某一个具体的目标器件进行逻 辑映射。此时应该使用f p g a f p g a 厂商提供的实现与布局布线工具，根据所选芯 片的型号，进行芯片内部功能单元的实际连接与映射。 时序验证，就是要使得时序仿真过程中，建立与保持时间要符合相关的 制约，以便数据能被正确的传输。使仿真既包含门延时，又包含线延时信息。能 较好地反映芯片的实际工作情况。 7 生成s o f 等文件，此文件可以通过调试器把它下载到系统中间去。 而f p g a 设计流程的其他步骤基本上由相关工具去完成，因此只要自己设置 好相关参数，不要人为干预太多。而验证的话就需要用户花费大量的时间去完成。 整个设计的具体流程如下图3 2 所示： 设计说明 上 设计输入 功能仿真 j 逻辑综合 上 布局布线 0 时丹仿真 l 系统 ；贝u 试 图3 2 整个设计的流程 8 第四章整体设计方案 在数字存储示波器的设计中主要分为两大部分：硬件设计和软件设计。本章 主要介绍示波器系统整体的设计流程，系统整体性能参数以及最终方案的确定。 并对所选的方案做了详细介绍，根据此方案确定了元器件的选择。 4 1 系统整体设计流程图 开始设计一个系统的时候，第一步是撰写整个系统的方案。对整个系统如何 实现应该有个详细的了解。方案确定之后，就要设计这个系统的具体性能指标。 再然后根据这个系统的性能指标选择相关的元器件。这之后，就可以进行软硬件 设计了。一般硬件和软件开发可以同时进行。这样在完成系统的软件和硬件之后。 分别对软件和硬件进行调试。分别调试完成之后，就进行系统的集成。之后再进 行整个系统的测试工作。 图4 1 下图给出了系统的整体设计流程。 l 根据罱承弓出贡被档设计的方案 1 l i 根据方案确定需渡器的性能指标 l ld s 略片的造型及外围芯片选型 总体设计确定软硬俘部分 系统软件设计说明访 系统软件绸程与调试 系统豢成 示波器硬件设计说明书 系j ；充硬件设计 系统硬件调试 系统调试 图4 1 系统的整体设计流程 4 2 整个系统的性能指标 考虑到同类国产的示波器的性能指标，以及在具体电路中整个系统的实现难 9 易程度。故将设计目标定位于带宽在1 0 0 m 左右的数字存储示波器。并从成本等 方面考虑，整个示波器系统只做了一个通道。采用的芯片也是尽量采用比较容易 在市场上买到的和相对便宜的。同时由于时间等原因，本文只完成了整个系统的 硬件设计和部分驱动程序的编写。并且对硬件电路进行了调试。调试的电路结果 基本上达到了当初所想要达到的指标。但整个系统集成起来的调试工作还没有进 行。 便携式数字存储示波器期望达到的具体设计参数如下： 带宽：i o o m h z ( 重复带宽) 通道：单通道 采样率：1 0 0 m s p s ( 实时采样) ； 垂直分辨率：8 位 垂直灵敏度：1 0 m v 一5 v d i v 水平灵敏度：2 5 n s 一5 s d iv 输入阻抗：1 m 欧 工作模式：自动，单次，常规 存储深度：4 k b 显示：l c d ( 黑白；整个屏幕1 9 2 x 6 4 点阵；对比度可调) 4 3 系统的实现方案 数字存储示波器的设计方法一般是：信号通过调理电路之后，送到a d 转 换器将被测信号数字化，并将数据存入到存储器中，在信号出现触发脉冲之后， 就可以开始显示数据。然后处理器从存储器中读出数据，直接以数字信号( 显示 器为液晶的时候) 的形式，送到相应的显示器中进行显示波形。 4 3 1 可供选择的系统方案 整个系统设计中，除了模拟电路的设计是系统的一个难点之外，同时高速数 据采集电路的设计也是一个非常重要的方面，同时也是一个难点。这主要是因为 根据奈奎斯特( n y u q s t i ) 定理，要把数字化后的信号恢复出来的话，最小采样频率 也要比被采样的信号频率高2 倍。然而在实际中，就是高出2 倍的采样率去采样 i o 被测信号，然后加上一些波形算法。例如正弦内插算法等，也很难去恢复出原来 的波形，更别说是达到很好的显示质量。所以要得到较理想的波形输出，时钟采 样频率要高出被测信号频率的5 倍以上，甚至是十几倍。同时这样高的采样率， 造成的数据量也是非常大，这么多的数据的高速传输、存储与处理也是设计的重 点与难点。这些因素都是指导如何去更好的选择整个系统的方案。所以考虑各个 方面的因素，提出了几种实现方案，最后权衡利弊选择了方案三。 方案一：只采用可编程器件f p g a 来实现整个系统。 此种方法，设计时电路简洁，因为f p g a 中也可以实现d s p 的相关算法， 并且它的处理速度由于其并行性，在协调多个d s p 工作的时候非常方便。是较 为理想的方案。这种方案实际上就是一种片上系统( s y s t e mo nc h i p ) ，即用单个芯 片完成所有的控制与数据处理，并且还是全硬件的。但是此种方法实现难度比较 大。同时选择这种f p g a 的时候，务必选择性能高，逻辑门数量多的芯片，这样 整个系统的成本也相对比较高。 方案二：采用d s p + f p g a 来实现整个系统。 d s p + f p g a 开发起来比较灵活，升级也较为容易。通用性较强。因为f p g a 的可编程性适于模块化设计，它可以把很多的数字电路全部做在f p g a 中。同时 利用了d s p 运算速度来提高整个系统的算法效率；同时采用这种架构开发起来 相对比较简单，因为它结合了f p g a 和d s p 两者的优点。所以它适合于实时信 号处理。在实时信号处理的过程中，对d s p 的速度要求高，这样能同时使得整 个系统既有其高速的处理速度，同时也不失其灵活性。但是d s p 在和与外围电 路接口的时候，比如说l c d 显示器和键盘电路进行通信的时候，因为d s p 速度 非常快。而l c d 和键盘的速度都很慢。如果直接由d s p 去控制l c d 显示和键 盘电路，将会浪费掉d s p 的资源。 方案三：采用d s p + f p g a + 单片机来实现整个系统。本设计就采用这个架构。 这个结构既继承了方案二中的d s p 和f p g a 的优点，同时也克服了因为l c d 和 键盘处理电路的速度慢而导致浪费d s p 的时间资源的这个缺点。在本方案中， 把l c d 和键盘处理电路全部交给单片机进行管理。在这里d s p 把数据通过多缓 冲串口发送给单片机，然后由单片机把从d s p 中接收到的数据送到l c d 中去显 示。同时单片机也可以读取键盘中的数据，通过串口发送给d s p 芯片，进而去 控制相关的电路。 系统的整体设计框图如图4 2 所示。 键盘控 叫衰豁愠 l c d 制电路 1 电路厂 变换p f p ( 王a 峰值检测 h8 厂研 一 触发模块 7 l竺型i 7 分频模块 单片机 n d s p 一一h 完成数 据处理 爿洲 l 4 3 2 实现方案的介绍 图4 2 系统的整体设计框图 从图4 2 中可以看出，整个硬件平台和其他的数字存储示波器一样也是采用 模块化设计的方式，整个系统基本上是由三大部分模块组成：它们分别为数据采 集部分、数据处理部分和数据显示部分。数据采集部分完全由f p g a 来进行控制， d s p 只负责数据的后期处理，系统其他功能由单片机来实现。 f p g a 要控制前端数据通道，对采集到的数据缓存，而且还要使数据缓存单 元和d s p 处理器进行通信，这在整个系统中具有重要的地位。同时又由于f p g a 的可编程性，使得前端采集电路的设计非常灵活，调试起来也非常方便。d s p 主要负责把采集的数据进行处理。比如像滤波、傅立叶变换等，同时负责波形重 建，波形重建这里主要会采用内插算法来重建波形。而后端的单片机主要负责系 统的人机接口和数据显示。 整个系统的工作流程是这样的：由上图也可以看出，要测量的波形经过衰减 或者放大电路之后分为二路：一路送整形电路整形之后产生矩形波信号，然后利 用f p g a 的测频电路测量波形的频率；另外一路送a d 转换器进行a d 转换。 a d 的采样率使它恒定为i o o m s 。转换后的数字信号要先送到f i f o 存储器中暂 存，f i f o 的存储是靠f i f o 的写时钟来实现，而f i f o 的写时钟是由f p g a 中的 分频电路产生的。 1 2 这样示波器就能根据用户键盘中设置的相关参数选用想要的读写时钟。f i f o 就利用f p g a 中的r a m 资源。比如这里选用的f p g a 里面就有5 k 的r a m 资 源供用户选择。这样数据采集进来就可以直接存储在f p g a 中，这样做就不需要 专门的f i f o 芯片，同时直接在f p g a 中定制f i f o 存储器，可以提高整个系统 的性能，使得整个系统的速度更快。 随着写时钟的到来，f f i o 存满之后，d s p 处理器就从f i f o 中读取数据来进 行处理，处理之后就由d s p 送到单片机中进行显示。图中f l a s h 模块的是程序 存储器，即整个系统的软件都固化在f l a s h 中。r a m 模块是数据存储器，整 个系统运行的时候，首先d s p 利用已经固化在r o m 中的b o o t 程序把f l a s h 中的程序搬到r a m 中运行。这里键盘和l c d 模块是用来进行输入控制和输出 显示。在调试的时候同时我们也设计了两个j a t g 接口，分别用来对f p g a 和 d s p 进行调试。 4 4 元器件的选择 器件的选择的总的指导原则是性价比高、市场上容易买到。其实系统元器件 的选择也是非常重要的一环，如果选择的不好，就会严重影响进度。在这里你选 择的元件的时候要根据自己定制的系统性能指标选择能够满足要求的元件。本系 统所选择的元件如表4 1 所示。 表4 1 所选元件及功能介绍 元件名称型号主要功能 模拟开关 u 4 5 4 7 主要完成开关动作，也就是通过d s p 控制来选择要 输出哪一路信号。它可用来控制3 0 0 m h z 的信号 运算放大器 a d 8 0 6 6 它的工作频带宽、输入阻抗很高、这里主要用它来实 现阻抗变换 运算放大器 m a x 4 1 0 5 实现信号的各种放大，同时它的工作频带也要求很宽 a d 转换器a d 9 2 8 3 实现信号的模数转换。 f p g ae p l c 3 1 4 4 t 主要用来控制前端电路。比如包括触发功能等等 d s pt m $ 3 2 0 v c 5 4 0 9 主要完成信号的各种处理工作。 程序存储器s s t 3 9 v f l 6 0 用来存储d s p 的程序 数据存储器 i s 6 1 l v 6 4 1 6 主要用来存储数据 电源芯片 i a x 7 3 9 嗽6 1 2 9 产生- - 5 v 、5 v 电压 电源芯片 t p $ 7 3 h d 3 1 8 产生3 3 v 电压，以及自动完成d s p 复位功能 第五章整个系统硬件平台设计 整个系统的关键电路其实还是在前端通道、模数转换这两块前端电路的设 计，这主要是因为对于一个电路来说，如果信号频率达到1 0 0 m 的话，要考虑的 因素就会很多，比如如何去减小电路中数字电路对模拟电路的信号的影响，因为 模拟电路它是非常敏感的，一点点干扰就可能会使得被测的信号出现失真，同时 对于高频电路来说，阻抗匹配等因素也是会影响到整个电路的性能。这样对于前 端调理电路来说，就会碰到动态范围、宽频的挑战。 硬件不像软件，再怎么说它的升级也是无法赶上软件的。有些厂商所设计出 来的产品性能不高的主要原因都是硬件方面的因素。所以设计出很好的硬件平台 不是那么容易的事情。它需要反反复复的修改，需要不断盼性能提升，一般硬件 设计时都不是非常理想的，多多少少都会存在有一些问题，比如说一些失真，非 线性等问题，所以在示波器设计的初级阶段也应该好好考虑到这些情况，比如说 在某些线性补偿等问题。 在示波器技术中有些示波器也采用到d s p 技术进行频域、时域的补偿。通 过这种补偿，可以拓宽示波器的通道带宽，同时使用d s p 进行波形信号噪声的 滤除等。 图5 1 是用p r o t e l 画的硬件平台的总体框图，从图5 1 可以看出，整个硬 件平台主要包括有四个部分模块，分别为：前端数据采集部分硬件电路设计； f p g a 内部控制逻辑和外围电路；数据处理部分的硬件设计；平台调试接口；电 源、晶振及复位电路模块。 然后按照被测信号的走向依次对图中的每个部分中的每一个硬件模块进行 介绍，主要介绍各模块的功能、工作原理、实现方法，以及具体实现的电路图。 1 4 图5 1 硬件平台的总体框图 5 1 前端数据采集部分硬件电路设计 这部分的电路主要有信号衰减、放大电路、信号整形电路、a d 转换电路以 及这些电路与f p g a 的接口电路。下面分别来进行介绍。 5 1 1 信号的衰减电路 被测信号从前端输入进来，为了满足a d 转换的电气性能首先必须把信号调 节到一个合适的范围之内。 通常情况下，如果输入进来的被测信号的电压范围超过a d 转换的电压范围 时，就要对信号衰减，这种衰减电路我们必须考虑输入信号的频率高低。由于在 衰减过程中，频率范围很宽的时候很容易出现畸变，所以通常做衰减网络的时候 采用的是无源电阻、电容网络。这种无源阻容网络由于信号的频率特性，比如说 在低频的时候就直接表现为电阻分压比，在高频的时候就为电抗的分压得到信号 的衰减。其实这种衰减本质上是为一个平衡电桥。比如在我们的示波器探头中就 可能存在一个可调电容，通过调节它使得我们的电桥达到一种最佳状态。这样衰 减就可以变得和频率没有关系。使得信号衰减可以在一个大的频带范围内实现信 号衰减。图5 2 是一个典型的信号衰减电路。 被测信号从p 1 端口进来之后，经由s l 来选择是测量直流信号还是交流信 号。然后信号加到r 1 4 和c 4 1 的公共端，这样被测信号就可以通过c 4 1 、r 1 4 、 c 3 6 、c 4 2 、r 1 7 、c 4 0 、r 1 8 进行分压。使用电容、电阻分压能有效抑制过电压 的瞬间振荡和高频电流，由于电容的充放电作用使过被测信号的波形变化趋于缓 慢，陡度和幅值降低。再加上电阻的作用，使得在高频振荡迅速衰减。这里不直 接用电阻分压衰减信号的原因主要是：这是降压电路，电阻器上压降越大，做的 无用功越多，而容抗和不消耗功率，所以可以减少电路的功率消耗。两个 m m b d l 7 0 3 主要起稳压保护的作用。 77 图5 - 2 信号衰减电路 本系统所设计的电压衰减网络主要是由电阻和电容所组成。多路选择开关控 制被测信号衰减的倍数，最大可以实现1 0 0 倍的衰减。信号输入最大为5 0 v ，经 过1 0 0 倍衰减以后将变成0 5 v ，刚好在a d 转换的电压范围之内。衰减的具体 控制是由处理器来进行控制。考虑到信号输入的频带宽度。本系统选择的模拟多 路开关为m a x 4 5 4 7 来实现。它工作的信号频带宽，可以控制直流到3 0 0 m h z 的 信号。其结构如图5 3 所示： 表5 1m a x 4 5 4 7 逻辑状态： 图5 3m a x 4 5 4 7 内部结构 1 6 在电路中实现的衰减选择有x 0 i 、x 00 1 ：种。另外在衰减电路和放大电路 中阃还有一个模拟开关，用来进行交直流选择。 图5 4 是衰减1 1 0 时的p s p i c e 仿真结果，由仿真结果可以看出图5 2 的电 容、电阻所组成的衰减网络可以正常实现信号的衰减。 图5 4 衰减网络仿真敛果 5 1 2 信号放大电路 如果输入到p 1 端的被测量信号很微弱的话。该信号就需要输入到放大器中 进行放大，以提高系统对被测信号的分辨率并降低噪声对其的影响。同时还要保 证放大后的信号值在( 一5 1 2 m v ，+ 5 1 2 m v ) 范围之内。这里对放大器的要求也是很 高。首先要求放大器对输入信号的失真小，增益稳定，输入电阻大，频带也要足 够宽。 根据这些要求，再结合具体的电路。本文选择了a d 8 0 6 6 、o p a 6 4 3 、m a x 4 1 0 5 这三款放大器，这三款运算放大器都具有较宽的频带宽，能够满足系统频带的要 求，比如说a d 8 0 6 6 的频带范围可达1 4 5 m h z ，o p a 6 4 3 频带范围可达8 0 0m h z 、 m a x 4 1 0 5 频带范围可达7 4 0 m h z 。同时他们具有失真度低、噪声低等优点。信 号放大电路分为阻抗变换、前置放大和后置放大菇三级。这样设计的目的是为了 进一步提高信号的增益、减小信号的失真、同时增加系统放大的稳定性。前面一 级运算放大器a d 8 0 6 6 接成电压跟随的形势实现阻抗变换。实现阻抗变换主要 是因为我们需求的示波器输入电阻是1 0 0 m 欧姆，这样为了减少前端电阻对后继 电路的影响，需要进行阻抗变换，又因为a d 8 0 6 6 输入电阻很大，高达1 0 0 0 g 欧姆，这也是选用它作为阻抗变换的主要原因。 第二i 级由运算放大器o p a 6 4 3 组成可以实现1 倍、l o 倍二种放大倍数的 选择。第三级由运算放大器m a x 4 1 0 5 组成。它可以实现1 倍、12 5 倍、25 倍、 6 2 5 倍、1 2 5 倍的电压放大倍数。这样把三级放大器组合起来可以实现l 倍、1 2 5 倍、2 5 倍、6 2 5 倍的电压放大倍数。经过放大以后，信号就可以送到a d c 中去 进行采集。整个放大电路如图5 5 、5 6 所示。 图5 5o p a 6 4 3 放大电路 5 1 3 信号整形电路设计 图5 6m a x 4 1 0 5 放大电路 信号的整形主要是为了示波器在自动测频的时候，把被测信号变成标准的 矩形波。好在f p g a 中对信号进行频率测量。在这里把信号经过前端调理电路之 后，分成二路，一路直接送到a d 里面去进行模数转换，另外一路直接就送到 a d 9 6 9 8 比较器中进行信号的整形，这里a d 9 6 9 8 是一种过零比较器。 由于输入信号的频率高达1 0 0 m h z ，所以我们可以选择集成的高速比较器 a d 9 6 9 8 ，他是高速t t l 兼容双电压比较器。图5 7 给出了信号整形电路的原理 图。m a x c o m 2 信号是经过衰减或者放大的信号。它从a d 9 6 9 8 的7 脚输入， 经过比较之后从l 端输出。其中2 脚是可以用来控制比较电平的大小。1 1 脚和6 脚为它的电源引脚。如果m a x c o m 2 信号大于零，则o u t 端输出高电平；如 1 8 果m a x c o m 2 信号小于零，则o u t 端输出低电平。 图5 7 信号整形电路 5 1 4 电路的保护及滤波处理 由于电路的某些原因可能导致电路在某个时候电压出现尖峰，这样对于模 拟开关、放大器、a d 转换器等就必须进行保护。因为这些元器件使被测电压信 号输入不会超过太大。本系统保护电路由二极管钳位电路来完成。采用钳位保护 电路的方法比较简单，高效。 同时前端电路有噪声的干扰，所以还必须对其进行滤波处理，以便消除噪 声和各种干扰。在滤波处理中，r c 滤波的使用是比较多的。比如说对于小信号 可以加低通滤波器，交流信号还需要是抗失真的低通滤波器，可以比较好地消除 高频干扰信号。但本系统没有使用到这种滤波器，而是滤波在d s p 中用软件来 实现信号的滤波，这里我们使用到了d s p 的f i r 滤波处理来实现。一般这种滤 波用软件来实现的话，修改滤波的参数就可以实现滤除不同频率的波形。所以使 用起来方便。同时这种实现比较简单。 5 1 5a d 9 2 8 3 简介 a d 9 2 8 3 是a d i 公司的高速a d 转换器是，它是一个八位d 变换通道， 最大采样率1 0 0 m s p s ，最小采样率1 m s p s 。同时它的功耗低：电源关闭模式选 择，该模式下功耗仅为4 2 m w 。模拟输入范围：( - 5 1 2 m v ，5 1 2 m v ) ；单电源供电： + 3 0 v ( + 2 7 v 3 6 v ) 。这款模拟数字变换器只需要3 0 v 单电源供电，提供编码时 钟输入方式，在大多数应用领域，不需要外接参考电压或者是驱动器件。数字输 出和t t l c m o s 兼容，并且有独立的输出供电引脚，支持多数字逻辑电压( 2 5 v 或3 3 v ) 接口。输入是与t t l c m o s 兼容的，并且8 位数字输出能在2 5 v 到3 3 v 1 9 电压范围内工作( 典型值为3 v ) 。 该芯片采样先进的c m o s 工艺。图5 8 给出了a d 9 2 8 3 的内部结构框图，厶 和为a d 转换器的差分输入端。经过里面的采样保持、a d 转换之后得到的8 位数据从d 7 d o 引脚输出。表5 2 给出了该器件的引脚说明定义。表5 3 为 a d 9 2 8 3 的输入编码表。图5 9 为a d 9 2 8 3 的采样时序图。 v ng m r d w nv d d a i n 百鬲 e n c o d e 图5 8a d 9 2 8 3 的内部结构框图 表5 2a d 9 2 8 3 的引脚说明 h nn u m b e r m n e m o n i cf u n c t i o n lp w r d w np o w e r d t m nf u z k t i o ns e l e c t ；k i g