（微电子学与固体电子学专业论文）数字集成电路低功耗设计方法研究.pdf

摘要 人类社会已进入到高度发达的信息化社会，信息化社会的发展离不开电 子产品的进步。现代电子产品在性能提高、复杂度增大的同时，功耗却一直 呈上升趋势。近年来，各种便携式电子产品增长迅速，如笔记本电脑，手提 电话和移动电子设备等。这些产品都需要靠电池供电，设计轻便、持久耐用 的产品必须考虑低功耗技术。 当工艺发展到深亚微米时，功耗对电路的影响使它成为了集成电路设计 中的第三维目标。低功耗技术对提高v l s 的可靠性及降低封装成本都有着 重要的意义。本论文的主要工作和创新如下： 1 详细分析了c m o s 电路功耗的形成和评估方法，综述了低功耗设计 的基本方法及不同设计阶段的低功耗技术。 2 设计了2 0 位的行波进位、跳跃进位、进位选择和超前进位加法器， 对其功耗进行了分析；设计了2 0 位的单周期、双周期和四周期定点乘法器， 对其功耗进行了分析。 3 对视频编解码芯片处理器核指令集进行了功耗分析，为指令集提取和 应用编程提供了大量的功耗数据。 4 采用门控时钟技术开发了一套低功耗设计流程，通过对运动估计模块 的低功耗设计验证了该流程的正确性和有效性。 与传统设计相比，功耗设计的同时必须考虑面积和延时约束。由于功耗 设计缺少高层次e d a 综合工具的支持，因此未来的工作是将低功耗技术与 电子自动化设计技术相结合，发展低功耗的设计和综合工具。 关键词超大规模集成电路；低功耗设计；功耗估计 a b s t r a c t i nt h el a s tf e wy e a r s 、航t ht h ee x p l o s i v eg r o w t hi nt h ep o r t a b l ee l e c t r o n i c s m a r k e t ，v l s is y s t e md e s i g nf o c u s e so nl o wp o w e r ，n o th i g hs p e e d t h i sa d d s a n o t h e rd e g r e eo ff r e e d o ma n d c o m p l e x i t yt ot h ed e s i g np r o c e s sa sw e l la sa r e a a n ds p e e d i nt h i st h e s i s ，t h eh i s t o r yo fl o wp o w e r t e c h n o l o g yi ss i m p l ys u m m a r i z e d a n d t h es t a t e o f - t h e a r t d e v e l o p m e n t i si n t r o d u c e d b a s e do nt h es t u d yo fp o w e r r e s o u r c e ，p o w e re s t i m a t i o n a n dv a i l o u sc o m m o nl o wp o w e rm e t h o d s ，m a n y p o w e ro p t i m i z a t i o ns t r a t e g i e sa r ep r e s e n t e di nt h i st h e s i s t h em a i nw o r k sa n d c r e a t i v em e t h o d sa r ea sf o l l o w s ： 1 a n a l y z et h eg e n e r a t i o na n dt h ee s t i m a t i o nm e t h o d so ft h ep o w e ro ft h e c m o sc i r c u i td e t a i l e d l y ，s u m m a r i z et h eb a s i cm e t h o d so ft h el o wp o w e rd e s i g n a n dt h el o w p o w e rt e c h n o l o g i e s i nt h ed i f f e r e n td e s i g n p h a s e s 2 d e s i g n2 0 - b i tr i p p l ec a r r y ，c a r r ys k i p ，c a r r ys e l e c ta n dc a r r yl o o k a h e a d a d d e r s ，a n a l y z et h e i rp o w e t d e s i g n2 0 一b i ts i n g l ep e r i o d ，d u a lp e r i o d sa n df o u r p e r i o d sf i x e d - p o i n tm u l t i p l i e r s ，a n a l y z et h e i rp o w e r 3 e s t i m a t et h ep o w e ro ft h ei n s t r u c t i o ns e to ft h ep r o c e s s o ro ft h ev i d e oc o d e c c h i p ，p r o v i d et h ea b u n d a n tp o w e r d a t af o rt h ep i c k u po ft h ei n s t r u c t i o ns e ta n d t h ea p p l i c a t i o n p r o g r a m m i n g 4 d e v e l o p al o wp o w e rd e s i g nf l o w u s i n gt h ec l o c k g a t i n gt e c h n o l o g y ， v a l i d a t ei t sc o r r e c t n e s sa n de f f e c t i v i t y t h r o u g ht h em o d u l em e s l o wp o w e r d e s i g n c o m p a r e d w i t ht h et r a d i t i o n a ld e s i g n ，w em u s tc o n s i d e rt h ec o n s t r a i n t so ft h e a r e aa n dt h ed e l a yw h i l ed o i n gl o wp o w e r d e s i g n b e c a u s et h e r ei s al a c ko ft h e s u s t a i n a b i l i t yo f t h e a d v a n c e ds y n t h e s i st o o l sf o rt h ep o w e r d e s i g n ，t h e r e f o r e ，t h e d i r e c t i o no fl o w p o w e rd e s i g n i sl o w p o w e r e d at o o l s k e y w o r d sv l s i ，l o wp o w e rd e s i g n ，p o w e re s t i m a t e i i 1 1 功耗问题 第1 章绪论 信息、物质和能源是现代社会赖以生存的三大要素，信息产业成为上世 纪末以来发展最快的产业。目前信息电子产品已经成为现代信息社会文明和 进步的标志，而集成电路对信息产业起着支撑的作用。自从上世纪9 0 年代以 来，集成电路的设计开发呈现两个明显的特点：一是设计的复杂度越来越高， 目前的趋势是片上系统；另方面是v l s i 集成电路的功耗呈逐年上升的势 头，尤其是在c p u 和微处理器中来自集成度和工作频率的大幅度提高而引起 的功耗增加，已经成为设计者所必须面对的挑战。 集成电路技术的发展日新月异。目前已经发展到超大规模集成电路和极 大规模集成电路，以至于单个芯片上可以集成几百万乃至几千万个晶体管。 在集成度增加的同时，电路的性能也得到大幅度的提高，尤其是高性能的微 处理器，其工作频率已经突破g h z 。 在早期传统的设计中，由于电路规模较小，工作频率也相对较低，所以 功耗问题不是很明显，在设计中往往可以不考虑功耗因素，而仅在封装时加 以考虑【1 1 。随着集成电路技术的发展，数以百万的管子同时工作导致了功耗 的大幅度增加。因此功耗已经成为v l s i 设计中的最大挑战之一1 2 j 。 1 2 为什么需要低功耗设计 在传统设计中，由于器件集成度相对较低，所以功耗问题没那么突出。 随着集成电路技术的发展，单片上已经能集成更多更快的管子，从而导致了 功耗的逐渐上升。集成电路技术的发展对功耗设计提出了更高的要求，尤其 是有些应用对功耗的增加特别敏感，如高性能计算机系统、便携式电子产品、 移动通讯产品等。功耗对于电池的寿命、设计复杂度、封装和散热的费用以 及可靠性的影响已经使得所有的i e 设计者都要认真面对功耗问题。 ( 1 ) 可靠性随着设计复杂性的加深和i c 性能的提高，单片集成封装的 功耗呈逐年上升趋势，在高性能处理器中功耗问题尤其突出。尽管采用了各 种制冷措施来维持系统的正常运行，但功耗转化的焦尔热将对电路性能产生 很大影响。功耗的上升意味着电迁移率的增加，当芯片温度上升到一定程度 时，电路将无法正常工作。这将直接影响到复杂系统的性能并进而损害整个 系统的可靠性，尤其对那些生命周期长和可靠性要求高的电子产品，功耗的 挑战已经十分严重口】。除了改进封装方法以外，最直接的办法是在设计时把 功耗作为第三维约束。 ( 2 ) 市场需求驱动低功耗技术的一个重要因素是手持式电子消费产品 的市场需求。近十年来，便携式电脑、移动通讯工具等得到了蓬勃发展，这 些产品均依靠电池供电，而电池寿命与功耗有直接的关系，因此功耗成为衡 量产品性能的关键因素之一。在便携式电子产品中，电池往往成为最笨重的 部件，一方面是因为电池的比容量是有限的：另一方面，从安全角度考虑， 电池容量大幅度地提高容易引起爆炸i l “。为了减轻电池的负担，设计出更小 更耐用的电子产品，迫切需要降低功耗。 ( 3 ) 封装技术功耗对芯片的封装成本有直接影响。功耗小于1 w 时可 以采用塑料封装【4 l ，功耗大于1 0 w 时必须采用陶瓷封装，而功耗增加达到数 十瓦时，必须设计相应的散热系统【6 j ，如c p u 风扇等。 ( 4 ) 环保环境保护是低功耗设计的另一个目的。现代办公自动化需消 耗大量的电能，而它们与电路有直接的关系。美国国会的一个能源小组调查 表明【5 】，办公自动化消耗的电能比例从1 9 9 3 年的5 增加到2 0 0 0 年的1 0 ， 其中的重要原因是计算机数量的成倍增长。由于电力生产会导致环境污染， 因此如何有效提高计算机系统的能源利用率成为环境保护中需要考虑的一个 方面。 1 3 低功耗设计的特点和流程 自顶向下的v l s i 电路设计从用户要求开始，到芯片的封装生产结束。 在系统设计中根据系统功能、性能和物理尺寸要求，选择设计模式和制造工 艺，确定芯片尺寸、工作速度和功耗等约束条件，并对顶层进行功能方框图 的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高 层次的系统行为进行描述，并进行行为级验证。然后用综合优化工具生成具 2 体门级电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。 由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于在早期 发现结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真 的工作量，提高了设计的一次成功率1 7 j 。逻辑设计的正确性是后续设计步骤 的前提。逻辑设计完成后，就要根据元件模型库完成电路设计。物理设计要 把元件的电路表示转换成几何表示即版图，因此物理设计也称为版图设计， 在得到版图的物理参数以后进行后仿真。如果仿真结果不满足设计要求，就 要重新回到前面的设计步骤去优化或者重新进行设计。图1 1 显示了自顶向 下的v l s 低功耗设计的流程，和传统设计相比，v l s i 低功耗设计的每个设 计层次都需要增加两方面的工作：一是应用低功耗技术对功耗进行优化；二 是对优化设计结果进行功耗评估，以确定是否达到设计要求。 图l - 1 低功耗设计流程 与面积和延时相比，功耗评估比较困难，必须设置适当的模型，使得功 耗分析保证一定的精度和速度。关于功耗优化和分析将在以后各章作迸一步 论述。 3 睑玺鎏苫些盔堂三芏堡主堂篁笙塞 在自顶向下的v l s i 低功耗设计中，每个设计阶段进行功耗优化的空间 是不同的。早期的系统级、算法级和r t l 结构级确定了系统的构架，因而也 基本确定了功耗的框架。在这几个阶段，由于电路实施的具体细节还不太清 楚，此时的主要任务是设计，因此要求功耗分析是快速，而对精度要求相对 较低。而在后期的电路和版图设计阶段，电路的主要构架已经确定，此时的 主要工作是验证前面的高层次设计是否合理，因此要求功耗分析有比较高的 精度。图l - 2 显示了不同设计层次功耗优化的倍数【8 1 ，从图中可以看出，高 层次设计对功耗有决定性的影响，因此低功耗设计必须着重于早期的高层次 设f f l 9 j 。 l o2 0 x 2 5 x 2 0 5 0 图l - 2 功耗优化机会 1 4 v l s i 低功耗设计的e d a 工具 集成电路技术已经发展到深亚微米阶段，单片的集成度已达到千万个晶 体管【l 。如此复杂设计的关键是e d a 技术。e d a 是指以计算机为工作平台， 融合了应用电子技术、计算机技术和智能化技术的最新成果而研制成的电子 c a d 通用软件包，主要用以辅助进行三方面的设计工作：i c 设计，电子电 路设计以及p c b 设计。没有e d a 技术的支持，想要完成上述超大规模集成 电路的设计制造是不可想象的，反过来，生产制造技术的不断进步又必将对 e d a 技术提出新的要求，功耗的挑战就是很明显的例子。 目前，许多e d a 厂商纷纷推出功耗分析工具，其中晶体管级的有s p i c e 、 e p i c 的p o w e r m i l l 和r a i r m i l l 、a v a n t i 的a d m 和s i m p l e x 的t h a n d e r & l i g h t i n g 等，这些工具在管子级的分析都很准确，但缺陷是分析时间较长，电路分析 的规模不能太大，因此在单元库的设计中被广泛应用：另一方面，它们也用 于晶体管级的验证，看是否满足功耗的约束。 一d 一一一一一一 堕玺鎏苫、业盔兰王置耍主主垡迨塞 ! 门级分析工具主要有：m e n t o r 的q u i c k p o w e r 、s e n t e 的w a t t w a t c h e r 和 s y n o p s y s 的d e s i g n p o w e r 等。这些工具以门级网表为输入，尽管精度不如管 予级工具，但其模型经简化，分析速度有所提高。 r t l 结构级是数字系统设计的入口，通常v l s i 设计中最重要的一个步 骤一一综合便是在这一级完成。为了从综合优化中获得最好的功耗优化结果， 必须将约束条件扩展到三维( 延时、面积和功耗) ，通过高层次综合产生满 足功耗约束的r t l 级结构。r t l 结构级功耗分析既要求速度，又要求准确性， 通过分析可以知道哪个模块消耗最多的功耗，但遗憾的是目前商业化的r t l 级功耗分析和综合工具还很少。 算法级关注的是运算种类和次数，如数据总线、寄存器及存储器的读写 次数，目前这一级的低功耗工具还很不成熟，大部分仍处于研究阶段，如 h y p e rl p 引、e x p l o r e 11 1 和p o w e r p l a y 1 2 l 等。 解决低功耗问题主要有三个方面：分析、设计方法和优化。从h d l 源 代码开始一直到版图设计，设计者可借助c a d 工具发现和分析问题以及评 估改进设计的效果。 开始阶段主要是通过改变h d l 源代码，快速映射到综合库，通过概率 方法分析功耗，找到总体功耗较为优化的体系结构。此阶段需要较快的分析 速度与相对的精度。当体系结构决定后，在实现阶段，通过p o w e rc o m p i l e r 同时综合优化延时、面积和功耗，我们可以得到满足各种约束的门级网表信 息。此时，d e s i g n p o w e r 可以通过门级模拟产生的开关行为，得到更为精确 的功耗估计。最后是版图设计，反标电容以提高延时和功耗分析的精度【1 3 1 。 1 5 本文的主要工作和结构 本文详细分析了c m o s 电路的功耗来源和评估方法，探讨了低功耗的基 本设计方法及不同设计阶段的低功耗技术。在此基础上我们重点研究了以下 几项： 1 加法器和乘法器的设计及功耗分析。 2 指令集的功耗分析。 3 门控时钟技术。 论文结构如下： 1 第l 章是绪论。 5 一 哈尔滨工业大学工学硕士学位论文 2 第2 章阐述了功耗产生的机理，并对c m o s 电路功耗设计的一般设 计方法进行了综述。 3 ，第3 章详细分析和讨论了功耗评估方法。 4 第4 章设计了2 0 位的行波进位、跳跃进位、进位选择和超前进位加 法器，对其功耗进行了分析；设计了2 0 位单周期、双周期和四周期定点乘法 器，对其功耗进行了分析；对视频编解码芯片处理器核指令集进行了功耗分 析。 5 第5 章采用门控时钟技术开发了一套低功耗设计流程，并通过对运动 估计模块的低功耗设计，验证了该流程的正确性和有效性。 6 最后是论文的结论。 6 第2 章c m o s 电路功耗设计的基本方法 2 1 c m o s 电路的功耗机理 要分析和比较功耗分析方法，必须了解数字电路中功耗产生的原因。 c m o s 电路主要有三种功耗来源【1 4 】：信号变化时，电路电容充放电功耗；结 反偏时的漏电流和亚阈值电流：信号上升和下降时引起的短路电流。 2 1 1 充放电功耗 对c m o s 电路，当输入信号变化时，输出圪。，将或因充电上升，接 近电源电压v d d ，或因放电使输出接近地电平。对于静态逻辑，输出随输入 变化而变化；对于动态逻辑，输出将在前半个周期充电，等待第二个时钟相 到来时，输出电压圪。才随输入改变。两种情况下，c m o s 电路的功耗将正 比于总的负载电容，但是其输出端有不同的信号变化频率。 如图2 1 所示的c m o s 反相器，c 是寄生电容和负载电容的总和，包括 后继门的输入门电容、互连电容和反相器源漏区的电容三种类型的电容。 图2 - 1 功耗的组成 在深亚微米工艺中，门的尺寸按比例缩小，互连电容将起主要作用”】。 假设输入信号的翻转概率为a ，电路的时钟频率为，对一个节点i ，当信号从 0 到1 或从1 到0 变化时，输出的节点电容c 产生一个电压变化4 v ( 大部分 一7 ! ：，：，：，。垡堡呈些耋垡塑圭塑鍪垒。：苎，：一 节点电容的充放电压a v 的变化范围从g r i d 到，因此d 肛) ，由此而 引起的能耗c v d e a v 。在工作频率为工腩下，设其信号变化的开关活动率为n ， 那么，对于有n 个节点的电路，其开关功耗为： 尸= 厶口，c 。k = 厶2 c ( 2 1 ) 持】 n 其中c l 为等效负载电容，c ：= y 掰，c 。 百 充放电功耗在c m o s 电路中起决定作用，它大约占全部功耗的7 0 到 9 0 i “，因此，低功耗设计方法重点就在于降低充放电功耗，根据公式( 2 - 1 ) ， 减小负载电容、工作电压、工作频率和信号活性都可以减小动态功耗。 2 1 2 短路电流功耗 理想的c m o s 电路的晶体管改变状态不需要时间，不存在从电源到地的 通道。实际上，当输入门的上升下降时间大于输出的上升下降时间时，将 存在从电源到地的短路电流。如果n 型m o s 管的开启电压是，p 型m o s 管的开启电压是，则当 一i i 成立时，将出现短路电流7 1 ： 巳。= 足( 一2 v r ) 3 r n f ( 2 2 ) 其中k 是与管子大小和工艺有关的常数；n 是阈值电压；f 是信号上升或下 降时问；n 是反相器输出的平均管子数：厂为工作频率。 由此可见，输入上升下降时间越长，则短路电流存在的时间越长，平均 短路电流越大。要减少总的平均短路电流，则需要输入和输出的上升下降时 间相同。短路电流的峰值与器件尺寸有关，但平均短路电流却基本上与尺寸 无关 】8 j 。当峰值电流增加时，上升下降时间减小，所以平均电流保持不变。 短路电流与电压的关系取决于沟道长度。对于短沟道，由于速度饱和，电流 是常数，因此平均功耗与电压成正比；对于长沟道，不会达到速度饱和，平 均电流正比于电源电压，因此功耗与电压的平方成正比。对大多数芯片，短 路电流功耗占总的动态功耗的5 - 1 0 1 1 8 l 。如果电源电压低于两种晶体管的开 启电压之和，即。 v t 时降低电压延时呈线性增加，此时可以用改变电路结构等措 施来弥补低电压带来的延时增加，但当电压进一步降低到接近阈值电压时， 漏电流迅速增大。为了避免这种情况发生，电压最多只能降到2 v , 左右 ”】。 2 2 2 降低负载电容 动态功耗与负载电容成正比，因此减小负载电容成为降低功耗的另外一 个重要途径。在c m o s 电路中，电容主要由两方面构成 1 8 l ：一方面是器件栅 - 1 0 电容和节点电容，它们和器件工艺有关：另一方面是连线电容。值得注意的 是，随着工艺的发展，连线电容已经超过器件电容。为了减小电容，在工艺 方面可以选择小的器件，物理设计时减小连线长度。文献 3 6 4 0 1 研究了降低 负载电容的低功耗方法。图2 - 5 显示了在不同设计阶段降低负载电容的措施。 ：! i i ! i j i 1 ) 相同的模块。这些模块并行计算后通过多路选择器输出。并 行设计后，由于有r 1 个相同的模块同时工作，可以把驱动每个模块的时钟频 率降低( 通常为原频率的1 n 分频) ，而电路总的输出仍然能保持原有的速 度。 并行设计的关键在于把驱动每个模块的时钟频率降为l n 分频，由于频 率降低1 1 倍，每个子模块的速度也相应降低r l 倍。并行设计后，电路面积增 长n 倍，频率和电压下降n 倍，因为功耗与电压成二次方，所以功耗降低n 2 倍，如图2 1 1 所示。 “堆p 图2 1 1 并行设计不意图 原模块的功耗为： p = c v 2 ， ( 2 8 ) 若采用并行设计，用两个数据处理模块代替原来的单一模块，由于增加 了一个功能模块和多路器，整个负载电容为2 2 c ，每个模块的工作频率为2 ， 随着频率降低工作电压可下调为0 6 v ，那么并行结构的功耗为： = 2 2 c ( 0 6 v ) 2 ( o 5 f ) = 0 4 p ( 2 - 9 ) 由此，并行设计减少了6 0 的功耗，而仍然保持原有的电路性能。并行 设计是采用面积换取性能和功耗，它非常适合于关键路径的电路设计。 并行设计的难点是并行算法设计。显然n 个并行模块同时工作可以把速 度提高n 倍，但在一般的算法中并行计算的并行度往往比较小，并行度高的 算法往往较难开发。其次，必须考虑阈值电压的影响。并行设计是通过降低 电压实现低功耗的，当嘞远大于巧时，电路性能随着电压降低线性地降低， 但比较接近h 时，性能降低的速度加快，限制了并行模块工作电压的降 1 9 哈尔滨工业大学工学硕士学位论文 低。为了使电压降低有足够的空间，应该降低阈值电压k 。 并行设计的不足之处是增大了面积。并行处理模块使得面积增大n 倍， 另外需要额外增加输入端的数据分配电路和输出端的合并电路。面积的增大 成为限制并行度n 的重要因素。随着多芯片封装技术( m c m ) 的发展，面积 问题得到了减轻。 2 7 3 流水线设计 流水线设计类似于并行设计。如图2 1 2 所示，它不是简单地“复制”模 块，而是把一个功能模块分成n 个阶段进行流水线作业，每个阶段由一个子 模块来完成，在子模块之间插入寄存器以驱动这些小模块。这种方法有点类 似于把一个算法a 分解为a 个a n 。若工作频率厂不变，每个小模块内计算 量仅为a n ，因此它对速度的要求仅为原来的1 n ，工作电压可以降低n 倍。 而电路的电容没有变化( 如果忽略寄存器) ，由此通过流水线，功耗可降低 n 2 倍，而面积基本不变。 a ) 非流水线b ) 流水线