（计算机软件与理论专业论文）嵌入式mpeg4视频解码器研究.pdf

摘 要 嵌入式m p e g 一4 视频解码器研究 计算机软件与理论专业硕士研究生 刘振彪 指导教师肖国强教授 摘要 m p e g 4 具备在各种带宽条件下处理多媒体的能力，解决了多媒体压缩存储和传输的问 题，近年米迅速成为一种最通用的多媒体编码压缩方面的标准。实现嵌入式m p e g _ 4 视频解 码，要求硬件平台具有高性能、低功耗、高集成度等特点。f p g a ( f i e l dp r o g m m m a b l eg a t e 岫，现场可编程门阵列) 与s o p c ( s y s t e m o np r o g 聊m m a b i ec h i p ，片上可编程系统) 技术 满足这一要求，研究基于f p g a 或s o p c 的m p e g _ 4 视频解码具有一定的理论价值和实际意 义。 本文主要研究了如何在便携式、低功耗的s o p c 应用平台进行m p e g 4 视频解码的应用 与开发，选用x i l i n xm l 3 1 0 平台来实现m p e g _ 4 视频解码功能。论文针对m p e g 4 标准提 出了一种结合软硬件平台实现的视频解码系统结构，该结构以3 2 位p o w e r p c 4 0 5 硬核为核心 实现m p e g 4 视频解码部分，用f p g a 实现l c d 的驱动部分，这两部分用o p b p l b 总线相连。 系统运行过程中，b r a m 充当视频解码和视频播放两个部分的数据中转站，即p o w e r p c 4 0 5 将解码的数据通过o p b p l b 存储丁f p g a 中的b r a m 中，l c d 的驱动部分从b r a m 中读取 视频数据，并将视频数据送l c d 显示。通过对软硬件的优化和配置，该视频解码系统对分辨 率为3 2 0 2 4 0 的符合m p e g _ 4s p 的视频可以以1 7 帧秒的帧率进行播放。用各种a v i 格式 的m p e g 4s p 测试序列，都得到了良好的主观图像质量。 关键词：片上可编程系统视频解码i p 核p l b 总线 a b s 缸_ a c t e n l b e d d e dm p e g 一4 、沂d e od e c o d e r m a j o r ：c o m p u t e r s o n w a r ea n d t h e o 巧 d i r e c t i o n ：d i g i t a ls i g n a lp r o c e s s i n g s u p e r v i s o r ：p r o fg u o q i a n gx i a o a u t h o r ：z h e n b i a ol i u ( s 2 0 0 512 7 9 ) a b s t r a c t s i n em p e g 4 ，w l l i c hh a st l l ec a p a c i t ) ，o fd e a l i n gw i t l lm u l t i m e d i au n d e rt l i ec o n d i t i o no fa v 暑i r i e 够o f b a n d w i d t h ，c a l ls o l v et l l ep r o b l e i i l so f m u l t i m e d i as t o r a g ea n dt r a n s i i l i s s i o n ，i tb e c o m e so n e 0 ft l l em o s tc o m m o nm u l t i m e d i ac o m p r e s s i o ns t a i l d a r d si nr e c e n ty e a r s e m b e d d e dm p e g 4v i d e o d e c o d e rr e q u i r e sah a r d w a r ep l a t f o n l lw i t ht h ef e a t l l r e so f l l i g hp 拍n n a l l c e ，l o w - p o w e rc o m s u p t i o n ， a i l dh i 曲i n t e g m t i v ed e n s 时f p g a ( f i e l dp r o 伊锄m a b l eg a t ea r 阻y ) a 1 1 ds o p c ( s y s t e m0 n p r o g r a m m a b l ec h i p ) t e c h n o l o g ym e e tt 1 1 i sd e m a l l d a n dt 1 1 er e s e a r c ho fm p e g 4v i d e od e c o d e r b 弱e do nf p g ao rs o p ch 瓠al o to ft h e o r c t i c a lv a l u e s 砒l dp m c t i c a ls i g n i f i c a l l c e w ec h o o s ex i l i n xm l 3l0a s0 u re x p e m e n t a lp l a t f o 册t oi m p l e m e n tm p e g _ 4 、r i d e o d e c o d e ri nt h i sd i s s e r a t i o n ah 砌e w o r ko f v i d e od e c o d i n gf o rm p e g 4 ，w h i c hc o m b i n e ss o r w a r e a n dh a r d w a r ep l a t f o 肌，i sp r o p o s e di nt h ed i s s e r a t a i t o n t h ef m m e w o r kc o n s i s t so ft o wp a r t s t h e o n ei sp o w e r p c 4 0 5h a r dc o r e ，a sn l ec o r eo fm es y s t e m ，w h i c hi si i n p l e m e n t e df o rt h ed e c o d i n go f m p e g _ 4v i d e o t h eo t h e ri sl c dd d v e r ，w r h i c hi si n l p l e m e n t e db yu s i n gf p g a w ee m p l o y o p b p l bb u st oc o r m e c tt l l et w op a n s d 嘶n gm p e g 4d e c o d i n g ，m eb r a mp l a y s l em l eo fd a t a i n t e r c h a n g es t a t i o nb e t w e e nv i d e od e c o d i n ga n dv i d e op l a y i n g w h i l ep o w e r p c 4 0 5a r cs t o 哳gt h e d e c o d e dd a t ai n t ot h eb r a mt h r o u 曲o p b p l bb u s ，l c d 蹦v e rr e a d st h ed e c o d e dv i d e od a t a 厅o m b 黜蝴2 u l ds e n d st h e mt ol c df o rd i s p l a y t l l r o u 曲t h e 叩t i m i z a t i o no fs o 触a r ea j l d h a “1 w a r e c o n f i g u m t i o n ，t l l ee m b e d d e dv i d e od e c o d e rc a na c h i e v eaf h m er a t eo f17 币sf o rm p e g 4 s pw i t ha r e s o l u t i o no f3 2 0 2 4 0 e x t e n s i v ee x p e r i m e n t a ir e s u l t ss h o wt h a tt h ep r o p o s e df r a m e w o r kw o r k s w e l li nt e 埘惦o fs u 场e c t i v ei m a g eq u a l i t yf o rm p e g _ 4s po fv a “o u sa v if o 加= l a t s k e yw o r d s ：s y s t e mo np r - o g r a m m a b l ec h i p ，v i d e od e c o d e bi pc o r e ，p l bb u s 独创性声明 本人提交的学位论文是在导师指导下进行的研究工作及取得的研究成果。论文 中引用他人已经发表或出版过的研究成果，文中已加了特别标注。对本研究及学位 论文撰写曾做出贡献的老师、朋友、同仁在文中作了明确说明并表示衷心感谢。 学位论文作者：刘振膨签字日期： 2 0 0 8 年4 月1 5 日 f 学位论文版权使用授权书 本学位论文作者完全了解西南大学有关保留、使用学位论文的规定，有权保留 并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人 授权西南大学研究生院可以将学位论文的全部或部分内容编入有关数据库进行检 索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书，本论文： 不保密，口 保密期限至年月止) 。 学位论文作者签名：列删导师签名： 签字日期：2 0 0 8 年4 月1 5 日签字日期：2 0 0 8 年4 月1 5 日 第一章绪论 第一章绪论 本章简述了问题的引入及研究意义，并对各视频解码标准、s o p c ( 片上可编 程系统) 的发展状况等课题背景进行了概括描述，最后介绍了论文内容和论文结 构。 1 1 问题引入及研究意义 随着半导体技术、微电子技术、通信技术和计算技术的飞速发展，嵌入式系 统已经融入了各个行业，尤其是通信和消费类电子产业。嵌入式系统把微处理器 ( c p u ) 或者微控制器( m c u ) 的系统电路与其专用的软件平台相结合，以此来 达到系统操作的最高效率。嵌入式系统存在于消费类电子产品( 如：移动电话、 数码相机、掌上游戏机、个人数字助理等) 、家用电器产品( 如：微波炉、洗衣机、 电视机、照明系统等) 、办公自动化设备( 如：传真机、复印机、打印机、扫描仪 等) 、商用设备( 如：报警系统、收音机、读卡机、自动提款机等) 以及车用设备 ( 如：定速控制等) 等各种常见的电子设备中【l 】。 消费电子、通信、电视电影广播、计算机技术的结合，消费电子设备复杂度 不断提高使得对消费电子处理器的性能、速度、集成度等要求越来越高。这就要 求研究开发性能速度更快、集成度更高的嵌入式系统。 随着集成电路设计技术的进步和半导体制造工艺的发展，越来越多的电路可 以集成在一块芯片内，这大幅度降低了系统的成本并提高了系统的可靠性【2 】。以 口( i n t e l l i g e n c ep r o p e n y ，知识产权) 核的形式将处理器、存储器、i o 接口、l v d s 、 u 舢玎等硬件资源及完成特定功能的嵌入式软件集成到一块f p g a 芯片中，被称 为片上可编程系统【3 】( s o p c ，s y s t e mo nap r o 铲a m m a b l ec h i p ) 。由于其与传统的 嵌入式计算机系统相比速度更快，集成度更高，灵活性更大，得到了越来越广泛 的应用，逐渐成为嵌入式系统技术发展的新方向。 m p e g 4 多媒体压缩技术已广泛应用于网络视频( 便携式电子视频系统中也 有应用) 。近几年，国内很多高校的研究生对m p e g 一4 嵌入式解码器作了一些研 究。韩伟【4 1 、章勇5 1 、孙小叶【6 1 、李惠忠f 7 1 等分别基于删7 、b l a c k f i n 5 3 3d s p 、 1 1 1 t e lx s e a l e 、t m s 3 2 0 c 6 4 1 6 实现了m p e g 4s p 嵌入式解码器，但这几种处理器 的性能、速度有限，所需的外围器件较多，集成度不高、板上面积较大。 为了研究x i l i l l ) 【s o p c 技术在多媒体处理领域应用的可行性，为将来的实际 西南大学硕十学位论文 应用积累经验。本文选择了m p e g 4 这一广泛应用的视频编解码标准，以m p e g 4 视频解码系统在片上可编程系统上的实现作为主要研究方向。采用v i r t e x i ip r 0 f p g a 这一业界完善的s o p c 解决方案，探讨了s o p c 技术在视频解码方面的应用。 为将来更多的实际应用提供一定的技术储备和参考，具有一定的开拓性和参考价 值。 1 2 视频压缩标准简介 数字化信息，尤其是数字化视频信息，数据量非常大，给信息的存储和传输 造成很大的困难，成为阻碍人类有效获取和使用信息的瓶颈。因此，研究和开发 有效的数据压缩编码方法，以压缩的形式存储和传输这些数据将是最好的选择。 随着多媒体应用技术的不断发展，有关多媒体的标准层出不穷。自上世纪8 0 年代以来，针对不同应用需求，i t u t 相继发布了以h 2 6 l 、h 2 6 3 、h 2 6 3 + 等为 代表的低码率、甚低码率运动图像压缩标准；i s o m c 发布了以m p e g 1 、m p e g 一2 为代表的中高码率多媒体数据编码标准，以及覆盖范围更宽，面向对象应用的 m p e g 一4 标准。下面简要介绍主要视频编码标准。 1 。2 1h 2 6 1 、h 2 6 3 与h 2 6 3 十 1 9 8 8 年c c i t t ( 现i t u t ) 制订了h 2 6 1 建议草案，它是白1 9 4 8 年以来电 视图像压缩编码4 0 年研究成果的结晶。h 2 6 1 标准适用于电视电话和电视会议， 因此推荐的图像编码算法必须是实时处理的，并且要求最小的延迟时间和严格的 唇音同步。h 2 6 l 可以根据传输线路的带宽来调整图像质量，以达到刚好吻合的 程度，其传输速率是6 4 k b i t s 的倍数：6 4 k b i t s 、1 2 8 k b i t s 、3 8 4 k b i t s 。 h 2 6 2 标准是一种图像质量较高的图像编码压缩标准，与m p e g 2 标准基本 相同。h 2 6 3 与h 2 6 l 相比，提高了运动补偿的精度，常用于超低速率的图像传 输，能适应误码率高的信道，具备容错的能力【8 】。 h 2 6 3 + 是在h 2 6 3 的基础上以增加编码的可选项的形式改进的，在语法上与 h 2 6 3 兼容，但编码效率有很大提高，适用范围也更大。其主要的应用方向仍是 低码率的视频业务，用于p s t n ( p u b l i cs w i t c h e dt e l e p h o n en e 觚o r k ，公共电话交 换网) 以及无线接入的高误码比的通信环境，因此在h 2 6 3 + 中既增加了一些改进 编码效率的方法，同时也提高了抗误码性能的能力。 2 第一章绪论 1 2 2m p e g 一1 与m p e g 一2 1 9 9 2 年1 1 月通过了m p e g 1 标准【9 1 。m p e g 1 处理的是标准图像交换格式 ( s t a l l d a r di n t e r c h a n g ef o 姗a t ，s ) 或者称为源输入格式( s o u r c ei n p u tf o 珊a t ， s ) 的电视。它是为传输速率在1 5 m i t p s 以下的c d r o m 和网络制定的标准 【8 l0 1 。 1 9 9 4 年1 1 月通过的m p e g 2 标准目标是高级工业标准的图象质量及更高的 传输率( 传输速率4 m 。1 5 m b p s ) 【8 ，9 1 。m p e g 一2 是实现d v d 的标准技术，另外为 广播、有线电视网、电缆网络以及卫星直播提供广播级的数字视频。 1 2 3m p e g 一4 1 9 9 9 年i s o i e c 制定了m p e g 4 音视频压缩标准。该标准将众多的多媒体应 用集于一个统一的框架内，为不同性质的视频、音频数据制定通用的编码方案。 m p e g 4 不仅针对一定比特率下( 4 8 3 2 k b p s ) 的视频和音频编码，更加注重于 多媒体系统的交互性和灵活性。 m p e g 4 提供了大量的、丰富的音频视频对象的编码工具，能够满足各种各 样的应用需要。对于某一特定的应用，只采用一部分系统、视频和音频的编码工 具。m p e g 4 被广泛应用于多种场合，例如：实时媒体监控；极低比特率下的移 动多媒体通信；基于内容的存储和检索的多媒体系统；1 1 1 t e m e t i n t r a n e t 上的视频 流可视游戏；基于面部表情模拟的虚拟会议；d v d 上的交互多媒体应用；基于计 算机网络的可视化合作实验室场景应用，如演播室和电视节目制作【9 】。 1 2 4m p e g 一7 与m p e g 一2 1 m p e g 7 的工作于1 9 9 6 年启动，名称叫做多媒体内容描述接口( m u l t i m e d i a c o n t e n td e s c r i p t i o ni n t e r f a c e ) ，旨在解决对多媒体信息描述的标准问题，并将该描 述与所描述的内容相联系，以实现快速有效的搜索。m p e g 7 的应用领域包括： 数字图书馆( d 画t a l l i b r 叫) ，如图像目录，音乐词典等：广播媒体的选择，如无 线电频道，t v 频道等；多媒体编辑，例如个人电子新闻服务，多媒体创作等。 2 0 0 0 年6 月正式被批准制定m p e g 2 1 的计划。m p e g 2 1 提出了“将标准集 成起来相互支持和相互协调以管理多媒体商务”的口号。它是一个在交互通信中 的多媒体框架、综合应用标准。m p e g 2 1 可以描述成一些关键技术的集成，这些 技术可以通过访问全球网络和设备实现对多媒体资源的使用【8 ，9 】。 这些标准的制定极大地推动了图像编码技术的实用化和产业化。会议电视等 3 曲南大学硕士学位论文 各类使用图像编码技术的产品纷纷推出，数字激光唱盘( v c d ，d v d ) 等产品以 百万台的数量级走向市场，进入家庭，从而迎来了数字图像通信的黄金时代。 另一方面，图像编码技术产业化进程的加快也推动了图像编码技术以更快的 速度发展。 1 3s o p c 发展状况 随着超深亚微米工艺的发展，i c 设计能力与工艺能力极大提高，采用s o c ( s y s t e mo nc h i p ) 将微处理器、p 核、存储器及各种接口集成在单一芯片上， 已成为目前i c 设计及嵌入式系统发展的趋势和主流。片上系统可用a s i c 专用 集成电路实现，这种片上系统已广泛用于视频、通信、军事等领域以及工业控制、 计算机相关产品和消费类电子设备，如手机、数字电视等【1 1 1 。 片上可编程系统技术的发展得益于p l d ( p r o g r 舢a b l el 0 西cd e v i c e ，可编 程器件) 的发展。p l d 最早是在2 0 世纪7 0 年代开始出现，目前包括简单p l d ( s i m p l ep l d ，s p l d ) 、复杂p l d ( c o m p l e xp l d ，c p l d ) 和现场可编程门阵列 ( f i e l dp r o g r a m m a b l eg a t ea 1 1 r a y ，f p g a ) 。f p g a 和c p l d 由于其优良的特点， 目前已在硬件设计中得到了广泛的应用。 s o p c ( s y s t e mo n ap r o g r a m m a b l ec h i p ，片上可编程系统) 技术是近年来随着 微电子技术的发展而出现的新兴的嵌入式计算机系统技术。它不但具有片上系统 的特点，单个芯片完成整个系统的功能；还具有可编程的特性，即具有灵活的设 计方式，可重复修改，并具备软硬件在线编程的功能。未来的一块电路板上可能 只有两部分电路，即模拟部分( 包括电源) 和一块p l d 芯片，最多还有一些大容 量的存储器【1 1 1 。目前，c p u 、d s p 和更大规模的存储器已经或即将嵌入p l d f p g a 内。由于f p g a 的成本降低，而且s o p c 能够解决s o c 在设计复杂系统时面临的 重复修改问题【1 ，所以s o p c 在设计成本、j ：市时间等方面具有优势，特别适合 于更新快，批量不是特别大的产品。 x i l i n x 和a 1 t e r a 是目前全球最大的两家可编程逻辑器件生产厂商。针对s o p c 技术的发展和需求，它们都推出了自己的s o p c 系统解决方案。一套完整的s o p c 系统解决方案包括f p g a 器件、处理器p 核、系统i p 核、外设口核、总线架构 和开发工具等。其中，处理器p 核的速度直接决定了整个s o p c 系统的结构和性 能，尤为关键。两大厂商的s o p c 系统中，处理器口核的类型、速度及适用器 件如表1 1 所示。 4 第一章绪论 表卜1 ：两大厂商处理器i p 核性能比较 生产厂商处理器i p 核i p 核类型 速度 适用器件 m i c r o b l a z e 3 2 位软核 1 5 0 m h z s p a r t a n i i 以上 x i l i n x p o w e r p c 4 0 5 3 2 位硬核 4 0 0 m h zv i r t e x iip r o 以j 二 n i o s i i 3 2 位软核 2 0 0 m h z c y c l o n e 以上 a 1 t e r a a r m 9 9 2 t3 2 位硬核2 0 0 m h ze x c a l i b u rd e v i c e s 从表1 1 中可以看出，p o w e r p c 4 0 5 处理器硬核是目前嵌入于f p g a 中的速度 最快、性能最好的处理器i p 核。因而，基于p o w e r p c 4 0 5 处理器硬核的s o p c 解 决方案，是目前世界范围内较为先进的s o p c 系统解决方案。基于此方案，x i l i n x 公司推出了v i r t e x i ip r o 、n e x4 及n e x5 等系列的f p g a 器件，本系统是基 于v i r t e x i ip r of p g a 设计的。 1 4 论文的新意 本文采用x i l i n x 公司的一块v i n e x i ip r of p g a 芯片实现m p e g 4 视频解码 系统。以5 1 2 m bs a n d i s kc o m p a c t f l a s h 作为配置文件和视频文件的存储设备：以 嵌入于v i r t e x i ip r of p g a 中的i b mp o w e r p c 4 0 5 处理器硬核作为主控制处理器， 并利用p o w e r p c 4 0 5 实现了m p e g 4 视频解码；解码数据将通过o p b p l b 总线送 至f p g a 中的块r a m 中；在f p g a 中实现l c d 的驱动i c ，驱动i c 从块r a m 中得到数据并通过驱动i c 使其在l c d 上显示。通过硬件配置和软件编程，本系 统在现有的资源环境下实现了对分辨率为3 2 0 2 4 0 的符合m p e g 4s p 的视频以 1 7 帧秒的帧率进行播放。 目前，世界上已经出现了很多支持m p e g 4 视频解码的专用芯片，而且近年 来很多高校的研究生也在a r m 、d s p 等平台上也对m p e g 4 视频解码作了一些 研究。现有的专用视频解码器功能单一，比如只有视频解码的功能，如果想添加 音频解码需要另外选用专用音频解码器，而且专用解码器的功能是固定的，其内 部功能不能再根据需求进行修改；而a r m 、d s p 等处理器的性能、速度有限， 所需的外围器件较多，集成度不高、板上面积较大。本系统在x i l i n xs o p c 上实 现，其意义在于本系统使用单个芯片完成整个系统，还具有可再编程性、可扩展 性： 1 本系统的功能没有固定，如果不能满足要求可随时进行修改或改进。 2 本系统实现了视频解码，还可以在视频解码的基础上实现音频解码及音视 频的同步，整个系统还可以在这一块芯片上实现。 3 本系统采用的f p g a 芯片中含有两个p o w e r p c ，本系统的视频解码采用了 5 两南大学硕十! 字：位论文 其中一块。还可以用另一块p o w e r p c 给本系统加速或者并行的处理音频以达到一 块芯片实现音视频处理的目的。 4 本系统可以将关键算法硬化，即在f p g a 上实现m p e g 4 视频解码的关键 算法以加速视频解码功能。 5 本系统的解码速率可以在程序基本不变的情况下进一步提高。本系统采用 f p g a 的片内存储器资源是不充足的，在片内存储器资源充足的情况下本解码器 的速率最多可以达到6 3 帧左右的速率，即l c d 最大正常播放速率。 1 5 论文内容和论文结构 论文主要包括n e x i ip r of p g a 内部结构、s o p c 开发流程与开发工具、视 频解码器的整体架构、i p 核的设计及验证、解码系统的实现及总结与展望。全文 共分为六章。 本章是引言部分，介绍了论文问题的引入及研究意义，介绍了当前视频压缩 编码标准、s o p c 技术等课题背景，并针对m p e g 4 提出了一种视频解码器的s o p c 实现，采用现场可编程门阵列( f p g a ) 及其内部的p o w e r p c 4 0 5 构建系统。本章 还对论文的内容进行了规划。 第二章介绍了m l 3 1 0 开发板主要结构、v i r t e x i ip r of p g a 内部结构，以及 p o w e r p c 4 0 5 处理器硬核和c o r e c o n n e c t 刑总线的结构和特点。 第三章详细介绍了x i l i n xf p g a 开发工具i s e 及其开发方法与设计流程，以 及x i l i n xs o p c 的开发工具e d k 及其开发方法与设计流程。 第四章讨论e d k 集成开发环境下，用户i p 核的层次结构和基本实现方法； 重点阐述了l c di p 核的设计思想、时序逻辑的实现方法、i p 核的仿真及该i p 核 的使用方法。 第五章探讨了基于x c 2 v p 3 0 f g 8 9 6 6 型f p g a 及其内部的p o w e r p c 4 0 5 嵌入 处理器的m p e g 4 视频解码器的实现，介绍了本系统的整体架构及系统的软硬件 实现，针对p o w e r p c 的体系结构，对解码器进行了优化，并介绍了实验过程及实 验结果分析。 第六章总结和展望。总结本设计的结果及设计过程中对s o p c 技术的体会， 指出设计的不足和有待提高及深化的地方。总结全文，并展望了未来的发展。 6 第二章v i r t e x i ip r of p g a 第二章v i r t e x 一工ip r of p g a 本课题使用x i l i l l ) 【公司的m l 3 1 0 开发板，其主芯片是x c 2 v p 3 0 ，该芯片是 嵌入了两块p o w e r p c 4 0 5 硬核的v i n e xi ip r o 系列f p g a 芯片。要完成本系统的设 计，首先应该了解m l 3 1 0 开发板的结构、x c 2 v p 3 0 芯片的内部结构和特点及 p o w e r p c 4 0 5 嵌入式处理器硬核、总线以及它们的连接结构。本章将对这些内容 进行简单介绍。 2 1m l 3 1 0 开发板结构 m l 3 1 0 开发板是针对x i l i 似v i r t e x i ip r o 系列f p g a 推出的开发板，其上嵌 入了一片n e x i ip r of p g a 芯片x c 2 v p 3 0 、一个l o o m 时钟晶振、块2 5 6 m b d d r 内存、两个高速p m 扩展板接口、一个s y s t e ma c e 控制器及c f 卡、一个 r s 2 3 2 串口、多个发光二极管l e d 、j t a g 调试接口等资源【12 1 。m l 31 0 开发板的 内部结构如图2 1 。 s y s t e ma c e r s 2 3 2 s m b u s s p l g p l o l e d s 翟卜吨 x c 2 v p 3 0 f f 8 9 6 善 i 毫 磊 熬 i n t e l g d 8 2 5 5 9 1 0 1 0 0 e t h e m e t n l c 5 v p c i s i o l s t lp c i 2 2 5 0 盥 。3 v 网 c i 匝目司 i o l s 两s b ( 习 需 图2 1m l 3 1 0 内部结构 2 5 6m b d rd i m m i g h s p e e d p m l h i g h - s p e e d p m 2 a l i m 1 5 3 5 d + s 0 u t h b 棚g e r s 2 3 2 i 堕：i 翮 劂 p a r a i l e l p o r t 曲南大学硕士学位论文 该开发板的主芯片x c 2 v p 3 0 ( 如图2 1 所示) 含有2 块p o w e r p c 4 0 5 硬核( 图 2 1 给出一个) 。p o w e r p c 4 0 5 通过i b mc o r e c o 皿e c t 总线与外设p 核交换数据， 通过外设口核来控制外设的行为。该芯片的内部结构和特点将在2 2 节详细讲述， 毋mc o r e c o m e c t o m 总线将在2 4 节进行讲述。 c f ( c o m p a c t f l a s h ) ：c o m p a c tf 1 a s hc a r d 是美国s a n d i s k 公司生产的一种存 储设备，具有容量大( 1 2 8 m 2 5 6 m 5 1 2 m 1 o g b 2 o g b 4 0 g b ，m l 3 1 0 开发板配 置的c f 卡5 1 2 m b ) 、读写速度快( 读7 1 0 m b 秒，写1 5 3 m b 秒) 、体积小、高 性能、低功耗、携带方便、安全性高等优点，可广泛应用在许多消费类电子产品 ( 如便携式计算机、数码相机、数字录音机等) 。c f 通过s y s t e n 认c e 控制器与 o p b 总线相连，用于存储配置文件及系统访问的其他文件。 r s 2 3 2 ：r s 2 3 2 接口一端通过u 灿玎p 核与o p b 总线相连，经o p b 2 p l b 和 p l b 2 0 p b 桥、p l b 与p o w e r p c 4 0 5 相连；另一端可以通过r s 2 3 2m i n i c a b l e 与p c 机相连，程序开发人员可以使用该接口通过p c 上的终端软件来观察系统运行状 况。 g p i o l e d s ：g p i o ( g e n e r a lp u 巾o s ei o ) 是通用的可编程i o 接口，能为外 围设备提供信号输出和从外围设备输入信号到p o w e r p c 的引脚，一般用来作扩展 用的。m l 3 1 0 提供了2 4 个l e d ，可用以标示系统运行状态。 s p l ：s p i 总线是m o t o r 0 1 a 公司推出的三线同步接口，同步串行3 线方式进行 通信：一条时钟线s c k ，一条数据输入线m o s i ，一条数据输出线m i s o 。该总 线用于c p u 与各种外围器件进行全双工、同步串行通讯。s p i 主要特点有：可以 同时发出和接收串行数据；可以当作主机或从机工作；提供频率可编程时钟：发 送结束中断标志；写冲突保护；总线竞争保护等。 s m b u s ( s y s t 锄m a n a g 锄e n tb u s ) ：s m b u s 是i n t e l 公司1 9 9 5 年提出的，应 用于移动p c 和桌面p c 系统中的低速率通讯。它主要是希望通过一条廉价并且功 能强大的总线( 由两条线组成) ，来控制主板上的设备并收集相应的信息。s m b u s 为系统和电源管理这样的任务提供了一条控制总线，使用s m b u s 的系统，设备之 间发送和接收消息都是通过s m b u s ，而不是使用单独的控制线，这样可以节省设 备的管脚数。使用s m b u s ，设备还可以提供它的生产信息，告诉系统它的型号， 部件号等，针对一些事件保存它的状态，报告不同类别的错误，接收控制参数， 并返回它的状态等。s m b u s 最适用f 笔汜本电脑上，检测各元件状态并更新硬件 设置引脚( p u l l h i 曲或p u l l l o w ) 。例如，将不存在的d 蹦m 时钟关闭，或检测电 第二章v i r t e x i ip r of p g a 池低电压状态。s m b u s 的数据传输率只有10 0 k b i s ；这允许单一主机与c p u 和 多个主从硬盘通讯并收发数据。 d d r ：d d r 存储器属于高速设备，直接通过p l b 与p o w e r p c 4 0 5 相连。 a m df 1 曲：a m d 是最早生产f l 础m 锄o r y ( 闪烁存储器) 的厂商之一。现 在j 蝴d 已能提供多种类型、适应多种应用领域应用的f i a s h 存储器。 p m ( p e r s o n a l i t ym o d u l e ) ：x i l i 似v i r t e x hp r of p g a 提供多样的高速i ，d ( 包括r 0 c k e t i om g t 等) 。m l 3 1 0 通过p m l 、p m 2 提供访问高速m g t 和l v d s ( 低电压差分信号) i o 信号。p m 提供一种扩展m l 3 1 0 开发板的方法。 另外m l 3 1 0 还提供了常用的用以接键盘和鼠标的p s 2 接口、并行接口、u s b 接口、音频接口、r j 4 5 网络接口及两个5 vp c i 接口、两个3 vp c i 接口、一个字 符液晶显示屏接口及l c d 字符显示屏。 2 2v i r t e x i ip r of p g a 的结构及特点 x i l i n x 公司推出的r t e x i lp r o 系列f p g a 是一种较为完善的s o p c 解决方案。 它采用了o 1 3 微米c m o s9 层全铜大密度设计工艺，嵌入了i b m 公司3 2 位 p o w e r p c 4 0 5 嵌入式处理器硬核，提供了c o r e c o 彻e c t 刑总线用以连接p o w e r p c 与其他口核。同时x i l i l l ) ( 针对该系列芯片提供了丰富的p 核资源，以及方便、 高效的设计开发工具。它的基本结构1 3 1 如图2 2 。 图2 2v i r t e x i ip r of p g a 基本结构 如图2 2 所示，v i r t e x i ip r o 具有以下基本结构单元：i b mp o w e r p c 4 0 5 硬核： 呵配置逻辑块( c l b ) ；可编程输入输出模块( i o b ) ；数字时钟管理单元( d c m ) ； 9 曲南人学硕士学位论文 片上块洲( b l o c k r a m ) ；分布式1 8 1 8 乘法器；可配置的s e l e c t i o 块；全双 工i b c k e t i o 串行收发器。 r t e x i ip r 0 系列最多可嵌入4 个频率高达4 0 0 m h z 的p o w e r p c 4 0 5 嵌入式处 理器硬核。处理器模块包括m mp o w e r p c 4 0 5 s c 硬核、o c m 控制器、时钟 控制逻辑和c p u f p g a 接口等部分。p o w e r p c 4 0 5 将在2 3 节进行详细讲解。 2 2 1c l b c l b 是f p g a 中最基本的逻辑单元，用于实现组合逻辑和时序逻辑。r t e x p r o 系列产品中，1 个c l b 单元由四个相同的s l i c e 和两个三态缓冲器t b u f 组成。 其中每个s l i c e 由两个4 输入函数发生器、进位逻辑、算术逻辑、存储逻辑和函数 复用器组成。4 输入函数发生器可以用于实现4 输入u j t 、分布式删或1 6 b i t 移位寄存器；进位逻辑包括两条快速进位链，用于提高c l b 的处理速度；算术逻 辑包括1 个异或门( x 0 r g ) 和1 个专用与门( i t a n d ) 。异或门可以使一个 s 1 i c e 实现2 b i t 全加操作，专用与门用于提高乘法器的效率；存储逻辑可以配置为 d 触发器；进位逻辑由专用进位信号和函数复用器( m 【7 x c y ) 组成，共同实现 快速的算术加减法操作。因此，每个c l b 单元可实现八个查找表l u t 、八个可 编程触发器、八个“乘累加”逻辑门、两个算术进位链和两个“乘积和”级连链 【1 4 】 o c l b 可以配置为不同容量的分布式蝴或r o m 。每个c l b 包括多种类型 的复用器( 4 个m u x f 5 、2 个m u x f 6 、1 个m u x f 7 和1 个m u x f 8 ) 。通过使 用这些复用器，每个c l b 不仅可以实现5 输入u j t 、6 输入l u t 、7 输入u j t 、 8 输入l u t 和9 输入l u t ，还可以实现1 2 8 位的分布式凡蝴或1 2 8 位的基于查 找表的移位寄存器( s r l l 6 ) ，从而保证内部互连的特性，提高了内部资源利用率。 2 2 210 b i o b 模块用于提供f p g a 内部逻辑与器件封装管脚之间的接口。v i r t e x i ip r 0 的输入输出端口不仅支持常用的接口标准，而且提供内部端接电阻和数字控制阻 抗技术( d i 舀t a lc o n t r o lh n p e d a n c e ，d c i ) ，输出驱动强度控制，从而支持更复杂 的系统接口，有效改善信号传输的质量。r t e x i ip r o 器件将i o 引脚分成八个块， 每个块有各自的工作电压和参考电源，可根据当前使用的i o 接目标准设置不同 的接口工作电压和参考电压。 i o b 含有6 个存储单元，它们刁i 仅可以单独配置为边沿d 触发器或锁存器， 还可以成对实现d d r ( d o u b l ed a t a r a t e ) 输入输出。 1 0 第二苹v i r t e x i ip r of p g a 外部输入信号既可以经过i o b 的存储单元进入f p g a 内部，也可以直接输入 f p g a 内部。当外部输入信号经过i o b 的存储单元进入f p g a 内部时，其保持时 间的要求可以降低。通常，外部输入信号经过i o b 的存储单元进入内部，保持时 间默认为o 。 2 2 3d c m 数字时钟管理单元( d i g i t a lc l o c km a j l a g e m e n t ，d c m ) 是在数字延迟锁相环 ( d e l a y - 1 0 c k e d1 0 0 p ，d l l ) 基础上发展而来的。与d l l 相比，d c m 在时钟的管 理和控制方面功能更强大，使用更灵活。d c m 主要用于时钟的分频以及倍频、 消除时钟相位偏移，调整时钟输出相位等，可以方便地产生不同频率、不同相位 的时钟信号。 2 2 4b io c k r a m 在v i r t e x p r o 中，片内删可以通过块蝴( b 1 0 c l 【i ：已w ) 或分布式洲 ( d i s t 曲u t e d 洲) 实现。其中分布式删利用c l b 实现，主要用于小容量片 内存储；b i o c k r a m 是f p g a 内部的专用存储模块，通常沿芯片的垂直边排列。 b 1 0 c 珏乙蝴的特性如下： 每块b 1 0 c k r a m 容量为1 8 k b i t ；可配置为单端口洲或双端口洲；数 据的深度和宽度都可以自由设置；读写数据在一个周期内完成；输入数据可以由 寄存器保存，输出数据由锁存器锁存；同步操作；各端口相互独立；输入输出数 据为总线操作。 2 2 51 8 x 18 乘法器 乘法器可实现l8 x 18 有符号高速乘法运算，乘法器模块的物理分布和块存储 器的物理分布一致，两个模块彼此相邻，这种结构非常适用于高速的数字信号处 理，例如设计一个1 0 2 4 点的f f t 小于1 o 微秒。 2 2 6s ele c t1 0 s e l e c t l 0 块提供封装引脚与内部可配置逻辑之间