小数型频率合成器毕业答辩ppt课件.ppt

一种2 4GHzDelta Sigma小数型频率合成器的研究 毕业答辩 1 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 2 课题背景和意义 WiMAX 我们身处无线通信的时代 TD SCDMAWCDMA 2 4GHz附近频段内的通信标准 802 11b g BlueTooth ISM2 4GHz DECT ZigBee 3 课题背景和意义 频率合成器为无线收发机提供本振信号 时域 频域 4 课题背景和意义 基于锁相环的整数型频率合成器 基于锁相环的 小数型频率合成器 缺点 最小频率步长固定为Fref的整数倍 频率切换速度慢 优点 最小频率步长可以任意小 频率切换速度较快 为了保证环路稳定 PLL的环路带宽 Fref 10 5 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 6 课题设计目标 基于TSMC0 13 mRFCMOS工艺 7 课题设计方法 小数型频率合成器是一个复杂的数模混合系统 CadenceAMS混合信号集成电路设计平台支持VerilogHDL Verilog A Verilog AMS和真实电路的混合仿真 合理的设计方法可以提高设计效率和成功率 8 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 9 相位域小信号分析模型 对整个频率合成器系统进行线性时不变连续时间小信号近似 可得 此模型的作用 1 评估锁相环的稳定性 2 根据锁定时间要求设计合适的环路带宽和相位裕度 3 根据环路带宽和相位裕度要求设计各电路模块的参数 10 相位噪声分析与建模 各电路模块的噪声都被定义为该电路模块的输出噪声且假设各噪声源之间互不相关 小数型频率合成器的输出相位噪声功率谱密度为 式 2 13 此模型的作用 1 评估系统的相位噪声性能 2 根据系统的相位噪声指标确定合适的环路带宽 3 根据系统的相位噪声指标确定各电路模块的噪声指标 11 相位噪声分析与建模 小数型频率合成器的相位噪声分析评估方法 式 2 12 换算关系 12 行为级混合信号仿真模型 VCO和多模分频器合并在同一个模块中以加快仿真速度 各电路模块的行为级模型都是参数化的 此模型的作用 1 快速地进行系统级仿真验证 2 充当模块电路的评估验证平台 13 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 14 全数字 调制器 全数字一阶 调制器 假设累加器数据位宽为m 将其用作一阶 调制器时 缺点 其输出序列存在很强的周期性 引起明显的分数杂散 15 全数字 调制器 LFSR加抖的MASH1 1 1 调制器 m 17 调制引起的量化相位误差序列 式 2 12 调制引起的量化相位噪声 调制器输出序列的功率谱 采用流水线结构以提高工作频率 16 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 17 锁相环电路 小数型频率合成器的核心部分仍是一个锁相环 18 非线性PFD能根据相位误差的大小自动调整环路带宽 从而可加快锁相环的锁定速度 锁相环电路 PFD PFD与电荷泵的组合传输特性 非线性PFD的KPFD CP的平均倍增量 19 锁相环电路 PFD 特点 没有显式的AND门 没有增加消耗的晶体管数量 加速效果 20 锁相环电路 电荷泵 传统的源极开关型电荷泵 静态匹配特性保持不变 采用动态匹配特性改进技术的源极开关型电荷泵 动态匹配特性改善明显 21 锁相环电路 电荷泵 电荷泵失配对Vctrl的影响 电荷泵与PFD组合后的传输特性 动态匹配改进的电荷泵与PFD组合后输出的噪声电流 PPFD CP 0 12mW Fref 20MHz 22 锁相环电路 参考电流源 温度相关性 电源电压相关性 23 锁相环电路 VCO 相位噪声 调频特性曲线族 瞬态起振波形 Vpp 750mV Kvco 115 135MHz V 112 3dBc Hz 1MHzoffset PVCO 2mW 24 锁相环电路 多模分频器 相位切换型225 256多模分频器 PMMD 0 78mW Fvco 5GHz 25 锁相环电路 多模分频器 8前置分频器 1stDiv2和2ndDiv2 3rdDiv2 CMLD latch 26 锁相环电路 多模分频器 S1 S2和S3依次连接到相位选择器的第一级MUX 第二级MUX和第三级MUX可以避免F8出现毛刺 27 锁相环电路 多模分频器 Fvco F8 F16 F256 C 4 0 010 001 S 3 1 00000 00001 Switch Pswitch 8Tvco 8Tvco 7Tvco 读入分频模数控制信号MC 4 0 分频模数控制逻辑计算是否进行相位切换 相位切换 Pipeline 28 锁相环电路 环路滤波器 TL 25 s 根据相位域小信号分析模型可推导出一系列封闭形式的设计公式 29 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 30 自动频率粗调电路 传统闭环自动频率粗调 传统开环自动频率粗调 本课题所设计的快速开环自动频率粗调方案 采用数控电容阵列降低VCO的调频增益 31 自动频率粗调电路 异步频率计数存在误差的原因 计数误差 取整误差 VCO实际输出频率与期望输出频率之间的差距 总误差 计数得到的频率差距 粗调电路预设的频率差距容限Etol应能承受计数误差和取整误差的影响 VCO的相邻调频曲线的间距约为30MHz 其单个调频曲线的有效频率覆盖范围约为75MHz Fref 20MHz P 8 Q 64 Etol 8 因而粗调环路预设的频率差距容限为 20MHz 20MHz 总误差为 5MHz 2 5MHz 32 自动频率粗调电路 CntFcmp CntFref 电路实现 8421码 33 自动频率粗调电路 快速开环自动频率粗调电路的工作流程图 二进制折半查找算法 每位搜索耗时65Tref Sband共4位 故最多耗时1 65x4个Tref Fref 20MHz时的最大搜索时间为13 05 s 34 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 35 频率合成器的整体性能评估 小数型频率合成器的最终整体结构图 36 频率合成器的整体性能评估 4635MHz 4854MHz 4635MHz 5059MHz 频率合成器输出信号的功率谱 频率合成器的相位噪声 37 频率合成器的整体性能评估 仿真结果显示 各项指标都达到了设计要求 38 报告内容 课题背景和意义课题设计目标和设计方法频率合成器的系统级分析与建模全数字 调制器锁相环电路自动频率粗调电路频率合成器的整体性能评估课题总结 39 课题总结 本文基于CadenceAMS混合信号电路设计平台对应用于无线射频通信芯片中的一种2 4GHz 小数型频率合成器进行了自顶向下的研究设计 主要完成了以下工作 小数型频率合成器的整体性能评估结果为 可在2 28 2 53GHz输出两路正交信号 杂散低于 75dBc 带内相位噪声低于 80dBc Hz 带外相位噪声约为 116dBc Hz 1MHz频率偏移 频率切换时间约为40 s 其中自动频率粗调过程耗时13 05 s 整体功耗估计为3 2mW 各项指标都达到了设计要求 为频率合成器建立了系统级的相位域小信号分析模型 噪声模型和行为级混合信号仿真模型 设计了一个MASH1 1 1结构的全数字 调制器 它采用LFSR加抖成功地消除了分数杂散 我们还对该 调制器所引入的量化相位噪声进行了分析 设计了一种可加快锁相环锁定速度的非线性鉴频鉴相器 它没有引起任何设计成本增加 设计了一种动态匹配性能得到改进的源极开关型电荷泵 它可降低频率合成器的参考杂散和提高环路的线性度 在1 2V电源电压下基于数控电容阵列技术设计了一个调频增益 135MHz V 调频范围达到4 5 5 1GHz的VCO 基于相位切换技术设计了一个225 256的多模分频器 它的最高工作频率可达到7GHz 工作在5GHz时功耗仅为0 78mW 提出了一种快速开环自动频率粗调方案 该方案基于二进制折半查找算法对VCO的调频曲线进行搜索 每位搜索仅需65个参考时钟周期 40 攻读硕士学位期间发表的论文及其它成果 JinbaoLan FengchangLai ZhiqiangGao HuaMaandJianweiZha