（微电子学与固体电子学专业论文）嵌入式sram性能模型与优化.pdf

摘要 摘要 随着半导体制造工艺和集成电路设计能力的不断进步，人们已经能够把包括处理器、存储器、 模拟电路、接口逻辑甚至射频电路集成到一个芯片上，这就是系统级芯片( s y s t e m - o n - c h i p ，s o c ) 。 随着数据吞吐量不断上升以及系统低功耗要求。系统级芯片对存储器的需求越来越大。据预测，到 2 0 1 0 年，约9 0 的硅片面积将被具有不同功能的存储器所占据，嵌入式存储器将成为支配整个系统 的决定性因素。嵌入式静态随机存储器( s t a t i cr a n d o m a c c e s sm e m o r y ，s w l m ) 以其低功耗、高速的 优点而成为嵌入式存储器中不可或缺的重要组成部分，它在改善系统性能，提高芯片可靠性，降低 成本与功耗等方面都起到了积极的作用。 本文针对嵌入式s r a m 性能模型、结构优化和存储单元尺寸优化进行了深入研究。首先针对 嵌入式s r a m 结构，采用多元线性回归方法分析s r a m 宏单元性能指标。采用解析方法分析控制 电路延时，结合以上这两种方法建立嵌入式s r a m 性能混合模型，该模型清晰划分两种建模方法的 各自适用范围，提高了模型精度；其次以该混合模型为基础建立存储体性能目标函数，采用仿生优 化算法一蚂蚁算法优化嵌入式s r a m 结构，使之达到最优设计；最后综合考虑面积、功耗、速度以 及可靠性等因素，建立静态6 - t 存储单元面积、功耗、延时以及静态噪声容限方程，分析了。读破 坏”和“写破坏”的晶体管尺寸约束，优化了6 - t 存储单元尺寸，提高了嵌入式s r a m 性能。 为了在实际芯片系统中实现嵌入式s r a m 设计以及验证本文提出的优化方法，本文以 g a r f i e l d 2 0 系统芯片1 为实验平台，该芯片内嵌a 7 2 0 t 嵌入式微处理器和片上存储器( s c r a t c h - p a d m e m o r y ，s p m ) ，其中a 7 2 0 t 处理器以a r m 7 t d m i 为内核，集成8 kb y t e 高速缓存( c a c h e ) 。本文 以该芯片中的s p m 和c a c h e 为设计优化对象，分别采用编译器方法和全定制设计方法设计s p m 和 c a c h e 中s r a m 单元，芯片测试结果表明存储器功能正确可靠，提高了系统执行指令的速度；采用 结构优化方法优化s p m 结构，实验数据表明优化后的s p m 动态功耗降低了2 5 ，而面积和延时仅 仅增大了8 和2 ( 系统要求功耗优先) 。6 - t 存储单元尺寸优化技术应用于c a c h e 存储体的优化， 实验数据表明优化后的a 7 2 0 t 面积降低了1 2 ，功耗降低了1 0 。 关键词： 嵌入式s r a m ，性能混合模型，蚂蚁算法，静态6 - t 存储单元，g a r f i e l d 2 0 系统芯片 g a r f i e l d 2 0 系统芯片由东南大学自主研究设计 a b s 仃a c t a b s t r a c t w i t ht h ei m p r o v e m e n to fs e m i c o n d u c t o rm a n u f a c t u r i n gp r o c e s sa n di cd e s i g nc a p a b i l i t y , v a r i o u s t y p e so fc i r c u i t sh a v ea l r e a d yi n t e g r a t e di n t oo n ec h i pw h i c hi sc a l l e ds o c ( s y s t e m - o n - c h i p ) w i t ht h e i n c r e a s i n gd e m a n df o rl a r g ed a t at h r o u g h p u ta n dt h er e q u i r e m e n to fl o w e rs y s t e mp o w e rc o n s u m p t i o n ，t h e e m b e d d e dm e m o r yd e m a n di si n c r e a s i n gr a p i d l y i ti sf o r e c a s tt h a tm e m o r i e so fd i f f e r e n tf u n c t i o n sw i l l h a v eo c c u p i e da p p r o x i m a t e l y9 0 c h i pa r e a b y2 0 1 0 t h u se m b e d d e dm e m o r yw i l lb e c o m et h e d e t e r m i n i n gf a c t o r o ft h ew h o l es y s t e m e m b e d d e ds r a mi st h ei n d i s p e n s a b l ec o m p o n e n to fe m b e d d e d m e m o r yd u et oi t sl o wp o w e rc o n s u m p t i o na n dh i g hs p e e d i th a sp l a y e dap o s i t i v er o l ei ni m p r o v i n g p e r f o r m a n c ea n dr e l i a b i l i t y ，l o w e r i n gc o s ta n dp o w e rc o n s u m p t i o n t h ee m b e d d e ds r a mp e r f o r m a n c em o d e l ，s t r u c t u r eo p t i m i z a t i o ua n dm e m o r yc e l ld e v i c ed i m e n s i o n o p t i m i z a t i o na r es t u d i e di nt h i sa r t i c l e f i r s t l y , i nv i e wo ft h eh i e r a r c h i c a le m b e d d e ds r a ms t r u c t u r e ，t h i s a r t i c l ee s t a b l i s h e ss r a mm a c r ob l o c kp e r f o r m a n c es t a t i s t i c a lm o d e la n dc o n t r o ll o g i cc i r c u i td e l a y a n a l y 廿c a lm o d e l c o m b i n i n gt h e s et w op e r f o r m a n c em o d e l s ，a ne m b e d d e ds r a mp e r f o r m a n c eh y b r i d m o d e li sp r o p o s e d t h eb o u n d a r yo fa n a l y t i c a lm o d e la n ds t a t i s t i c a lm o d e li s c l e a r l yd i v i d e di n t h i s p e r f o r m a n c em o d e l 。a n de v a l u a t i o na c c u r a c yi si m p r o v e d s e c o n d l y , b a s e do ne m b e d d e ds r a m p e r f o r m a n c eh y b r i dm o d e l t h i sa r t i c l ea d o p t sb i o n i c sa l g o r i t h m a n ta l g o r i t h mt 0o p t i m i z eh i e r a r c h i c a l e m b e d d e ds r a ms t r u c t u r e t h i sm e t h o dw h i c ha d j u s t sm e m o r ys y s t e ms t r u c t u r ei m p r o v e sm e m o r y s y s t e mp e r f o r m a n c e f i n a l l y , c o n s i d e r i n gt h ef a c t o r ss u c h m e m o r yc e l la r e a p o w e r , d e l a ya n dr e l i a b i l i t y t h i sa r t i c l ee s t a b l i s h e ss t a t i c 6 tm e m o r yc e l la r e a 。p o w e r , d e l a ya n ds t a t i cn o i s em a r g i ne q u a t i o n s ， a n a l y z e s6 - tm e m o r yc e l ld e v i c ed i m e n s i o nc o n s t r a i n t su n d e r ”r e a du p s e t ”a n d ”w r i t eu p s e t ”t h e n p r o p o s e sam e t h o d t 0e n h a n c ee m b e d d e ds r a mp e r f o r m a n c eb yo p t i m i z i n g6 - tm e m o r yc e l ls i z e i no r d e rt or e a l i z ee m b e d d e ds r a md e s i g na n dv e r i f yp r o p o s e do p t i m i z a t i o nm e t h o d s ，t h i sa r t i c l e t a k e st h eg a r f i e l d 2 旷s y s t e mc h i pa st h ep l a t f o r m w h i c he m b e d sa 7 2 0 tp r o c e s s o ra n d2 0 k bs c r a t c h p a d m e m o r y ( s p m ) a 7 2 0 tp r o c e s s o rt a k e sa r m 7 t d m i a sp r o c e s s o rc o r e ，i n t e g r a t i n g8 k bc a c h e f i r s to fa l l ， t h i sa r t i c l ea d o p t ss r a m c o m p i l e ra n df u l lc u s t o md e s i g nm e t h o dt od e s i g ns p ma n dc a c h e t h ec h i pt e s t r e s u l t ss h o wt h a to n - c h i pm e m o r yf u n c t i o no p e r a t e sc o r r e c t l ya n di n s t r u c t i o ne x e c u t e sf a s t e r s e c o n d l y , t h e e m b e d d e ds r a ms t r u c t u r eo p t i m i z a t i o nm e t h o di su s e dt oo p t i m i z es p mp e r f o r m a n c e t h ee x p e r i m e n t a l s i m u l a t i o nr e s u l t si n d i c a t et h a ts p mr e d u c e s2 5 d y n a m i cp o w e r , b u tm e r e l yi n c r e a s e s8 a r e aa n d2 d e l a y ( s y s t e mr e q u i r e sp o w e rp r e f e r e n c e ) f i n a l l y , s r a mm e m o r yc e l ld i m e n s i o no p t i m i z a t i o nm e t h o di s u s e dt oo p t i m i z et h es r a m m e m o r yc e l lo fc a c h e t h ee x p e r i m e n t a ls i m u l a t i o nr e s u l t si n d i c a t et h ea 7 2 0 t r e d u c e s1 2 c h i pa r e aa n d1 0 p o w e tc o n s u m p t i o n k e y w o r d s ：e m b e d d e ds r a m ，p e r f o r m a n c eh y b r i dm o d e l ，a n ta l g o r i t h m ，s t a t i c6 - tm e m o r yc e l l ， g a r f i e l d 2 0s y s t e mc h i p 2 g a r f i e l d 2 0d e s i g n e db ys o u t h e a s tu n i v e r s i t y 图表索弓 图1 - 1s o c 中各种逻辑的比重 图表索引 图l - 2 近2 0 年处理器与存储器的性能差距趋势 图2 - 1 嵌入式s r a m 基本结构 图2 - 2 s r a m 功耗分布图 图2 - 3s r a m 关键路径 图2 _ 4 嵌入式s r a m 设计流程。 6 9 图2 - 5 嵌入式s r a m 存储单元电路图。i o 图2 - 66 - t 存储单元面积 图2 - 7 新型嵌入式s r a m 存储单元 图2 - 8 层次化字线技术1 2 图2 - 9 半摆幅脉冲技术。1 3 图2 1 07 - t 存储单元 图2 1 1a t d 电路 图2 1 2 采用多阈值电压技术的s r a m 结构 图2 一1 3 脉冲字线产生电路。 图2 1 4 采用偏移技术的与非门 图2 ，1 5 两种低延时复位电路 1 4 1 5 1 6 1 7 图2 - 1 6 两种基本的电压型灵敏放大器 图2 1 7 电流型灵敏放大器 图3 - 1 控制逻辑电路 图3 - 2s r a m 性能建模流程 1 8 1 9 。2 2 2 9 3 3图3 3 集总电容模型 图3 - 4 r c 网络一 图3 - 5r c 分布模型 图3 - 6r c 互连线模型 图3 - 7c m o s 反相器r c 模型以及输入信号电压波形 图3 - 8 反相器输出为“0 ”时输入、输出波形 图3 - 9 反相器链 图3 1 0 反相器链延时。 3 4 3 5 3 7 3 8 4 0 4 1 图3 1 1 两输入n a n d 门的等效r c 模型4 1 图3 1 2 性能混合模型计算值与实验仿真数值比较 图4 1 蚂蚁觅食过程 图4 2 蚂蚁算法程序结构流程 图4 3 状态转移空间图 图4 - 4 蚂蚁算法求解嵌入式s r a m 结构优化问题时最优解的进化曲线 5 6 6 1 图4 - 5 改进后蚂蚁算法求解嵌入式s r a m 结构优化问题时最优解的进化曲线6 2 图5 - 1 存储单元版图布局 图5 - 2 拟合的数值与实际测量值比较 图5 3 嵌入式s r a m 字线、位线结构 图5 4 静态6 - t 单元s n m 分析 - 1 0 3 - 东南人学博i 。学位论文 图5 5 读操作存储单元等效电路6 9 圈5 - 6s r a m 存储单元电压传输特性曲线7 2 图5 7 最大方块的对角线7 2 图5 - 8s n m 解析模型计算值和h s p i c e 仿真值比较7 4 图5 - 9 读操作存储单元简化模型7 4 图5 1 0 写操作存储单元简化模型7 5 图5 1 1 存储单元单元比率r 。、r 2 与读写可靠性的关系7 8 图6 1c a c h e 和s p m 在系统中的位置7 9 图6 - 2g a r f i e l d 2 0 结构框图8 l 图6 - 3g a r f i e l d 2 0 版图、测试开发板8 1 图6 _ 4g a r f i e l d 2 0 中2 0 k bs p m 结构8 2 图6 5 目标函数值8 3 图6 - 62 0 k bs p m 最佳的层次化结构8 3 图6 7a 7 2 0 t 体系结构8 4 图6 - 8c a c h e 组织结构8 5 图6 - 9 存储体阵列分割8 5 图6 1 02 _ b i ts r a m 存储单元版图8 6 图6 1 1 地址使能逻辑8 6 图6 1 2 第二级行译码器译码单元。8 7 图6 - 1 3 读出控制电路8 7 图6 一1 4 输入数据处理单元8 8 图6 1 5a 7 2 0 t 版图8 9 图6 1 6 引入c a c h e 前后不同计算精度下的性能比较9 1 1 0 4 图表索弓 表1 - 1 嵌入式存储器按功能分类表2 表3 - 1 实际观测数据 表3 - 2 写功耗模型三元线性回归关系方差分析表 表3 - 3 写功耗模型偏回归系数显著性检验方差分析表 表3 4 读功耗模型三元线性回归关系方差分析表 表3 - 5 读功耗模型偏回归系数显著性检验方差分析表 表3 - 6 面积模型二元线性回归关系方差分析表 表3 7 面积模型偏回归系数显著性检验方差分析表 2 4 3 0 3 l 3 i 表3 8 延时模型二元线性回归关系方差分析表。3 2 表3 - 9 延时模型偏回归系数显著性检验方差分析表 表3 1 0 解析值与真实值比较 表3 一l l 实验仿真数值与解析模型计算值比较 表, 4 - - 1 几种仿生优化算法的机制与关键参数 3 2 3 2 表禾2 不同划分方法的性能对比5 7 表4 - 3 蚂蚁算法实验结果 表4 _ 4 采用最佳参数的蚂蚁算法实验结果 表4 - 56 4 k b 嵌入式s r a m 不同划分方法性能指标比较 表4 - 6 改进后采用最佳参数的蚂蚁算法实验结果 6 0 6 0 6 2 6 5 6 5 7 7 表5 1 面积模型三元线性回归关系方差分析表 表5 2 面积模型偏回归系数显著性检验方差分析表一 表5 - 3 存储单元尺寸优化前存储体阵列性能指标 表5 _ 4 存储单元尺寸优化后存储体阵列性能指标 表5 5 实验仿真数值与计算推导值比较 表6 _ l c a c h e 和s p m 比较 表6 - 2s p m 端口描述 表6 - 3g a r f i e l d 2 0 中s p m 性能 表6 - 4c a c h e 基本设计参数。 表6 - 5 两种方法设计的s r a m 性能比较 表6 - 6a 7 2 0 t 与a r m 7 2 0 t 性能比较 7 8 7 8 8 2 表6 - 7c a c h e m m u 旁路情况下针对内核的指令测试 表6 8c a c h e m m u 各功能点测试一 8 9 表6 - 9 引入c a c h e 前后不同计算精度下的性能比较 表6 - 1 0 存储单元尺寸优化前后储体阵列性能指标比较 表6 1 l 优化前后c a c h e 中各部分面积、功耗指标 8 9 9 0 9 0 表6 一1 2 优化前后a 7 2 0 t 中各部分面积、功耗指标 1 舾 9 1 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研 究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他 人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学 位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在 论文中作了明确的说明并表示了谢意。 研究生签名：雁明 日期：! 圣2 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文 的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子 文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被 查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括 刊登) 授权东南大学研究生院办理。 第一章绪论 i i 研究背景 第一章绪论 随着半导体制造工艺和集成电路设计能力的不断进步，人们已经能够把包括微处理器、存储器、 模拟电路、接口逻辑甚至射频电路集成到一个芯片上，这就是系统级芯片( s y s w m - o n - c h i p ，s o c ) 。 随着数据吞吐量不断上升以及系统低功耗要求，系统级芯片对存储器的需求越来越大，在从d v d 播放机、移动电话到第二代居民身份证等的一系列应用中，设计者被要求集成更多数量和更大容量 的片上存储器阵列，以满足各种数据和代码的存储需要。据预测，到2 0 1 0 年，约9 0 的硅片面积 将被具有不同功能的存储器所占据，如图1 - 1 所示。 p e r c e n t a g e o f a r e a ( ) 图1 - 1s o c 中各种逻辑的比重 另据调查研究表明嵌入式微处理器的速度在最近几年一直以每年6 0 的速度持续增长，而存储 器的工作速度增长则要相对缓慢的多，每年仅增长1 0 左右，两者之间的性能差异越来越大，这也 越来越成为系统级芯片的性能瓶颈1 。图1 2 为近2 0 年来存储器与处理器性能的比较。由下图可 以看出存储器带宽成为限制系统性能最严重的瓶颈之一，这一瓶颈也促使人们将越来越大的存储器 与处理器集成在一起，利用片上总线的带宽优势，以更高的速度向微处理器提供数据。 1 0 0 0 p e r f o r m a n c e c o m p a r ew i t h 1 0 0 1 0 p u i 1 9 8 0 1 9 8 11 9 9 01 9 9 j 图1 2 近2 0 年处理器与存储器的性能差距趋势 东南大学博p 学位论文 1 2 嵌入式存储器简介 1 2 1 嵌入式存储器分类 嵌入式存储器按照功能可以分为两类，如表1 1 所示。一类是随机存储器( r a m ) ，另一类是只 读存储器f r o m ) ，随机存储器可以把外部信息写入到其中任何一个单元中。也可以读出任何一个单 兀的信息，但存储信息掉电后会自动消失。随机存储器按照存储单元的不同义可以分为静态随机存 储器( s r a m ) ：( 4 1 动态随机存储器( d r a m ) 。s r a m 利用一对交义耦合的反相器来存储数据信息。 d r a m 利用电容存储电荷来保持信息，由于电荷泄漏问题，d r a m 需要周期性地刷新以补偿冈漏电 引起的电荷损失。 只读存储器在掉电后，存储信息仍然存在，只读存储器信息可以是永久不变的，也可以是可编 程的。它分为两大类，一类是掩膜编程r o m ，它所存储的嘲定逻辑信息由生产厂家通过光刻写入 存储器；另一类是现场可编程r o m 。这又可以细分为可编程r o m ( p r o m ) ，可擦除可编程r o m ( e p r o m ) ，电可擦除可编程r o m ( e e p r o m ) 1 2 j , 及快闪电擦除可编程r o m ( f l a s h ) 。p r o m 通常采j j 熔丝结构，用户可根据编程的需要，把无用的熔丝烧断来完成编程，一日完成编程，则无法改变。 e p r o m 中存储信息的晶体管采用一种特殊的工艺结构一浮栅结构( f l o a t i n gg a t e ) ，电荷存储在完全 绝缘的浮栅上，当需要重新编程时，可以用紫外光或x 射线把原存储信息一次全部擦除，再根据需 要写入新的内容，e p r o m 可以反复使用，但擦除时间长，使用不便。e e p r o m 则采用浮栅隧道氧 化物f f l o t o x ) 结构，它利用浮栅隧道效应实现存储单元中信息的存储和删除，相比较e p r o m ，它的 优点是可以在较低的温度下实现逐字地擦除和编写。f l a s h 则结合了e p r o m 的高密度和e e p r o m 结构的变通性的优点，其成本和功能介于它们两者之间。 表1 - 1 嵌入式存储器按功能分类表 随机存储器只读存储器 可编程r o m ( p r o m l 静态随机存储器( s r a m ) m a s k r o m 可擦除可编程r o m ( e p r o m ) 动态随机存储器( d r a m )( 掩膜编程r o m )电可擦除可编程r o m ( e e p r o m ) 快闪电擦除可编程r o m ( f l a s h ) 1 2 2 嵌入式存储器优势 嵌入式存储器由于具有以下优势，已成为嵌入式系统中不可缺少的重要组成部分。 ( 1 ) 更高的带宽：将存储器集成到芯片上，设计者可以在片内设计非常宽的带宽，不再采用i o 引脚和带宽受限的片外总线，避免了驱动很大的i o 电容，嵌入式存储器就能够为其它片上 逻辑提供更高的数据带宽。例如设计2 5 6 位的嵌入式d r a m 总线，使其一作在5 0 0 m h z 频 率下，那么其峰值带宽就可以达到1 2 8 g b s ，这是目前最先进的双倍速率同步动态随机存储 器( d o u b l ed a t ar a t es d r a m ，d d r ) 都望尘莫及的。 ( 2 ) 更低的系统功耗：片外互连需要很大的i o 驱动，以克服封装和p c b 布线的电容和阻抗， 从而限制了片外存储系统的工作速度。另外，驱动大型的i o 缓冲所产生的巨大功耗，对于 采用电池供电的便携式应用非常不利。而嵌入式存储器避免了i o 驱动，同时可采用降低工 作频率、降低工作电压、切换工作模式等低功耗设计方法，有效降低系统功耗。例如采用嵌 入式d r a m 的单芯片图形控制器的平均功耗在5 0 0 7 0 0 m w ，相比多芯片方案的2 5 w 降低 了7 5 的功耗。 ( 3 ) 更优化的粒度和存储结构：通过专门的定制设计和结构优化，嵌入式存储器可以很好地解决 2 第一章绪论 存储粒度的问题。例如图像帧缓冲器的大小取决于所需的分辨率、色彩深度、3 d 渲染能力 等因素，而单片存储器的密度往往与实际需要的容量不同，造成了不必要成本和功耗浪费； 而嵌入式存储器可以灵活定制，设计者根据用户需要设置存储体阵列的形状、朝向和位置， 或者采用多个子阵列，从而实现与其它逻辑更简化、高速的互连，优化了整个系统结构。 ( 4 ) 高可靠性和更紧凑的系统结构：多个不同功能块组件集成在一起，减少了元件数目，节省了 p c b 面积，能够实现更小，更紧凑的系统，这对于移动计算、通信产品、智能卡、汽车电 子等嵌入式应用来说是非常重要的。另外将存储器和逻辑集成在一块芯片上降低了多片分别 封装的成本，提高了系统的可靠性和电磁兼容性。 ( 5 ) 更好的工艺缩放特性：随着半导体制造工艺和集成电路设计能力的不断进步，目前已经逐步 实现了嵌入式存储器与常规c m o s 逻辑工艺的兼容，从而使嵌入式存储器也能够按比例缩 减单元尺寸，提供更快的访问速度和更高的存储密度。 1 2 3 嵌入式存储器发展现状 对于嵌入式存储器来说，嵌入式s r a m 是最常用的一种，其典型应用包括片上缓冲器、高速缓 冲存储器和寄存器堆等，例如在高性能嵌入式微处理器中，3 0 盼5 0 的芯片面积以及8 0 的晶体管 都被用做数据和指令存储的多级缓存、t a g 的多端口s r a m 、后备缓冲器( t l b ) 、内容寻址存储器 ( c a m ) 、寄存器堆和通用s r a m 等”j 。由于d r a m 存储单元面积仅仅是s r a m 存储单元面积的1 ，3 到 l ，4 ，多用于图形加速器和多媒体芯片的片上系统中。嵌入式d r a m ( e d r a m ) 与r i s c 处理器和其他外 围电路的结合使用也变的相当普遍。o 公司的多媒体加速芯片( m s m 7 6 8 0 ) ，在复杂的逻辑电路中 嵌入了d r a m ，消除了帧缓冲器与数据处理单元之间的数据传输瓶颈嘲。嵌入式e p r o m 、e e p r o m 以及f l a s h 存储器的工艺比标准的逻辑工艺多两三个或更多的光刻步骤，多用于微控制器，现场可编 程门阵列( f p g a ) 和复杂可编程逻辑器件( c p l d ) 等叨。随着技术水平的不断提高，目前也出现了如 下所示的一些结构新颖，具有广泛市场前景的新型嵌入式存储器： ( 1 ) 磁阻存储器( m r a m ) 是以材料的磁阻随磁场的作用而改变的原理为基础制成的存储器件。这 种存储器集s r a m 的高速度、d r a m 的高密度、f l a s h 的非易失性、擦写耐久性为一体，同时 能够工作在极低的电压下，具有很小的功耗，是一种“全功能”的固态存储器，应用前景十 分诱人。2 0 0 0 年，m o t o r o l a 和m m 已经公布了5 1 2 b 和1 k b 密度的m r a m 阵列“”目前， f r e e s c a l e 已经推出了4 m b 的i v l r a m 样片，这种样片采用0 1 8 t t mc m o s 工艺制造，延时为2 5 n s 或者3 5 n s 。 ( 2 ) 铁电存储器( f e r a m ) 是一种采用铁电效应作为电荷存储机制的、基于r a l 的器件，铁电效 应是材料在没有外加电场的情况下存储电极化状态的能力。f e r a m 的存储单元是通过在两 个电极板之间积淀一层铁电晶体薄膜形成一个电容而制作的。f e r a m 将数据存储在一个晶 体结构中。铁电材料的晶体结构中保持着两个稳定的、由内部偶极子的排列产生的极化状态。 分别表示。1 ”和。0 ”。东芝最近开发的f e r a m 技术实现了o 饥m 2 的存储单元，已经生产 出3 2 m b 的样片“2 1 ( 3 ) 相变非易失性存储器( p c r a m ) 是一种利用某些薄膜合金的结构相变存储信息的器件。这些合 金具有两种稳定的状态：( a ) 多晶状态，具有高反射和低电阻的性质；( b ) 无定形状态，是无 光泽和高电阻的，采用能够转换两个状态的电脉冲就可以控制两个状态快速地翻转和变相。 常用的相变合金是v i 族( 硫族) 化合物材料，例如锗、锑和碲。o v o n y x 公司与i n t e l 公司和 b a e s y s t e m s 公司合作，积极研发p c r a m 技术，已经研发出了2 5 6 k b 的存储单元阵列样片， 并计划进一步推： 1 2 5 6 m b 和更高密度的芯片 1 3 , 1 4 。 ( 4 ) 还有一些新型的存储器，如质子非易失性存储器旧、基于晶闸管的s r a m 单元“6 1 、纳米存储 器【i ”、固态全息存储器“”等。如果这些存储器突破了工艺集成的障碍，也将会成为嵌入式 存储器市场的有力竞争者。 3 东南人学博士学位论文 嵌入式存储器具有先进的存储概念和大容 量集成的优势，是s o c 的重要组成部分，具有重要的 创新性和实用性。设计者必须从新的电路结构、新工艺、新材料t 个方面共同解决一i 。艺缩小后面临 的诸多挑战，这样才能不断推出技术先进、功能强人的嵌入式存储器。 1 3 论文主要工作和创新点 1 3 1 论文主要工作 对于嵌入式系统来说，存储器的性能逐渐成为系统级芯片设计领域的关键冈素。特别是对存储 有大量要求的计算应用中，嵌入式存储器将成为支配整个系统的决定性冈素1 1 9 2 0 。嵌入式s r a m 由 于其低功耗以及高速的优势而成为嵌入式存储器中不可或缺的重要组成部分，它在改善系统性能， 提高芯片可靠性、降低成本与功耗等方面都起到了积极的作用。 本文以嵌入式s r a m 设计为核心，对其性能模型、结构优化、存储单元尺寸优化进行了研究。 本文首先建立嵌入式s r a m 性能模型，有助于设计人员在设计之初评估各种结构嵌入式s r a m 的 性能；其次从整个存储系统的布局方面考虑，调整存储系统结构，使之达到晟优设计；最后根据存 储单元的工作特性，优化6 - t 存储单元尺寸，提高嵌入式s r a m 性能，本文的i ：作思路如卜所示。 ( 1 ) 采用多元线性回归分析方法建立s r a m 宏模块性能模型，采用解析方法建立控制逻辑电路 延时模型，结合这两种建模方法，建立层次化结构的嵌入式s r a m 性能混合模型。 ( 2 ) 以层次化结构的嵌入式s r a m 性能混合模型为基础，采用仿生学寻优算法一蚂蚁算法调整 存储系统结构，获得合理的嵌入式s r a m 层次化结构。 ( 3 ) 建立存储单元面积、功耗、延时模型，并结合存储单元稳定性、读写可靠性分析，优化存储 单元尺寸，提高嵌入式s r a m 性能。 “) 以g a r f i e l d 2 0 系统芯片为实验平台，进行嵌入式s r a m 设计，并验证本文提出的嵌入式 s r a m 结构优化以及存储单元尺寸优化方法。 1 3 2 论文创新点 本文的创新点有如下二个方面： ( 1 ) 提出了基于多元线性回归和解析分析方法的嵌入式s r a m 性能混合模型，提高了模型的精 度。前人在这方面的研究有如下几个方面：研究s r a m 宏模块内部各个子模块( 译码器、 存储体阵列、灵敏放大器等) 的性能，但没有考虑层次化结构对性能的影响。采用解析方 法建立层次化结构性能模型，但这些方法都是基于简单的r c 网络和e l o m e 延时公式，精度 不高。采用数理统计方法建立层次化结构性能模型，但没有考虑控制逻辑电路对整体性能 的影响。本文首次采用“混合模型”的思想建立嵌入式s r a m 性能模型，清晰地划分了两 种建模方法的适用范围，分别采用多元线性回归和解析分析方法对s r a m 宏模块以及控制 逻辑电路建模并有效地组合了这两种方法，建模方法简单实用，模型精度高( 最大误差小于 1 5 1 。 ( 2 ) 采用蚂蚁算法求解嵌入式s r a m 结构优化问题，提高了求解效率并获得了合理的层次化结 构。以往的嵌入式s r a m 结构优化问题都是以功耗优化为目标，虽然取得了一定的优化效 果，但对其它性能指标( 面积、延时) 考虑较少，而且这些方法中采用的优化算法求解时间较 长。算法中需要设置的参数较多。本文综合考虑功耗，面积以及延时，采用蚂蚁算法求解结 构优化问题，算法概念简单，需要设置的参数少，求解速度快( 大约6 0 次迭代就可以找到最 优值) ，而且解的有效性也得到了验证。 ( 3 ) 推导出s r a m 静态6 t 存储单元尺寸优化方程，优化嵌入式s r a m 性能。6 t 存储单元是 4 第一章绪论 嵌入式s r a m 中最重要的组成部分，研究人员对此进行了如下几个方面的研究：研究存 储单元寄生参数对稳定性的影响。研究器件参数失配对稳定性的影响。研究存储单元结 构对性能、稳定性的影响，以上研究都只是从某一方面分析了一些必须考虑的设计因素，而 且大多采用实验仿真的方法。而本文综合考虑面积、功耗、速度以及可靠性等因素建立静态 6 - t 存储单元面积、功耗，延时、静态噪声容限方程，并且分析了。读破坏”和“写破坏” 下的6 - t 存储单元的器件尺寸约束，优化存储单元尺寸，有效地提高了嵌入式s r a m 性能。 1 a 论文结构 论文共分为七个部分，第一章简要介绍了嵌入式存储器发展现状，从而引出了课题研究的理论 意义和实用价值，并简要阐述了论文的主要工作和创新点。第二章则对嵌入式s r a m 的相关研究进 行了归纳和总结。第三章在比较各种s r a m 性能模型的基础上，建立了基于统计模型和解析模型的 嵌入式s r a m 性能混合模型。第四章以第三章提出s r a m 性能混合模型为基础建立性能目标函数， 采用蚂蚁算法求解嵌入式s r a m 结构优化问题，获得了理想的优化结果。第五章建立了6 - t 存储单 元性能、稳定性方程，并且分析了器件尺寸约束，优化存储单元尺寸，提高嵌入式s r a m 性能。第 六章以国家专用集成电路系统工程技术研究中心研发的g a r f i e l d 2 0 系统芯片平台进行嵌入式s r a m 设计。并且采用本文提出的嵌入式s r a m 优化方法进行设计优化，实验仿真结果表明有效地提高了 芯片性能指标。第七章则总结了本课题研究工作，并给出后期工作展望。 - 5 第一章嵌入式s r a m 研究现状综述 第二章嵌入式s r a m 研究现状综述 本章首先介绍了嵌入式s r a m 结构、设计面临的挑战、设计方法，并着重描述了其在面积、功 耗、速度优化方面的研究现状。 2 1 嵌入式s r a m 简介 2 1 1 嵌入式s r a m 结构 嵌入式s r a m 结构如所图2 1 所示，整体结构可以划分为存储体阵列与外围电路两部分。存储体 阵列由预充电电路和存储单元阵列组成；外围电路由行列地址译码器m e c o d e r ) 、读写控制单元、输 入数据处理单元以及灵敏放大器( s e n s ea m p l i f i e r ) 组成，它们分别实现对存储单元寻址、数据写入、 读出等操作。 图2 - 1 嵌入式s r a m 基本结构 存储体阵列由大量存储单元排列成矩阵结构，每个存储单元存储一位二进制数据，在地址译码 器和读写控制电路的控制下，主控制器可以对存储单元进行读写操作。地址译码器一般分为行地址 译码器和列地址译码器两部分，行地址译码器将输入地址的若干位译成对应字线上的有效信号，在 存储体阵列中选中一行存储单元，列地址译码器将输入地址的其余几位译码成对应输出线上的有效 信号。从字线选中的存储单元中选择一位或多位，再由读写控制电路决定对这些存储单元进行何种 操作。 6 东南大学博士学位论文 2 1 2 嵌入式s r a m 功耗和延时 嵌入式s r a m 功耗分布如图2 - 2 所示，其动态功耗如式( 2 1 ) 所示。其中0 指被字线选中的存储 单元的工作电流，k 指没有被字线选中的存储单元的工作电流，c 眦是每个译码器输出节点电容， v 薪是内部供给电压，c ，r 是外围电路负载电容，。c p 是外围电路静态电流，主要包括灵敏放大器 工作电流，是工作频率。 v 叩 q cd e 酬8 h，一、 s e l e c t e d ( m k ) 、 ( 瑁 刊盹! 。 。 ， 。l t jt1 n ( c 一。f 1 i，1 ，1r h l l l u r r a