（计算机系统结构专业论文）基于fpga的scirt节点的研究与实现.pdf

摘要 国家8 6 3 项目“飞行控制计算机系统f c 通信卡研制一的任务是研究设计符合 c p c i 总线标准的f c 通信卡，本课题是这个项目的进一步引伸，在其基础上设计 出满足s c i r t 协议的接口模型，并在每个s c i r t 通信节点中加入数据的优先级 判断，从而满足数据传输的实时性要求。 本文以此为背景，对基于f p g a 的s c f r t 节点进行研究与实现。论文先概述 s c i 协议和s c f r t 协议，并分析两者的异同点。而后介绍数字硬件开发的一些基 础，再介绍s c f r t 接口的总体及详细设计，并对最终硬件逻辑进行仿真测试。 s c i r t 节点模型包含发送和接收存储器、旁路f i f 0 、地址解码、状态管理寄 存器、多路复用器、a u r o r a 模块和高速串行通信接口等利用f p g a 上的块r a m 实现 发送和接收存储器；设计一个同步f i f o 实现旁路f i f 0 ；利用f p g a 内嵌的r o c k e t l o 高速串行收发器实现主机之间的高速串行通信，并利用a u r o r ai p 核实现了a u r o r a 链路层协议；地址解码和多路复合分别被实现在控制逻辑中；最后采用o p b p c i 桥接核实现了c p c i 接口逻辑。 本课题采用s o p c 方案来实现f p g a 逻辑设计。采用v c r i l o g 硬件描述语言实 现旁路f i f o ；采用v h d l 硬件描述语言来实现a u r o r a 链路层模块。在x i l i n xi s e 中分别实现旁路f i f o 和a u r o r a 模块的功能及时序仿真；最后在e d k 中实现整体 设计，下载到开发板上，并利用c h i p s c o p ep r o 在线逻辑分析仪对设计进行验证， 比较仿真结果满足预先的期望，从而证明了该硬件逻辑设计的正确性和可行性。 论文最后对研究工作进行了总结，指出开发中存在的不足，提出了进一步的 改进方案。 关键字：f p g a ；s c i ；s c i r t ；旁路f i f o ；a u r o r ai p 核；实时性；优先级判定： 高速串行通信； a b s t r a c t t h es t a t e8 6 3i r o j e e t ”f l i g h tc o n t r o l c o m p u t e rs y s t e md e v e l o p e df c c o m m u n i c a t i o nc a r d ”i st h et a s ko fr c s e a r c l aa n dd e s i g nc o n s i s t e n tw i t l lt h ef c c p c ib u ss t a n d a r dc o m m u n i c a t i o nc a r d s ，t h ei s s u ei st h ef u l t h e l e x t e n s i o no ft h i s p r o j e c t , o nt h eb a s i so f i t sd e s i g nt om e e tt h e $ c i r ta g r e e m e n ti n t e r l a c em o d e l ，a n d i ne a e hs c i r td a t ac o m m u n i c a t i o n sn o d e si n t ot h ep r i 砸t yo fj u d g e m e n t , t or n o e t t h er e a l t i m ed a t at r a n s m i s s i o nr e q u i r e m e n t s a st h i sp a p e rb a c k g r o u n d , s c i r tn o d e si sr e s e a r c h e da n di m p l e m e n t a t e do i l t h ef p g a - b a s e d a tf i r s t , t h ep a p e ro u t l i n e s $ c ip r o t o c o la n ds c i r tp r o t o c o l ，a n d a n a l y s e st h es i m i l a r i t i e sa n dd i f f e r e n c e sb c t w c e l r lt h et w op r o t o c o l s s e e o , i i c t , d i g i t a l h a r d w a r ed e v e l o p m e n ti si n t r o d u c e df o rad e s i g nb a s i s t h i r d , i ti n t r o d u c e ss c f r t i n t e r f a c ea n dt h eo v e r a l ld e t a i l e dd e s i g na n df i n a l l yg o e sa l o n gh a r d w a r el o g i c s i m u l a t i o nt e s t s c i i 盯n o d em o d e li n c l u d e ss e n da n dr e c e i v em e m o r y , f i f ob y p a s s ，a d d r e s s d e c o d i n g , s t a t em a n a g e m e n tr e g i s t e r s ，m u l t i p l e x e r , a u r o r am o d u l e sa n dh i g h s p e e d s e r i a lc o m m u n i c a t i o ni n t e r f a c e ，s u c ha sr a mm e m o r y s0 1 1f p g ab l o c ka c h i e v e s e n da n dr e c e i v e ；t h eu s eo fs y n c h r o n o u sf i f od e s i g na c h i e v eb y p a s sf i f o ；t h e f p g ae m b e d d e dr o c k e t i ot r a n s c e i v e ra c h i e v eh i g h - s p e e ds e r i a lc o n s o l eb e t w e e l l t h eh i g h - 删s e r i a lc o m m u n i c a t i o nn o d e s ，a n du a u r o r ai pr e a l i z e da u r o r al i n k l a y e rp r o t o c o l ；a d d r e s sd e c o d i n ga n dm u l t i p l e x i n gr e s p e c t i v e l yi su s e dt or e a l i z e dt h e c o n t r o ll o g i c ；f i n a l l y , t h ea d o p t i o no fo p b p c ib r i d g er e a l i z e sc p c ii n t e r f a c el o g i c , t h ei s s u e 墩s o p cs c h e m et oa c h i e v et h ep r o g r s m m e df p g al o g i cd e s i g n v e r i l o gh a r d w a r ed e s e r i p t i o nl a n g u a g ei su s e dt oa c h i e v eb y p a s sf i f o ；v h d l h a r d w a r ed e s c r i p t i o nl a n g u a g ei su s e dt oa c h i e v ea u r o r al i n kl a y e rm o d u l e x i l i n x i s ei sr e s p e c t i v e l yu s e di nt h er e a l i z a t i o no fb y p a s sf i f om o d u l ef u n c t i o n sa n dt h e t i m es e q u e n c es i m u l a t i o no fa u r o r am o d e l ；x i l i n xe d ki sf i n a l l yu s e dt oa c h i e v et h e o v e r a l ld e s i g n , a n dd o w n l o a dt h ed e v e l o p m e n tb o a r dt ou s ec h i p s e o p ep r o - l o g i c a n a l y z e t ov e r i f yt h ed e s i g nr e s u l t , b yc o m p a r i n gt h es i m u l a t i o nr e s u l t s ，i t i s a c c o r d e dw i t hi n e - m e e te x p e c t a t i o n s , w h i c hp r o v e st h ec o r r e c t n e s so ft h eh a r d w a r e l o g i cd e s i g na n df e a s i b i l i t y f i n a l l y , t h ep a p e rs u m m a r i z e st h ew o r ko fr e s e a r c h , p o i n to u tt h ed e f i c i e n c i e si n t h i sd e v e l o p m e n t , a n dp u t 南吡s u g g e s t i o n sf o rf l l l t h e l i m p r o v e m e n tp r o g r a m m e s k e yw o r d s f p g a ；s c i ；$ c f r t ；b y p a s sf i f o ；a u r o r ai p ；r e a l t i m e ； t h ep r i o r i t yj u d g e m e n t ；h i g h s p e e ds e r i a le o m m u n i e a t i o n ； 厦门大学学位论文原创性声明 兹呈交的学位论文，是本人在导师指导下独立完成的研究成 果。本人在论文写作中参考的其他个人或集体的研究成果，均在文 中以明确方式标明。本人依法享有和承担由此论文产生的权利和责 任。 声明人( 签名) ：司功建 如万年6 月2 ，日 厦门大学学位论文著作权使用声明 本人完全了解厦门大学有关保留、使用学位论文的规定。厦门大 学有权保留并向国家主管部门或其指定机构送交论文的纸质版和电子 版，有权将学位论文用于非赢利目的的少量复制并允许论文进入学校 图书馆被查阅，有权将学位论文的内容编入有关数据库进行检索，有 权将学位论文的标题和摘要汇编出版。保密的学位论文在解密后适用 本规定。 本学位论文属于 1 、保密() ，在年解密后适用本授权书。 2 、不保密( 。 ( 请在以上相应括号内打“4 ) 作者签名： 导师签名： 孑为建日期：知。万年厂月2 日 生 日期：2 矽口孑年月2 日 闰弘 1 1概述 第一章绪论 在当前系统级互连设计中，高速通讯技术正迅速取代传统技术成为业界趋 势。i e e e 标准1 5 9 6 - 1 9 9 2 为s c i 【2 m t 2 1 1 1 2 2 1 ( s c a l a b l ec o h e r e n ti n t e r f a c e ) 技术定义 了三种传输协议，即并行( 1 6 位) 传输协议、电气串行传输协议和光纤串行传 输协议。从而大大改善了信息交互的效率和带宽，满足了系统内部以及系统之 间的互联要求，其低延迟、高带宽的特点可胜任各种关键应用领域。 s c i 又名规模可扩展的计算机互联接口技术。是一种先进的多处理机高速 互联协议。s c i 的延迟少( 理论值1 4 6 微秒，实测值3 - 4 微秒) ，且其单向速 率达1 0 g b 秒，与l n f i n i b a n d4 x 的理论值一样。s c i 是基于环拓扑的网络系 统，这将使在较大规模的节点之间通信速度更快。 尽管s c i 协议在许多方面有着非常优秀的特点，但在满足实时性实施任务 方面，还需要有进一步的性能扩展和改进，s c f r t ( i e e ep 1 5 9 6 6 ) 是为s c i 满 足实时应用的要求而制定的接口标准，目前还处在标准制定过程之中。在与s c i 协议保持最大兼容性的同时，s c f r t 提供了确定性的行为；提出比率单调算法 ( r a t em o n o t o n i cs c h e c l u l i n gt h e o r y ) 兼容的冲突和排队协议；增强的容错能力和 冗余配置使其在s c l 标准的基础上建立一个适合实时应用的互连系统。 在数字化、信息化的时代，系统向着高速度、低功耗、低电压和多媒体、 网络化、移动化方向发展，其对电路的要求越来越高，传统的单一功能的集成 电路设计技术已无法满足性能日益提高的整机系统要求。可编程逻辑器件随着 微电子制造工艺的发展取得了长足的进步，今天已经发展成为可以完成超大规 模的复杂组合逻辑与时序逻辑的现场可编程逻辑器件( f p g a ) 。f p g a 具有许多 优点，既继承了a s l c ( 专用集成电路) 的大规模、高集成度、高可靠性的优点， 又克服了普通a s i c 设计周期长、投资大、灵活性差的缺点，逐步成为复杂数 字硬件电路设计的理想首选。 基于f p g a 的s c f r t 节点的研究与实现 1 2 项目来源及意义 厦门大学计算机系与清华大学智能技术与系统国家重点实验室合作的国家 “8 6 3 项目“飞行控制计算机系统f c 通信卡的研制一，任务是为飞行控制计 算机系统设计高速串行通信接口。其飞行控制计算机系统采用多机系统结构， 根据工作的要求，为保障系统的可靠性工作，飞行控制计算机采用三余度容错 系统，使整个系统达到一次计算机故障工作，二次故障安全的设计原则。飞行 控制计算机系统单机部分确定为c p c i 总线标准的工控机结构，计算机之间的 通信信道为光纤通道。 本课题是上述8 6 3 项目一飞控计算机通讯卡的进一步引伸，即采用f p g a 芯片设计实现s c i 节点接口，并且在每个s c i 节点中加入引入s c f r t 协议优 先级判断机制，从而使其满足实时性传输的要求。 在这个大的背景下，本课题的重点在于采用v i r t e x i ip r of p g a 7 器件作为 通信卡的核心控制芯片，实现s c f r t 协议的基本节点模型及其优先级判断机 制，包括传输包的编码和解码、地址解析、多路复用、优先级判断、输入输出 存储块和旁路f i f o 等模块，以实现高速串行数据的实时收发及通信卡与主机 的p c i 接口等。 另外，该芯片中配置的3 0 0 m h zm mp o w e rp c4 0 5c p u t l 5 1 6 】可以极大地增 强通信接口的数据处理及控制能力，构成“智能通信卡修。既能减轻主机c p u 的通信处理负担，又能满足不同通信协议对数据链路层实时数据处理能力的变 化需求。因而，在今后的工作中，我们可以进一步设计出适合飞控系统的实时 通信实现方案，这将是今后继续深入研究的重点。 1 3 研究内容及创新点 本课题的工作内容包括以下几个方面： 1 研究s c i 、s c f r t 协议和s c f r t 节点模型，并设计适合s c f r t 节点 传输的包格式，包括初始化包、地址统计包、地址写入包、开始传输 包、结束传输包和文件数据包； 2 研究并应用a u r o r a 链路层协议，以实现s c f r t 节点的高速串行通信 2 第章绪论 接口，s c f r t 节点与s c f r t 节点问使用光纤进行通信； 3 实现旁路f i f o 的设计，旁路f i f o 在s c f r t 节点中用于转发数据； 4 实现地址解码和多路复用，地址解码在s c f r t 节点起到正常接收数据 作用，多路复用在s c f r t 节点中起到协调发送数据优先级的作用； 5 实现整个s c f r t 环路的初始化逻辑设计，使环路有可扩展性。 6 加入发送和接收数据的优先级判断机制，使s c f r t 环路在某个时刻点 满足实时性的要求。 7 实现基于f p g a 的c p c i 总线接口，c p c i 接口是s c f r t 节点与主机 之间通信的桥梁； 8 利用f p g a 内嵌的处理器构建片上可编程系统以实现s c f r t 节点及其 优先级判断机制； 9 最后对整个系统进行验证，并给出实验结果和性能分析。 本文主要阐述基于s c f r t 的高速串行通信接口实时性的实现机制，探讨 了s c f r t 节点模型以及传输包优先级判断机制的设计，利用r o c k e t l o 及a u r o r a 核实现系统之间通过光纤通道进行数据高速串行通信，介绍s c f r t 环路的初始 化逻辑设计实现，介绍旁路f i f o 的实现，介绍发送和接收存储器的实现，介 绍发送和接收数据的优先级判断机制的实现，介绍地址解码和多路复用的实现， 介绍c p c i 总线接口的常用实现方法以及如何利用电子设计自动化e d a 设计技 术在片上可编程系统s o p c 中实现c p c i 总线接口。整个接口设计紧凑，在一 块f p g a 器件内实现了全部逻辑设计，实现了用于多机互联并高速串行实时通 信的s c i r t 节点电路。 1 4 论文组织结构 以下为本文结构安排各内容概要： 第一章：绪论。概述了相关领域的背景情况，说明项目的背景并提出本 文的研究内容。 第二章：s c i r t 协议综述。介绍s c i r t 协议与s c i 协议的比较及对实 时通信特性进行分析。指出s c i r t 协议在实时通信方面的特点。 第三章：数字硬件开发设计基础。本章分别对数字系统硬件设计的方法、 3 基于f p g a 的s c i r t 节点的研究与实现 硬件描述语言、f p g a 基础知识和设计流程、i p 核的概念、x i l i n xx r l r t e x i ip r o f p g a 、x i l i n xs o p c 集成开发环境e d k 及f c 高速串行通信卡硬件开发平台等 加以简单介绍。本部分是设计的技术基础。 第四章：s c i r t 接口卡的整体逻辑架构。本章主要介绍在使用s o p c 方 案时，s c i r t 接口卡的整体逻辑，并介绍了基于p o w e r p c4 0 5 的嵌入式系统和 c p c i 接口的实现。 第五章：s c i r t 接口内部详细的f p g a 逻辑设计与实现。本章将详细介 绍s c i r t 接口逻辑的设计，详述介绍内部各个功能模块的实现，传输帧格式的 设计及基本的工作流程。本部分是论文的核心部分。 第六章：系统测试及性能分析。本章将对系统进行验证与测试，给出了 测试结果并对测试结果进行了分析。本部分是论文的重要组成部分。 第七章：结束语。对论文所做的工作进行了总结，指出了设计中存在的 不足之处，强调了今后的工作和努力的方向。 4 第二章s c i r t 协议及其标准综述 2 1s c i 协议 随着计算机应用领域的拓展与加深，对计算机性能的要求越来越高。 s c i ( s c a l a b l ec o h e r e n ti n t e r f a c e 可扩展一致性接口) 的出现克服了总线技术 的不足，大大改善了信息交互的效率，其带宽满足了系统间的互连要求，成为 先进互连技术的代表。目前s c i 总线已被应用于集群计算机互联，并受到i 蹦、 s u n 、f u j i t s u 、s i e m e n s 等主要高性能计算机供应商的支持嘲，在美国第四代战 斗机的研制中，s c i 也是主要的候选者之一，用于支持航空电子设备的互联口m 1 。 2 1 1s c i 节点结构及运行机制 s c i 协议为每个s c i 节点主机定义了三大组成部分( 图2 _ 1 ) ：接收部分( 弹 性缓冲器地址解码器) 、传输部分( 旁路队列、多路选通器编码器) 、队列 部分( 输入队列、输出队列) 。输入队列和输出队列可同时进行收发数据包的 操作【1 2 1 1 1 3 1 删。 图2 - 1s c i 节点结构 其工作原理为：当数据包到达某s c i 节点后，节点的地址解码器先对包进 行地址解析：如果该包是发给本节点的则送入输入f i f o 中等待处理，否则通 过旁路f i f o 转发给下一个节点。在节点的输出端，待输出的数据包存储在输 5 基于f p g a 的s c i r t 节点的研究与实现 出f i f o 中，只有当旁路f i f o 为空时节点才能输出包。为了清空f i f o ，可以 在数据包之间插入空闲包。另外，输入和输出f i f o s 还能匹配节点较低的处理 速度和链路的高速传输。 2 1 2s c i 环的拓扑结构 s c l 支持灵活的拓扑结构，最基本的拓扑结构是环。与传统的环不同，s c i 可支持多对节点间消息的并发传输。另外，环形拓扑既可以采用顺序连接，也 可以采用交叉连接的方式。前者的布线比较长，而后者能极大的缩短布线的长 度，适合空间比较小的环境，如图2 2 和2 3 。s c i 还能通过桥或交换机实现 更高性能的互连，也可以通过具有多个s c i 接口的节点构成2 dm e s h ，3 dm e s h ， 和蝶形等更为复杂的拓扑结构【1 7 1 2 7 1 。 图2 - 2 环的顺序连接 图2 - 3 环的交叉连接 2 1 3s c i 协议对实时任务支持的不足之处 尽管s c i 协议在许多方面有着非常优秀的特点，但在满足实时性实施任务 方面，还需要有进一步的性能扩展和改进，这主要包括以下两个方面： 对实时任务的支持有限 s c i 节点单元中的各个缓冲区采用的f i f o 队列，而没有采用优先权队列。 这样就很容易在具有优先级的实时系统中，s c i 节点在接收和发送数据方面存 6 第二章s c i r t 协议及其标准综述 在着输出输入数据优先级倒置现象，可能使优先级低的包比优先级高的包先传 输。 对容错性的支持有限 为提高节点的可靠性，考虑设计具有冗余度的节点单元；为提高其纠检错能 力，考虑将1 6 位的c r c 进一步增加为3 2 位。 而所有这些不足都将在s c i r t 的实时扩展版本s c i r t 协议中得到解决。 2 2 实时控制系统和实时通信网络特点 从计算机系统对于外界输入的响应角度，计算机系统可分为实时系统和分 时系统。分时系统强调的是计算结果逻辑上的正确性，平均响应速率，公平性 等指标；而在实时系统中，除了要完成执行动作逻辑上的要求之外，还必须满 足执行动作完成时间的要求【引1 1 2 9 j 。 实时系统是满足下面两个条件的系统： 计算的正确性不仅仅依赖于结果逻辑上的正确，而且依赖于结果产生的 时间。 若不能满足系统的定时要求则系统失败 从系统开发者的角度看，实时系统是具有明确定时要求的系统。在分时系 统中，系统设计者追求的是平均响应时间、平均吞吐量和公平性；而在实时系 统中，系统设计者追求的是确定性的定时行为( 可分析性和可预见性) 、容错能 力、安全性和较高的资源利用率( 但是不能以牺牲系统的可预见性为代价) 。此 外，实时系统的一个重要特点是具有优先权，即在系统发生严重过载的情况下， 即使放弃优先权较低的任务的处理也必须满足较高优先权任务的定时要求( 分 时系统在系统发生过载时，性能将急剧下降) 。因此实时系统中，公平性不是考 虑的主要目标。 实时控制系统中，处理器节点通过网络互连，因此，通信网络的特性：网络 上传输消息的最大延迟、系统的最大吞吐量、系统过载情况下较高优先权消息 的可靠传输等在很大程度上决定了实时控制系统的性能，实时通信网络应该提 供给系统设计者下列服务： 1 ) 在最坏情况下，消息的传输延迟。 7 基于f p g a 的s c i r t 节点的研究与实现 2 ) 网络最大吞吐量。 3 ) 具有足够的优先权，从而支持高度的任务可调度性。 4 ) 系统配置的灵活性和可扩展性。 5 ) 可靠性的支持。 2 3 s c i ，r t 的基本特点和标准 2 3 1 s c i r t 协议特点 s c f r t ( i e e ep 1 5 9 6 6 ) 是为s c i 满足实时应用的要求而制定的接口标准， 目前还处在标准制定过程之中。在与s c i 协议保持最大兼容性的同时，s c f r t 提供了确定性的行为；与比率单调算法( r a t em o n o t o n i cs c h e d u l i n gt h e o r y ) 兼容 的冲突和排队协议；增强的容错能力和冗余配置s c f r t 的设计意图是在s c i 标准的基础上建立一个适合实时应用的互连系统。因此s c f r t 主要设计考虑是： 确定的定时特性( 可分析性和可预见性) ，更低的延时，容错能力，安全性和较 高的资源利用率( 不以牺牲可预见性为代价) 【1 5 】【1 8 】【i i 】【8 】。 1 ) 基于优先权的抢占式冲突和排队协议，这要与比率单调算法相适应。 2 ) 既支持基于优先权的共享内存体系也支持消息传递体系。 3 ) 标准的全局时钟同步方法。 4 ) 单个位硬错误的检错和纠错。 5 ) 支持出错重试协议的硬件子操作。 6 ) s c f r t 所支持的物理拓扑结构与s c i 一样，并且两者有相同的逻辑链路 层的事务类型( 如读、写、移动、锁定等) 2 3 28 c i r t 协议标准 s c f r t 是基于s c i 协议的三层结构：物理层，逻辑链路层和可选择的缓存一 致协议。物理层规定接口引脚定义，互连介质和拓扑支持等；逻辑链路层规定s c i 数据包的格式和事务类型以及与比率单调算法兼容的任务调度的支持；可选的 缓存一致协议与s c i 相同。下面我们通过s c i r t 与s c i 的对比来阐述s c f r t 对实时应用提供的支持。 0 第二章s c i r t 协议及其标准综述 i s c i r t 接口 s c f r t 既支持并行互连也支持串行互连。图2 一- 4 给出s c i r t 引脚定义及 与s c i 的对比。 毗_ _ 仁 = 时* 一 籼一 佣朋r p 一 i 霍 井行j t 奉 9 c i ，i l r 竹j 铳 i 詹同逻铷 一_ i 优毙投队列甓控制坦锶 i 歪遭琢幼薯i 接收懈动曩 一 l 纠硼l 一 图2 4s c i r r 节点接口模型 图中斜体字部分表示s c i r t 相对于s c i 多提供的引脚。s c i f r t 的并行链 路中包括1 6 位数据线，1 位时钟线，l 位标志线( 与s c i 一致) 并且增加了l 位 备用时钟线和1 位校验线，因此采用差分方式传输的s c i r t 节点总共需要8 0 条引脚。串行方式传输则只需要2 对引脚。s c i i 玎的地址长度为“位，属于 6 4 位体系结构，地址高1 6 位作为s c i r t 节点标识，共可寻址6 4 k 个节点，低 4 8 位用作节点内部寻址，s c i r t 的数据宽度并未限制，但通常以1 6 的整数倍 字长发送。 为了更好地支持实时传输和多任务调度，s c i r t 节点接口采用了基于优先 权的缓冲队列。由图2 - 5 可见s c i r t 和s c i 都采用了接收队列，发送队列和 旁路队列，区别在于前者是优先权队列，后者是f i f o 队列。使用优先权队列 是为了适应实时系统的需要；在节点发送由内部逻辑产生的数据包时，输入数 据包可能同时到来，优先权队列存储的作用就是根据这些数据包的优先权决定 是否保存它们。输入输出都采用优先权队列可以使得节点处理速率和s c i r t 链 路传输速率相适应。 优先 韧站佗 一咐- 优先 州 段 投 接收 挎锚及钕客弩存i丝避 队列 曩嘱i骨蠢 队列 戡压帆瓴茜谭1 - i 一望用荷蕾一l 卜蛾 l 毒&h 黼 q p i 甲o 控牧 队列 ：堕l 竺! 竺 拽朋茂扶杰寄存馨 p l p d 啦j 毒 队碍 t 妞h 皇! 苎堡登苎 1 重避曩 糖一曩l r r i 同嚼翰鼽列h 冲- 铽i 朋窭i 肿 茸l 八簟蔫斟董_ - 入健_ 图2 - - 5s c i r t 与s c i 接口模型对比 2 s c i r t 互连介质 鲫 i 甘啊_ 基于f p g a 的s c f r t 节点的研究与实现 s c i r t 既支持高速，短距离的并行互连也支持长距离的串行互连。互连的 范围支持从数十厘米的背板总线到十几米的l a n ，s c i r t 物理层链路采用如下 形式命名： 2 0 d e 5 0 0 ( 差分e c l ) 支持接插在系统背板上的高性能接口板和连接所有 物理层数据包的电缆，传输距离可以扩展到3 0 米。符号通过差分驱动器和接收 器以并行方式传输。如前所述，并行版本的s c i r t 较s c i 增加了两个信号，分 别作为备用时钟和校验用，使s c i r t 在可靠性的支持上得到了增强。 2 - f o 1 2 5 0 光纤链路支持数十至数千米的长距离的高速低延时通信。低成 木的l e d 可用在短距离的数据传输率小于i g b p s 的通讯链路中。高成本的单模 激光器和单模光纤可用于长距离的通讯链路中。 3 s c i r t 数据包 s c i r t 的数据包由一系列的符号( s y m b 0 1 ) 组成，每个符号1 6b i t ，数据包包 括包头，允许长度的数据以及校验符号。s c i r t 的低延迟特性是由它的字节寻 址所决定的。这使得数据包寻址可以完全由底层硬件完成而不需要高层协议软 件的介入，从而极大地降低了传输延时( 并行版本为2 n s ，串行版本为1b i t 延时 或i n s ) 。s c i r t 保持了与s c i 协议最大程度的兼容性。因此，在数据包格式的 定义上，发送数据包，回声数据包等基本保持了一致，但是空闲数据包则有很 大不同，主要体现在优先权的支持上面。s c f r t 空闲符号包括以下三个部分： 筑l 空蝈符号 zliiil，illill 辩，耵空街符号1 优先权i c f l c c l 1 - 1及喇投瞳日i i_i i - - o1il5 图2 6s c i r t 与s c i 空闲符号结比 ( 1 ) 优先权：8 b i t 的优先权域提供了多达2 5 6 级优先权的支持，而s c i 空闲 数据包中的2b i ti d l e i p r 只能提供四级优先权。 ( 2 ) 流控：3 b i t 的流控域提供了系统流量控制( 环路计数位和通过节点位) 所需要的必要信息，并且用于在相同优先权等级中提供公平性。 ( 3 ) 汉明码：5 b i t 的汉明码提供了必要的检错支持，保护空闲符号的损坏能 够及时被发现从而保证s c i r t 系统的可靠性。 1 0 第三章数字系统硬件开发基础 3 1 数字系统硬件设计概述 本章对本课题设计的相关开发基础知识加以简介，主要有数字系统硬件设 计的方法、硬件描述语言、f p g a 基础知识与设计流程、p 核的概念、v t r t e x i i p r of p g a 芯片、x i l i n xs o p c 集成开发环境e d k 及f c 高速串行通信卡硬件开 发平台等相关内容【1 3 1 1 2 2 1 3 。 3 1 1 传统的硬件电路设计方法 在计算机辅助电子系统设计出现以前，人们一直采用传统的硬件电路设计 方法来设计系统的硬件。这种硬件设计方法主要有以下几个特征【2 】： ( 1 ) 采用自下而上( b o t t o m u p ) 的设计方法 这种方法的主要步骤是：根据系统对硬件的要求，详细编制技术规格书， 并画出系统控制流图；然后根据技术规格书和系统控制流图，对系统的功能进 行细化，合理地划分功能模块，并画出系统的功能框图；接着进行各功能模块 的细化和电路设计；各功能模块电路设计、调试完成后，将各功能模拟的硬件 电路连接起来再进行系统的调试，最后完成整个系统的硬件设计。 ( 2 ) 采用通用的逻辑元器件 设计者总是根据系统的具体需要，选择市场上能买到的逻辑元器件，来构 成所要求的逻辑电路，从而完成系统的硬件设计 ( 3 ) 在系统硬件设计的后期进行仿真和测试 仿真和测试通常只能在后期完成，系统硬件设计完以后才能进行。因为进 行仿真和调试的仪器一般为仿真器、逻辑分析仪和示波器等，因此只有在硬件 系统已经构成以后才能使用。系统设计时存在的问题只有在后期才能较容易发 现，这样就对系统设计人员有较高的要求。一旦考虑不周，系统设计存在较大 缺陷，那么就有可能要重新设计系统，使得设计周期大大加长。 ( 4 ) 主要设计文件是电原理图 系统完成后所形成的硬件设计文件，主要是由若干张电原理图构成的文件。 l l 基于f p g a 的s c i r t 节点的研究与实现 电原理图中详细标注了各逻辑元器件的名称和互连的信号连接关系。该文件是 用户使用和维护系统的依据。对于小系统，这种电原理图只要几十、几百张就 行了。但是，如果系统较大，那么这种电原理图可能要有几千、几万张，甚至 更多。如此多的电原理图给归档、阅读、修改和使用都带来了极大的不便 【1 7 2 0 2 2 1 。 3 1 2 用硬件描述语言( h d l ) 的硬件电路设计方法 硬件描述语言【3 删( h d l ：h a r d w a r ed e s c r i p t i o nl a n g u a g e ) 是一种用形式化 方法来描述数字电路和设计数字逻辑系统的语言数字逻辑电路设计者利用这 种语言可以从上层到下层( 即从抽象到具体) 逐层描述自己的设计思想，用一 系列分层的模块来表示极其复杂的数字系统【9 】【1 6 】【捌。 目前，最常用的两种标准化硬件描述语言为：v h d l 和v e r i l o gh d l 。它们 的共同特点是利于由顶向下设计，利于模块的划分与复用，可移植性好，通用 性好，设计不因芯片的工艺与结构的变化而变化，更利于向a s i c 的移植。 v h d l 描述语言层次较高，不易控制底层电路，因而对v h d l 综合器的综 合性能要求较高，而且v h d l 入门较难，因为v h d l 不很直观，需要有a d a 编程基础。而v e r i l o g 拥有更广泛的设计群体，成熟的资源也远比v h d l 丰富， 而且它易于掌握，语言风格类似于c 语言。 v e r i l o g 较为适合系统级( s y s t e m ) 、算法级( a l o g r i t h e m ) 、寄存器传输级 ( r t l ) 、逻辑级( l o g i c ) 、门级( g a t e ) 和电路开关极( s w i t c h ) 的设计，而 对于特大型( 千万门级以上) 的系统级( s y s t e m ) 设计，则v h d l 更为适合。 由于两种语言仍处在不断发展的过程中，它们都会逐步地完善自己 3 1 3i p 核 i p ( i n t e l l e c t u a lp r o p e r t y ) 就是常说的知识产权。m 核模块有行( b e h a v i o r ) 、 结构( s t r u c t u r e ) 和物理( p h y s i c a l ) 三级不同程度的设计，对应于描述功能行 为的不同可将其分为三类：即毖( s o f ti pc o r e ) 、完成结构描述的磁( f i r m i pc o r e ) 和基于物理描述并经过工艺验证的至壁越c h a r di pc o r e ) 【1 5 2 0 。 软核( s o f ti pc o r e ) 第三章 数字系统硬件开发基础 i p 软核通常是用h d l 文本形式提交给用户，它要经过r t l 级设计优化和功 能验证，其中不包含任何具体的物理信息。据此，用户可以综合出正确的门电 路级设计网表，并可以进行后续的结构设计，具有很大的灵活性，借助于e d a 综合工具可以很容易地与其他外部逻辑电路合成一体，根据各种不同半导体工 艺，设计成具有不同性能的器件。软i p 内核也称为虚拟组件( v c v i r t u a l c o m p o n e n t ) 硬核( h a r di p c o r e ) i p 硬核是基于半导体工艺的物理设计，已有固定的拓扑布局和具体物理工 艺，并已经过工艺验证，具有可保证的性能提供给用户的形式是电路物理结 构掩模版图和全套工艺文件，是可以拿来就用的全套技术。 固核( f i r mi p c o r e ) 口固核的设计程度则介于软核和硬核之间，除了完成软核所具有的设计外， 还完成门级电路综合和时序仿真等设计环节。一般以门级电路网表的形式提供 给用户。而选择口模块设计时，一般要考虑的因素有：i p 与目标系统的配合程 度、评估m 模块的品质、集成的方便程度以及可重用性，并考虑i p 开发者提 供的技术支持程度等。 3 2f p g a 简介 可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步，从早期的 只能存储少量数据，完成简单逻辑功能的可编程只读存储器( p r o m ) 、紫外线 可擦除只读存储器( e p r o m ) 和电可擦除只读存储器( e e p r o m ) 发展到能完 成中大规模的数字逻辑功能的可编程阵列逻辑( p a l ) 和通用阵列逻辑( g a l ) 。 今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的现场可编程 逻辑器件( f p g a ) 和复杂可编程逻辑器件( c p l d ) 。新一代的f p g a 甚至集 成了中央处理器( c p u ) 或数字处理器( d s p ) 内核，在_ 片f p g a 上进行软 硬件协同设计，为实现片上可编程系统( s o p c ：s y s t e mo np r o g r a m m a b l ec h i p ) 提供了强大的硬件支持【3 1 4 州 基于f p g a 的s c f r t 节点的研究上：i 实现 3 2 1f p g a 概述 简化的f p g a 基本由6 部分组成【5 】：可编程输入输出单元、基本可编程逻 辑单元、嵌入式块r a m 、丰富的布线资源、底层嵌入功能单元和内嵌专用硬核 【5 】【1 7 】【2 3 】，如图3 - - 1 所示。 底层嵌入 功能单元 丰富的 布线资源 可绽程5 基本可编程 z ，o 单元逻辑单元 i 一_ - _ _ ii _ _ 一i 罾 f 璺- - 门ii _ n 一_ - l - l l - ii | l _ i 1 | liu - i _ u - i 、瓣密鼋国涨迎b 出譬 i i 几iiif 1 _ ii 一_ lli _ _ il | j l i l ul l uiii 嗣嗣 iiii _ iii _ _ _ _ _ 一 图3 - - 1 可编程逻辑器件的结构原理图 内嵌专用硬核 趣r dc 0 鹏 ( 1 ) 可编程输输出单元 输入输出单元简称i o 单元，它们是芯片与外界电路的接口部分，完成不 同电气特性下对输入输出信号的驱动与匹配需求。为了使f p g a 有更灵活的应 用，目前大多数f p g a 的i o 单元被设计为可编程模式，即通过软件的灵活设 置，可以匹配出不同的电气标准与i o 物理特性；可以调整匹配阻抗特性，上 下拉电阻；可以调整输出驱动电流的大小等。 ( 2 ) 基本可编程逻辑单元 基本可编程逻辑单元是可编程逻辑的主体，可以根据设计灵活地改变其内 部连接与配置，完成不同的逻辑功能。f p g a 一般是基于s r a m 工艺的，其基 本可编程逻辑单元通常是由查找表( l u t ：l 0 0 ku pt a b l e ) 和寄存器( r e g i s t e r ) 组成的。查找表一般完成纯组合逻辑功能。f p g a 内部寄存器结构相当灵活， 1 4 第三章数字系统硬件开发基础 f p g a 中一般依赖寄存器完成同步时序逻辑设计。比较经典的基本可编程单元 配置为一个寄存器加一个查找表。但是不同厂商的寄存器和查找表的内部结构 有一定的差异，而且寄存器和查找表的组合模式也不同。 ( 3 ) 嵌入式块r a m 大多数f p g a 都有内嵌的块r a m ( b l o c k 删) 。f p g a 内部嵌入可编程 r a m 模块，大大地拓