数字逻辑与系统函授自学指导书.doc

数字逻辑与系统函授自学指导书20032004第2学期教师：张宇威数字逻辑与系统课程是通信、电子、自动化和计算机等专业的技术基础课，是一门实践性很强的课程。其任务是使学生掌握数字逻辑与系统的工作原理和分析方法，能对主要的逻辑部件进行分析和设计，学会使用标准的集成电路和高密度可编程逻辑器件，掌握数字系统的基本设计方法，为进一步学习各种超大规模数字集成电路的系统设计打下基础。课程的主要内容包括数字逻辑基础和数字电路两个部分，学生自学时应把握好这两条贯穿整个课程的主线。数字逻辑基础是研究数字电路的数学基础，要求学生明确数字电路中逻辑变量的概念，掌握逻辑代数（布尔代数）的基本运算公式、定理，能够熟练对逻辑函数进行化简。数字电路是解决逻辑问题的硬件电路，包括组合逻辑电路和时序逻辑电路两种基本形式。对于每一种电路形式，要从基本单元电路入手，熟悉其常用中规模集成电路的原理及使用方法，掌握数字电路（组合和时序电路）的分析和设计方法，并了解数字系统的现代设计方法。全书共分9个章节，要求熟练掌握第一至第六章以及第七章前三节内容，八、九章可做一般了解。一、主要内容与学习要求第一章、数字逻辑基础数字逻辑基础是研究数字电路的数学基础，本部分首先讨论数字系统中数的表示方法及常用的几种编码，然后介绍逻辑代数的基本概念和基本理论，说明逻辑函数的基本表示形式及其化简。在本章中，要求学生：掌握常用的数制二进制、十进制、十六进制的相互转换；了解二进制数的原码、反码及补码的表示方法； 掌握常用的编码及它们与二进制数间的相互转换； 熟悉逻辑代数的基本定律与规则； 掌握逻辑函数的表示方法及各种表示方法之间的相互转换； 熟练掌握代数法和卡诺图法化简逻辑函数。重点：1、数字电路的特点数字电路处理的是不连续的数字信号，只有逻辑高和逻辑低两种状态。主要研究电路输入和输出间的逻辑关系。 逻辑代数（布尔代数）是分析逻辑电路的数学工具。 数字电路中采用二进制计数，只有0、1两个数码。由于数字电路研究日常生活中的逻辑问题，即不考虑事件的大小，而只考虑事件的有无及其因果关系。因而数字电路中的数没有大小的概念，而是代表事件的两种相互对立的矛盾状态。例如描述考试这一问题，通过用1表示，不通过用0表示。可见二进制数0与1，不具备数学中1、2、3等数字大小的含义，而是表示两种对立的逻辑状态。2、数制与数制转换常用数制有十进制、二进制、八进制和十六进制。在日常生活中，我们习惯于用十进制数，而在数字系统中多采用二进制，有时也采用八进制和十六进制。不同数制有不同的基数、位权和进位方式。基数位权进位十进制0、1、2、3、4、5、6、7、8、910i逢10进一二进制0、12i逢2进一八进制0、1、2、3、4、5、6、78i逢8进一十六进制0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F16i逢16进一3、常用编码常用的有自然二进制码、格雷码、二十进制码等。二十进制编码（Binery Coded Decimal Codes）简称BCD码。它用二进制代码对十进制数的各个数码进行编码。二十进制编码有很多，最常用的是8421BCD码。4、逻辑代数基础逻辑代数的基本公式反映了二值逻辑的基本思想，是逻辑运算的重要工具，也是学习数字电路的必备基础。逻辑代数有三个基本规则，利用代入规则、反演规则和对偶规则使逻辑函数的公式数目倍增。5、逻辑问题的描述逻辑问题的描述可用真值表、函数式、逻辑图、卡诺图和时序图，它们各具特点又相互关联，可按需选用，它们之间的转换关系见图1-1所示。图1-1 逻辑电路的描述方法卡诺图真值表标准式一般式卡诺图真值表逻辑图逻辑图表达式简化变简化变展开填图换换时序图6、图形法化简逻辑函数利用卡诺图的逻辑相邻性对逻辑函数进行简化。若图中两个相邻的方格均为1，则这两个相邻的最小项的和将消去一个变量，若图中四个相邻的方格均为1，则这四个相邻的最小项的和将消去两个变量，依此类推，几何相邻的2i（i = 1、2、3n）个方格为1，则2i个相邻的最小项的和将消去i个变量，这样可使逻辑函数得到简化。难点：1、给定逻辑函数，如何将逻辑函数化为最简逻辑函数化简可选择代数法与图形法（卡诺图法）。用代数法化简逻辑函数，要求熟练掌握逻辑代数的基本公式和规则，熟练运用四个基本方法并项法、消项法、消元法及配项法对逻辑函数进行化简。图形法比较适合于具有三、四变量的逻辑函数的简化。用图形法化简逻辑函数时，一定要注意卡诺图的循环邻接的特点，画包围圈时应把每个包围圈尽可能画大。第二章、逻辑门电路基本逻辑门是构成数字电路的单元电路，集成逻辑门主要有双极型集成逻辑门和MOS集成逻辑门。本章要求学生了解TTL及CMOS门电路的电路结构及工作原理；掌握TTL门电路的逻辑功能、外特性及典型应用。重点：1、基本逻辑门基本逻辑运算有与、或、非三种，在此基础上可复合出与非、或非、异或、同或等逻辑关系。每一种逻辑关系分别由相应的逻辑门来实现，如与门实现与的逻辑关系，异或门实现异或关系。要求熟练掌握各逻辑门的逻辑关系和逻辑符号。2、集成电路的分类集成电路按其内部有源器件的不同可分为两类：双极型晶体管集成电路和绝缘栅场效应管集成电路。常见的双极型电路有TTL、ECL、HTL和I2L等几个系列，MOS电路则包括PMOS、NMOS和CMOS三种。目前应用较广的有TTL、ECL和CMOS电路。TTL电路驱动能力强，工作速度中等，但功耗大、集成度低；CMOS电路则具有集成度高、功耗低的特点，其子系列HCMOS的工作速度可与TTL相当；ECL电路的工作速度最快，广泛用于数字通信系统等高速且干扰小的电路中。3、TTL电路的使用规则（1）TTL电路典型电源电压为+5V5%。（2）闲置输入端的处理。由TTL器件的电路结构可知，输入端悬空相当于接逻辑“1”电平，在小规模集成电路实验时允许悬空处理，但是容易受到外界干扰，破坏电路功能。所以在时序电路或复杂的数字系统中，闲置输入端应根据逻辑功能的要求接至相应电平，不允许悬空。（3）输出端处理。采用推拉式输出结构的TTL电路，其输出端不允许并联使用，否则，会导致电路逻辑功能混乱，甚至损毁器件。集电极开路OC门和三态门除外。此外，TTL电路的输出端不允许直接接地或电源。但有时为了使后级电路获得较高的输出电平，允许输出端通过电阻与电源相连。难点：对于本章的学习，同学们应从实际应用的角度出发，掌握集成电路的使用规则，不要求分析具体电路。第三章、组合逻辑电路组合逻辑电路是数字电路的一个重要部分。本章在掌握了第二章基本逻辑门电路的基础上，进一步研究由门电路构成的常用组合逻辑模块，进而掌握组合逻辑电路的分析方法与设计方法。要求学生：掌握常用中规模组合逻辑器件的逻辑功能及使用方法；正确理解常用中规模组合逻辑器件的工作原理；一般了解组合逻辑电路的竞争与冒险。掌握组合逻辑电路分析和设计的基本方法；重点：1、组合逻辑电路的特点（1）组合逻辑电路某时刻的输出仅决定于该时刻的输入，与电路原状态无关。（2）无输出反馈到输入的回路 ；（3）由基本逻辑门构成，不含记忆元件。2、常用组合逻辑模块常用的组合逻辑模块包括：加法器、比较器、编码器、译码器、数据选择器与数据分配器。加法器：算术运算是数字系统的基本功能,更是计算机中不可缺少的单元.而加法器就是实现算术运算功能的基本逻辑组件。分为半加器和全加器。（1）半加器不考虑低位进位，将两个一位二进制数相加求得和并向高一位进位的运算称为半加。完成半加功能的逻辑电路称为半加器。（2）全加器考虑低位进位，将低位的进位位与两个一位二进制数相加求和并向高一位进位的运算称作全加。完成全加功能的逻辑电路称为全加器。常用的加法器芯片有74LS283。数值比较器：能对两组同样位数的二进制数进行数值比较且判断其大小的逻辑电路称数值比较器。常用的比较器芯片有74LS85。编码器：编码即将某种代码或电位信号转换成二进制码，能实现编码功能的逻辑电路称为编码器。常用的编码器芯片有74LS147、74LS148。（1）优先编码器优先编码器允许几个输入端同时加上信号（高电平或低电平），电路只对其中优先级别最高的信号进行编码。（2）二十进制编码器二十进制编码器可对10个输入信号（代表十进制数的十个状态）进行编码，输出相应的BCD代码。译码器：译码是将二进制代码翻译成它所代表的某特定信息，译码是编码的逆过程。完成译码功能的逻辑电路称为译码器。常用的译码器芯片如74LS138、74LS139、74LS247。（1） 二进制译码器 二进制译码器是将n位二进制代码的2n个状态按原意进行翻译，输出对应的信号。常见的有3-8译码器、2-4译码器等。(2)二十进制译码器可将BCD码翻译成十个对应的输出信号的译码器称为二十进制译码器。它有四个输入端和十个输出端，所以又称4线10线译码器。(3)数字显示译码器能直接驱动数字显示器的译码器称显示译码器。常用的显示译码器是能驱动七段数码管的BCD七段字形译码器，它可以把输入的二十进制代码转换成七段显示管所需要的输入信息。数据选择器：数据选择器可等效于一个单刀多掷开关，其功能是通过地址代码从多个数字信号中选择任何一个需要的信号输出。常用的数据选择器芯片如74LS151、74LS153。3、组合逻辑电路的分析组合逻辑电路的分析是描述已知组合电路的功能。通常组合电路分析的步骤为：（1）由已知组合电路求函数表达式；（2）化简函数表达式（可用代数法或图解法进行化简）；（3）列出真值表；（4）描述电路功能。4、组合逻辑电路的设计组合逻辑电路的设计是分析的逆过程，它根据预定的设计要求设计出能满足要求的实际组合逻辑电路。可以用经典法，即用小规模集成电路（SSI）进行设计，也可以用组合逻辑模块（MSI）进行设计。经典法的设计步骤为：（1）将设计要求转化为逻辑关系并列出真值表这一步十分重要，关键是根据设计要求确定输入变量、输出变量及输入输出的逻辑关系并进行逻辑赋值。列写真值表时要注意是否包含无关项。（2）简化函数根据得到的真值表可用代数法或卡诺图法进行简化。（3）根据化简结果及所用门画出逻辑电路用MSI设计组合逻辑电路的步骤逻辑电路适当形式的函数式逻辑函数设计要求用MSI模块设计步骤为：重点：掌握组合逻辑电路分析和设计的基本方法；掌握用中规模组合逻辑器件组成的组合电路的分析和设计方法。第四章、触发器触发器是构成时序逻辑电路的记忆单元。在本章要求学生：掌握集成双稳态触发器的功能、特性方程、状态转换图、状态转换真值表；理解电平触发器、主从触发器、边沿触发器的特点；了解触发器的结构及工作原理。重点：1、触发器的特点及分类触发器具有两个稳定的状态0和1。在不同的输入信号作用下，触发器可以置成0，也可以置成1。当输入信号消失后，它能保持其状态不变。它与组合逻辑电路不同，触发器的输出不仅与信号输入有关，而且还与它原来的状态有关，即具有记忆功能，是构成时序电路的基本单元。按触发方式分类有：电位触发方式、主从触发方式、边沿触发方式。按逻辑功能分类有：R-S触发器、 D触发器、 J-K触发器、T触发器。2、触发器功能的描述方法触发器的逻辑功能是指触发器的次态与现态以及输入信号之间的逻辑关系。描述触发器的逻辑功能常用以下几种方法。（1）状态转换真值表与激励表状态转换真值表：表示次态与现态及输入信号之间关系的表格。说明不同信号作用下，次态与现态的关系。激励表：表示由现态到次态转换时，输入信号应满足的条件。即由次态和现态决定输入信号的表格。（2）特征方程：次态与现态及输入信号之间的逻辑表达式。（3）状态转换图：状态转换图是以图形的方式描述触发器状态转换的规律。它用两个圆圈分别代表触发器的两个状态，状态的转换用带箭头的曲线表示。箭头的始端是现态，箭头指向的一端是次态。激励条件标在曲线旁边。（4）时序图：用波形图说明触发器次态与时钟脉冲、输入信号及现态之间的对应关系。3、触发器功能的转换主要掌握如何将JK触发器转换为D触发器及T触发器。难点：掌握集成双稳态触发器的功能、特性方程、状态转换图、状态转换真值表。 第五章、时序逻辑电路数字逻辑电路可分为两类：一是组合逻辑电路，简称组合电路；二是时序逻辑电路，简称时序电路。时序电路又分为同步时序电路和异步时序电路。本章主要研究同步时序电路的分析与设计方法。教学要求：掌握同步时序逻辑电路的分析方法，能较熟练的分析同步时序逻辑电路的逻辑功能；掌握同步时序逻辑电路的设计方法，能较熟练的设计同步时序电路；理解组合电路与时序电路的区别。重点：1、时序逻辑电路的特点所谓时序就是电路的状态与时间顺序之间的密切关系，预定操作是按时间顺序逐个进行的。时序电路与组合电路的区别是：时序电路在某一时刻的输出不仅取决于该时刻电路的输入，还取决于该电路原来的状态（触发器的状态），而组合电路在某一时刻的输出仅仅取决于该时刻电路的输入。时序电路又分为同步时序电路和异步时序电路。（1）同步时序电路：电路中有一个统一的时钟脉冲源，存储电路里所有触发器的状态变化，都在同一个时钟脉冲CP作用下同时发生。在电路结构上，存储电路中各触发器时钟脉冲端接同一个时钟脉冲源。时钟脉冲对存储电路的更新起着同步作用，故称这种电路为同步时序电路。（2）异步时序电路：电路中没有统一的时钟脉冲，即使有时钟脉冲，也不起同步作用，而是作为输入变量之一作用于电路。2、状态转换表的化简判断状态等价，能应用观察法及隐含表法对状态转换表进行化简。3、时序逻辑电路的分析组合电路由各种门电路组成，存储电路由受同一时钟控制的各种触发器组成。由于电路完成的逻辑功能不同，所以具体结构也有很大的区别。同步时序电路分析的一般步骤如下：（1）分析电路的结构与组成，确定输入输出信号及触发器的类型；（2）写出电路的输出函数和各个触发器的控制函数；（3）写出触发器的状态方程；（4）作出电路的状态转换表和状态转换图；（5）作出时序波形图；（6）确定电路的逻辑功能和特点。4、同步时序电路的设计电路的设计又称为电路的综合。设计是分析的逆过程，也就是根据实际要求，设计出具有特定逻辑功能的电路。同步时序电路设计的一般步骤如下。（1）根据要求构成原始状态转换图和原始状态转换表；（2）对原始状态转换表进行状态简化，消去多余的状态，求得最小化状态表；（3）对简化后的状态转换表进行状态分配，即状态编码，把简化后的状态转换表中的每个状态，用一个二进制代码表示；（4）选定触发器类型，编写编码后状态转换表，求出控制函数表达式和输出函数表达式；（5）绘出逻辑电路图；（6）绘出全状态转换图，并检查是否符合设计要求。若符合要求，设计完毕不符合要求，重新设计。设计过程是复杂的，同样的设计要求可能得到不同的设计结果。所以设计时要充分考虑到各种可能，力争达到最佳效果。重点：掌握同步时序逻辑电路的分析方法与同步时序逻辑电路的设计方法。第六章、常用时序模块及其应用本章主要掌握计数器和移位寄存器的功能和应用。教学要求：掌握常用同步时序电路的分析与设计；掌握中规模集成计数器和中规模移位寄存器应用。重点：1、计数器及其应用计数器是用来计算输入脉冲数目的时序逻辑电路，是数字系统中应用最广泛的基本单元之一。它是用电路的不同状态来表示输入脉冲的个数。计数器所能计算脉冲数目的最大值（即电路所能表示状态数目的最大值）称为计数器的模（M）。应用：设计任意模计数器。2、移位寄存器及其应用寄存器与移位寄存器均是数字系统中常见的逻辑模块。寄存器用来存放二进制数码，移位寄存器除具有寄存器的功能外，还可将数码移位。应用：环形和扭环形计数器。难点：由中规模计数器及中规模移位寄存器构成时序电路的分析。第七章、可编程逻辑器件PLD本章只要求掌握前三节的内容，了解可编程逻辑电路的基本结构，能够应用ROM及PLA进行电路设计。重点：1、可编程逻辑器件PLD基本结构可编程逻辑器件PLD是70年代发展起来的新型逻辑器件，相继出现了只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL和可擦写编程逻辑器件EPLD等多个品种，它们的组成和工作原理基本相似。PLD的基本结构由与阵列和或阵列构成。与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。2、.按编程部位分类PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型：（1）与阵列固定，或阵列可编程（2）与或阵列均可编程（3）与阵列可编程，或阵列固定归纳上述PLD的结构特点，列于表7-1。3、用ROM及PLA设计函数发生器，参考例题见思考题及作业。 表7-1 各种PLD的结构特点 类 型阵列输出方式与或PROMPLAPALGAL固定可编程可编程可编程可编程可编程固定固定TS,OCTS,OC,H,LTS,I/O,寄存器用户定义二、思考题和作业习题1-2、1-3、1-19、1-20习题2-15