24G射频低噪声放大器毕业论文.doc

2.4G射频低噪声放大器摘要 近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。本文主要讨论电感负反馈cascode-CMOS-LNA（共源共栅低噪声放大器）的噪声优化技术，同时也分析了噪声和输入同时匹配的SNIM技术。关键字：低噪声放大器；噪声系数；低电压、低功耗；共源共栅；噪声匹配 2.4G RF LNA Abstract:In recent years, electronics with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, so low voltage, low power analog circuit design techniques are becoming research hotspot. This paper mainly discusses noise figure optimization techniques for inductively degenerated cascode CMOS low-noise amplifiers (LNAs) with on-chip inductors. And it reviews and analyzes simultaneous noise and input matching techniques (SNIM).Key words：low-noise amplifier (LNA)；noise figure；low voltage low power；cascode； noise matching.1 引言在最近的十多年来，迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中，如：高速语音来，第3代移动通信(3G)、高速无线互联网、Bluetooth以及利用MPEG标准实现无线视频图像传输的卫星电视服务等技术是日新月异，无线通讯技术得到了飞速发展，预计到2010年，无线通信用户将达到10亿人1，并超过有线通信用户。这种潜在的市场造成了对射频集成电路的巨大需求。原来的混合电路由于不能满足低成本、低功耗和高集成度的要求，而必然要被集成度越来越高的集成电路所取代，并最终形成单片射频收发机芯片。典型的射频收发设备除了对功耗、速度、成品率等性能的要求外，还要考虑噪声、线性范围、增益等指标。在硅CMOS， BiCMOS、双极工艺、GaAs MESFET，异质结双极晶体管(HBT)，GeSi器件等众多工艺中，虽然硅CMOS的高频性能和噪声性能不是最好的，但是由于它的工艺最为成熟、成本最低、功耗最小、应用也最为广泛，且随着工艺水平的不断提高，硅CMOS的频率特性和噪声特性正在逐渐得到了改善。重要的是，只有采用硅CMOS工艺才能最终实现单片集成。因此，CMOS射频集成电路是未来的发展趋势1。近几十年来，世界各国的研究人员在CMOS射频集成电路的设计和制作方面进行了大量的研究和探索，使CMOS射频集成电路的性能不断得以改善。乐观的估计，在最近几年里，CMOS射频集成电路将彻底改变无线通信的面貌。射频接收机通常有四种结构：超外差结构、直接变频结构、宽中频变频结构、和低中频变频结构。这四种结构各有优点和缺点，接收机的结构由系统指标决定，包括系统工作频率、接收机动态范围、功耗和集成度等。图1-1所示为超外差接收机的系统框图。这是较为常用的射频接收机结构。一个完整的射频收发系统包括RF前端和基带处理部分，RF前端又称作接收器，它决定着整个系统的基本性能指标，如误码率、发射功率、信道的抗干扰能力等。而低噪声放大器(LNA)是RF前端的最前端，它直接感应天线接收到的微弱 信号，并对其放大，然后传递给后级进行处理，是整个接收通道最为关键的模块之一。因此，本文主要研究2.4GHz LAN在功耗限制和低电压条件下获得低噪声、高线性度的方法。图1-1 超外差接收机的系统框图22研究现状及存在的问题近年来，射频集成电路(RF IC)的应用和研究得到了飞速的发展，CMOS射频集成电路的研究更是成为该领域的研究热点。低噪声放大器是射频接收机中的一个关键，它位于接收机系统的第一级，决定着接收机系统的整体噪声系数。在CMOS射频接收前端，低噪声放大器大约占前端功耗的一半左右，由于低功耗和低噪声是一对矛盾，在设计时需要权衡考虑3。现在几个应用比较多的无线频段有欧洲433MHz的ISM 段，应用于手机GSM 的900MHz和1.8GHz，应用于蓝牙(Bluetooth)的2.4GHz，以及应用于WLNA的2.4GHz和5GHz，这些频率都可以用目前的CMOS工艺来实现，目前已有相应的少量产品问世。由于CMOS射频集成电路是一门比较新的研究领域，国外也是刚刚起步，这对国内的集成电路行业是一个很好的发展契机。但是，目前仍然有许多问题需要研究和解决，尤其是射频MOS管的建模问题以及高性能电感的实现。一方面是MOS管、片上电感、电容、衬底的寄生参数的提取问题，另一方面是这些参数随偏置条件和特征尺寸的缩小而变化的问题。对这些问题的研究和解决，将极大地降低射频集成电路的设计难度。电感和电容是射频集成电路中必不可少的部分，虽然它们已经可以在片上集成，但是目前它们和片外的分立电容、电感相比还有很大的差距，还不能完全满足射频电路的需要。CMOS射频集成电路面临的主要问题就是无法得到高品质因数(Q)的无源器件。片上电感Q值与电感面积成比例关系，在面积受限的情况下，大幅提高Q值尚有一定的困难1,2,4。在电路实现方面，一方面需要完善和提高各个模块的性能，另一方面，需要研究将整个前端整合到一个芯片上时各个模块之间的协同考虑和衬底的串扰问题。另外，还需要考虑功耗和可测试性的问题存在。随着特征尺寸的不断缩小，MOS晶体管的截止频率得到了提高，从而可以较为容易地实现较高工作频率的射频集成电路和提高、改善LNA电路中的各种指标。然而，特征尺寸的缩小却会带来其他方面的问题，例如随着栅长的缩小，沟道的电场场强增强，漏端电流噪声增大等等1,2。这些问题都必须认真考虑。3射频电路噪声理论和线性度分析（1.1） 噪声理论低噪声放大器位于接收通道的第一级，它的噪声特性将大大影响整个系统的噪声特性。噪声是低噪声放大器设计中的主要考虑因素，这也是低噪声放大器一词的由来。另外，从总体上来说，CMOS器件的噪声特性比双极型器件(Bipolar)或GaAs器件的噪声特性差，因此，对于CMOS低噪声放大器的设计，噪声性能的优化更是设计的重点和难点。为了进一步优化低噪声放大器的噪声系数，有必要深刻理解各元件的噪声产生机理，并精确的模拟电路中各元件产生的噪声，估计系统的输出端噪声，这对电路的设计也是十分重要的。目前，随着先进的亚微米CMOS工艺应用于射频芯片设计，MOSFET的高频噪声模型显的更为重要，对亚微米MOSFET的高频噪声进行建模也是近年来的一个研究热点，因此本文对RFIC中MOS管的高频噪声模型的并结合本文所采用的工艺进行分析总结。本章的第一节介绍噪声的基础理论；第二节则重点讨论MOSFET的高频噪声。第三章主要论述线性度的基本理论。（1.2） 噪声的表示方法噪声是一种随机变量，它来源于射频系统中的各元器件。对于随机过程，不可能用某一确定的时间函数来描述。但是，它却遵循某一确定的统计规律，可以利用其木身的概率分布特点来充分地描述它的特性。一般采用噪声电压或噪声电流的平均值、方差、功率普密度来描述。有噪系统的噪声性能可用噪声系数的大小来衡量。噪声系数定义为系统输入信噪功率比与输出信噪功率比的比值： (2.1)噪声系数常用分贝数表示： (2.2)可以看出，噪声系数表征了信号通过系统后，系统内部噪声造成信噪比恶化的程度。如果系统是无噪的，不管系统的增益多大，输入的信号的噪声都同样被放大，而没有添加任何噪声，因此输入输出的信噪比相等，相应的噪声系数为1。有噪系统的噪声系数均大于1。(2) 本文研究的器件噪声类型在射频集成电路的设计中使用到的电子器件有电阻、电感、电容、晶体管(包括双极型晶体管和场效应晶体管)等。在这些电子器件中存在的噪声，按照噪声的来源可以分为：热噪声、散射噪声(shot noise)、闪烁噪声、散弹噪声(popcorn noise)等。在本论文研究的范围内主要是考虑电阻的热噪声和MOS管的漏端沟道噪声和栅极耦合噪声。（2.1） 噪声类型在射频集成电路的设计中使用到的电子器件有电阻、电感、电容、晶体管(包括双极型晶体管和场效应晶体管)等。在这些电子器件中存在的噪声，按照噪声的来源可以分为：热噪声、散射噪声(shot noise)、闪烁噪声、散弹噪声(popcorn noise)等。在本论文研究的范围内主要是考虑电阻的热噪声和MOS管的漏端沟道噪声和栅极耦合噪声。（2.2） 热噪声图2-1 电阻的热噪声及其等效电路热噪声是导体中电荷载流子(电子、空穴)无序热运动所产生的噪声。由于几乎没有绝对零度的环境，因而导体中的热噪声无法避免。这种噪声最早是Johnson于1928年由实验观察得到，其后Nyquist又从理论角度进行了定量的分析。计算一个有噪电阻在频带宽度为B的线性网络内的噪声时，可以看作是阻值为R的理想无噪电阻与一有噪声电流源并联，或阻值为R的理想无噪电阻与一个噪声电压源串联，如图2-1所示。根据Nyquist的定义，噪声均方电压或电流的表达式为2： (2.3) (2.4)式中k为波尔兹曼常数，T为绝对温度，室温下为290K，B为带宽。当负载与信号源内阻匹配时，负载能够得到噪声的最大输出功率。若把电阻R的热噪声作为噪声源，则当此噪声源的负载与它匹配时，它所能输出的最大噪声功率，或者它的额定功率为： (2.5)由式(2.5)可知，它与电阻本身的大小无关，仅与温度和系统带宽有关。在集成电路的设计中，各种元器件不可避免的都存在一定的阻抗，因此热噪声是最为普遍存在的一种噪声。（2.3） MOS噪声模型图2-2 MOS管的简化噪声模型晶体管实际上是一个可控的电阻。尤其是MOSFET，在强反型区，表面沟道就是一个电阻，且沟道电流主要是由偏移电流构成。因而可以推断，MOSFET的噪声主要是由沟道电组的热噪声形成。由于栅电容的存在，沟道电阻的分布特性会将沿沟道方向局部产生的热噪声通过局部栅电容耦合到栅极上去。尽管产生热噪声的源只有沟道电阻，但其分布特性和与栅电容的耦合，使得用少数几个集总元件在MOS模型中表征噪声特性不那么容易。Van der Ziel考虑了沟道的分布特性提出了两个噪声源来表征的模型1。一个是接在漏源之间的电流源，记为（下标d指漏极）；另一个是接在栅源之间的电流源，记为。其等效电路如图2-2所示。漏端噪声电流的值为 (2.6)其中，是时的共源输出电导，为工艺参数，长沟道器件2/3，对于短沟器件在23之间5。栅噪声电流的均方值为： (2.7) (2.8)式中为栅噪声系数，约为4/3。由式(2.7)、(2.8)可以知道，栅噪声电流与晶体管的栅源电容和工作频率都是二次方成正比关系。栅噪声电流是通过栅源电容Cgs产生的一种非准静态效应引入得栅噪声，所以式(2.7) 与式(2.6)具有一定的相关性，通常用相关系数“c”来表示。在有关MOS噪声的讨论中，只需考虑沟道热噪声和栅漏之间的耦合噪声。在研究MOS管的噪声时，可以忽略其它噪声的影响。实际上，MOS晶体管的栅寄生电阻的热噪声、衬底寄生阻抗引入的热噪声以及沟道热噪声通过背栅调剂而引入的衬底噪声，都是不可忽略的，它们对放大器的噪声性能具有很大的影响。图2-3为考虑栅阻噪声和衬底噪声的MOS管噪声模型。图2-3 考虑栅热噪声和衬底噪声的MOS噪声模型1（3.1） 两端口网络噪声理论对于一个含有噪声的二端口网络，将噪声用一个和信号源串联的噪声电压源和一个并联的噪声电流源表示，从而将该网络看作无噪声网络。二端口网络由一个导纳为及等效的并联噪声电流源构成的噪声源驱动。见图2-4所示1,2。图2-4 有噪两端口网络和它的等效表示形式合理假设噪声源和二端口网络的噪声功率不相关，可知噪声系数的表达式为（推导过程可以参考附录A）： (2.9)考虑和之间可能的相关情形，把表示成和两个分量之和。与相关，不相关，设，可得： (2.10)公式(2.10)包括了三个独立的噪声源，每个都可以看成是一个等效电阻或电导产生的热噪声： (2.11) (2.12) (2.13)利用上面三式，可以将噪声因子用阻抗和导纳表示为： (2.14)式中，已将每个导纳分解成电导G和电纳B的和。由式(2.14)知，一旦一个给定的二端口网络的噪声特性己用它的四个噪声参数（、和）表示，那么就可以求出使噪声因子达到最小的一般条件。即只要对噪声源导纳求一阶导数并使它为零，必有： (2.15) (2.16)可见，为了使噪声因子最小，应当使噪声源的电纳等于相关电纳的负值，而噪声源的电导等于公式(2.16)的值。把公式(2.15)和(2.16)代入到公式(2.14)中，得到最小噪声因子： (2.17)由式(2.17)可以推导式(2.14)的另一表示方法： (2.18)由式(2.17)可以推导式(2.14)的另一表示方法： (2.18)上式表明，两端口网络的噪声性能可以由、和四个噪声参数确定。由于这四个噪声参数容易从简单化的器件模型中计算得到，噪声因子的理论计算就变得简单明了。从式(2.18)可以看出，它表示的是一个恒噪声系数曲线，或者称为恒噪声系数圆。(3.2) 多级及联网络噪声系数计算由附录A可以知道，每一个有噪网络都可以由三个参数来描述，即噪声等效温度Te、噪声系数F、额定功率增益Gp。在实际的应用中，都需要使用多个有噪网络来实现一个特定功能的系统，如图2-5所示，是一个多级级联的噪声网络。图2-5 多级有噪线性网络的级联2设第一级输入噪声的功率为，根据等效噪声温度的定义，第一级的输出噪声功率是： (2.19)第二级输出噪声功率为： (2.20)将前两级级联系统的等效噪声温度设为，因而两级输出的噪声功率又可以表示为： (2.21)其中 (2.22)由附录C中的推导又可以知道等效噪声温度与噪声系数的关系，即 (2.23)由式(2.22)和(2.23)可以得到两级级联网络的噪声系数表达式： (2.24)由此可以推导出，多级级联时的等效噪声温度和噪声系数分别为： (2.25) (2.26)由以上的分析可以知道，描述一个有噪系统的内部噪声可以用三种方法：等效输入噪声源和、噪声系数、等效噪声温度，三者可以互相换算。但是噪声系数不仅仅与系统内部噪声有关，还与其源端的输入噪声有关，即与信号源内阻和信号源噪声温度有关。多级线性系统级联，系统总的噪声系数与各级噪声系数及增益有关，但主要取决于前级的噪声系数，为降低后级噪声对系统的影响，应加大前级的增益和尽量减小前级电路的噪声系数。(3.3) MOSFET两端口网络噪声参数的理论分析图2-6 NMOS共源电路在上一小节中，已经对MOS管的噪声和系统的噪声系数进行了分析。接下来就需要进一步的分析MOS电路的噪声分析。由2.1.2.2 MOS噪声模型这一节可知，MOS晶体管的漏端沟道电流热噪声和栅噪声是主要考虑的噪声源。沟道电流热噪声可以由式（2.6）表示，栅极噪声可以由式(2.7)、(2.8)表示。由于这两种噪声都是源于同一种物理效应（沟道电阻热噪声），它们之间存在一定的相关性，它们之间的相关系数可以定义为： (2.27)c是一个纯虚数，对于长沟道器件，其值为j0.395；对于短沟道器件，它的值介于j0.3到j0.35之间。将两个噪声源等效到晶体管的输入端（栅极），可以得到等效输入噪声电压为 (2.28)而等效的输入噪声电流为 (2.29)等效的输入噪声电压和噪声电流存在一定的相关性，将噪声电流分为两部分，即： (2.30)其中，噪声电流与噪声电压完全相关，相关系数为；噪声电流与噪声电压完全不相关。由此可以把栅极噪声拆成两项， (2.31)式中，与完全相关，相关系数为，与完全不相关。可以表示为 (2.32) (2.33)由式(2.28)、(2.29)、(2.30)可知、的相关系数为为： (2.34)上式中的最后一项分子分母同时乘以 (2.35)所以 (2.36)将和代入上式，则 (2.37) (2.38)为时的漏源导纳。对于长沟道晶体管，；当沟道长度减小时，降低，因此，表示了晶体管工作偏离长沟道特性的程度。由式(2.28)、(2.33)、(2.37)可知 (2.39) (2.40) (2.41) (2.42)由上述可得，MOS晶体管的两端口网络噪声参数为 (2.43) (2.44) (2.45)满足以上噪声参数要求的电路结构，可以得到最小的噪声系数， (2.46)式中 (2.47)由MOS管的两端口网络噪声参数可知，为了达到最小的噪声因子，要求 (2.48)而为了达到最大功率传输的条件，要求 (2.49)由式(2.47)可知，随着CMOS工艺技术的不断发展，晶体管的特征尺寸不断缩小，不断提高。从式(2.46)可以知道，最小噪声也会随着的不断提高而降低。所以，随着工艺的进步，会减小。从式(2.46)也可以知道，系统工作的频率越大，电路的噪声系数将会越大。因此设计一个射频电路，使用越先进的工艺技术，电路的噪声性能将会越好；对于同一种工艺，设计一个频率较低的射频电路比设计一个较高频率的电路噪声特性好。以上的推导中，忽略了MOS的栅极阻抗噪声、衬底噪声及其它噪声。在使用手动计算的分析过程中，上述的噪声模型已经可以接近实际。（4.1） MOS LNA线性度分析在设计低噪声放大器中，噪声是设计中首先考虑的一个因素。低噪声放大器作为接收机的第一级，其非线性性能也是放大器一个很重要的指标。在完成低噪声特性的设计后，还必须考虑放大器的线性度和抗干扰能了。常用1dB压缩点和三阶交调点来描述电路的线性度。尽管整个接收机的非线性常常由后面的几级如混频器等所限制，仍然有些应用场合要求低噪放有很高的线性度。在本小节中，将会对共源电路进行分析，得出一般化的结论。（4.2） 1dB压缩点MOS管是一个电压控制电流的晶体管，在简化的输入电压与输出电流的特性等效中，漏极电流与源栅电压成二次方正比关系。但是，在实际的使用中，由于MOS管存在着很多其它难以消除、简化的效应，对输出端漏极电流进行傅立叶变换，将会得到一个三次和更高的谐波项。设放大器的输入端只有一个余弦波信号，在输出端可以得到相应的输出电流，但是电流中含有多次谐波。由于高次谐波的幅度会随着谐波次数的增大而减小，所以只需要考虑到3次谐波项。则可以得到一个输出电流交流表达式 (2.50)由上式可以知道，输入一个单一频率信号，通过一个非线性的器件，在输出端会产生不仅含有基波频率的频率项，而且还会产生N次谐波项。当信号的幅度大到器件的高次谐波项不能忽略的时候，由式(2.50)可以得到基波信号电流为 (2.51)其幅度为 (2.52)由此可以得到，大信号的平均跨导为： (2.53)由式(2.53)可以知道，大信号的平均跨导与输入信号幅度有关。由此与可以看到，电路的非线性不仅在于出现了谐波，更重要的是它的基波增益中出现了与输入信号幅度有关的失真项。在一般的情况下，。当输入信号的幅度增大到一定的程度的时候，会减小，这种现象就是增益压缩。在射频电路中，常用1dB压缩点来度量一个放大器的线性度。它的定义就是，为使得电路的增益比线性放大器增益下降1dB所对应的输入信号的幅度或者对应的信号能量。如图2-7所示。图2-7 低噪声放大器的1dB压缩点示意图利用1dB压缩点的定义，可以推导出1dB压缩点的数学表达式。 (2.54)则1dB压缩点的数学形式为 (2.55)由此可以知道，放大器的线性范围与漏极电流的1阶项和三阶项的比值有关。由此可以知道，放大器的线性范围与漏极电流的1阶项和三阶项的比值有关。（4.3） 三阶输入交调点IIP3常常使用“三阶截点IP3”来说明三阶互调失真的程度。三阶互调截点IP3定义为三阶互调功率达到和基波功率相等的点，此点所对应的输入功率表示为IIP3，对应的输出功率表示为OIP3。当输入信号为两个频率信号，并且这两个频率的振幅相等， (2.56)经过MOS管后，输出的一次频率项为： (2.57)三次频率组合项为 (2.58) (2.59)由上述的推导，可以得出三阶交调示意图，如图2-8。图2-8 三阶交调示意图由式(2.52)可知没有失真的传输增益为，由式(2.58)可知，三阶互调项的频率幅度为。三阶互调截点IP3被定义为三阶互调功率达到和基波功率相等的点。由此可知，在IP3点处： (2.60)三阶截点的输入信号幅度为： (2.61) (2.61)图2-9 1dB压缩点与三阶交调点的关系比较式(2.55)和式(2.61)可以知道： (2.62)由此可知，1dB压缩点的输入电平要比三阶交调点电平约低10dB。（4.4） 多级级联网络线性度表示方法（起最重要作用的线性级）图 2-10 两级放大器级联系统图2-10，是两个放大器级联后的三阶互调示意图。设输入信号为： (2.63)忽略两级电路的高次谐波项，第一级输出和第二级输出的电压表达式： (2.64) (2.65)由于放大器具有带通滤波功能，输出第二级输入端的频率项有、。并且高次项的幅度远小于一阶项的幅度，则第一级输出的一阶频率项简化为 (2.66)第一级输出的三阶项幅度为 (2.67)第二级电路的基波分量为 (2.68)第二级电路的三阶项为： (2.69)结合式(2.61)，可以推出两级电路级联后的三阶交调点电压为： (2.70)变换上式可得： (2.71)级联电路的三阶交调截点输入功率与每一级的关系为： (2.72)多级级联时，总的三阶交调点为 (2.73)一般情况下，电路的增益都会大于1。由此可知，整个电路系统的线性度小于各级电路的线性度，而前级电路增益较大时，后级电路会严重影响整个系统的线性度。所以，在电路线性度的设计中，必须提高各级的线性度；线性度与增益是一对矛盾的指标。4 CMOS低噪声放大器的设计理论推导在这一章中，将会推导低噪声设计方程。低噪声放大器的设计是一个射频接收系统设计的关键部件。主要有四个特点：(1)它位于接收机的最前端，根据多级线性网络级联的噪声系数计算公式，其整机噪声系数基本上取决于前面单元模块的噪声系数。这就要求它的噪声越小越好。(2)为了抑制后面各级噪声对系统噪声的影响，并对接收到的微弱信号进行足够的线性放大，还要求有一定的增益，但为了不使后面的混频器过载，产生非线性失真，它的增益又不宜过大。而且由于受传输路径的影响，信号的强弱又是变化的，在接收信号的同时又可能伴随许多干扰信号混入，因此要求放大器有足够大的线性范围，而且增益最好是可调节的。(3)低噪声放大器一般通过传输线直接和天线或滤波器相连，故放大器的输入端必须和它们有很好的匹配，以达到最大功率传输或最小噪声系数。(4)应具有一定的选频功能，以及抑制带外和镜像频率干扰的能力，因此它一般是频带放大器。（4.1） LNA设计指标低噪声放大器的主要指标包括：足够低的噪声系数(NF)、足够的线性度范围(IIP3)、合适的增益、输入输出的匹配情况、输入输出间的隔离。对于一个移动设备来说，低电压低功耗也是一个很重要的要求。（4.1.1） 噪声系数噪声系数是低噪声放大器最为关键的指标之一，也是设计中的主要考虑因素。实现低噪声的基本思路是：采用单管单级放大，以减小有源器件引入的噪声；因为电阻有热噪声，所以匹配网络宜用电感负反馈，而不宜用电阻负反馈。整个接收机所允许的噪声系数一般在3dB以下。（4.1.2） 增益增益是反映一个放大器放大能力的指标，低噪声放大器的增益要适中，一般增益在10-20dB之间。（4.1.3） 线性度1dB压缩点、3阶交调点作为线性度是描述一个放大器线性范围和抗干扰能力的指标。其重要性在噪声系数之后，也是一个很重要的指标。（4.1.4） 输入输出匹配在一个无线接收系统中，能接收到的信号都是能量极低的信号。在设计中，为了能更好的实现能量的传递，必须减小能量反射系数。输入输出匹配就是为了实现这样一个目的。在本文将要论述的技术中，输入输出匹配也能更好的实现噪声匹配，这是一个很重要的理论。将会为后面的设计提供最为重要的理论基础。对于S参数更为详尽的认识可以参考附录B。（4.1.5）输入输出隔离由于低噪声放大器和混频器间一般接有抑制镜像干扰的滤波器，且第一中频的数值较高，本振信号频率位于滤波器通带以外，因此本振信号向天线的泄漏较小。但一般的接收机方案中，本振泄漏则完全取决于低噪声放大器的隔离性能。同时，低噪声放大器的隔离度好，减小了输出负载变化对输入阻抗的影响，从而简化了输入输出端的匹配网络的调试。放大器的稳定性是随着反向传输的减小，即隔离性能的增加而改善的。（4.1.6） 电路功耗移动通信设备中还有一个很重要的指标是低电压和低功耗。降低功耗的根本方法是采用低电源电压、低偏置电流。但伴随的结果是晶体管的跨导减小，从而又引起晶体管及放大器的一系列其他指标的变化。这将会限制低噪声放大器的设计。（4.1.7） 稳定性稳定性也是一个很重要的设计指标。由于晶体管的各级之间存在着寄生电容，在电路中形成一个反馈回路，又由于密勒效应的存在，增加了反馈回路的作用，在一定条件下，将会造成电路的不稳定性。电路中的各个指标之间都是相互关联的，通常为互为制约的关系。（4.2） CMOS LNA拓扑结构分析（4.2.1） 基本结构及比较低噪声放大器电路结构较多，常用的电路结构如图2-10所示。图3-1 常用的LNA电路结构各种电路都有自己的特点，共源电路噪声特性好，共栅电路的输入匹配好。在设计的过程中，需要考虑到多种电路结构的不同特点，来设计一个满足要求的低噪声放大器。由于低噪声放大器的前一级通常是天线或者带通滤波器，为了达到最大传输功率，放大器的输入级应表现为50的负载特性。而MOSFET的输入阻抗是容性的，为了实现低噪声放大器和源极阻抗匹配，使LNA对外部电路表现为一个己知的电阻性阻抗，一般采用图3-1所示的四种拓扑结构。图3-1 (a)中，晶体管采用共源结构，输入阻抗很大，并联所需的电阻即可实现匹配。由于电阻的热噪声的影响，这种方式加大了放大器的噪声。图3-1 (b)中晶体管采用共栅结构输入阻抗为，数值较小。改变偏置电压即可改变跨导，达到50匹配。图3-1(c)采用电阻串并联反馈控制输入阻抗，达到阻抗匹配。这种电路为了实现较好的噪声特性，将会消耗很高的功耗，而且，电路中使用了多个电阻，不适合应用于集成电路的设计。3-1(d)采用了源极电感负反馈，与晶体管的输入电容等谐振后实现匹配，这种电路结构常用于窄带放大，与其他方式相比，它能获得较好的噪声特性。(4.2.2) 源极去耦与噪声、输入同时匹配(SNIM)的设计在射频电路中，应用最多的一个电路结构是共源共栅（cascode）级联结构5,6。如图3-2 所示。在分析图3-2的噪声特性时，主要考虑的是第一级的噪声系数。图 3-3是图3-2第一级电路对应的小信号噪声模型。从第2.2节 “MOSFET两端口网络噪声参数的理论分析”中可以得到图3-3的几个噪声参数。图3-2 经典cascode电路结构图3-3 等效噪声模型 (3.1) (3.2) (3.3) (3.4) (3.5)应该注意到的是，图3-2中，能量最大传输时信号源的匹配阻抗为：，这与式(3.4)不可能同时满足。当满足了噪声匹配时，能量传输不能得到最佳化；当满足了能量传输匹配时，噪声又达不到最小化。这两种设计方案是存在矛盾关系的。在这种矛盾下，一般采用平衡法来实现要求，即两个参数都不达到最优化，取其中的一个点，在一定的范围内实现设计要求。在传统的设计方法中，就形成了两种设计方法：按照增益要求设计放大器和按照噪声系数设计放大器。为了实现噪声匹配和能量传输同时匹配的设计要求，在本文中，使用了一种名为噪声、输入同时匹配(SNIM)的设计技术。该技术所用到的电路结构如图3-4所示。其第一级电路的等效噪声模型为图3-5。图3-4 源级反馈电路图3-5 噪声模型从图中3-5中可以看到，这里所使用来的技术与图3-3所示的电路结构有很大相似。在图3-5中，加入了一个源极负反馈电感。这个电感带来的作用，主要是提供一个50输入匹配电阻。在传统的输入匹配中，常常使用电感并联来实现输入匹配，但是这种技术会在很大程度上增加电路系统噪声系数。本文为了实现低噪声的理论研究，提出了一种，不使用电阻元件，使用电感元件利用源极电流实现50匹配。图3-5的噪声推导可以参考第2.2节 “MOSFET两端口网络噪声参数的理论分析”。附录C中列出了详细的噪声推导过程，由于与第2.2节存在很大的相关性，在这里就不再重复了。由附录C的推导可知图3-5的噪声系数为 (3.6) (3.7) (3.8) (3.9) 图3-3的最佳噪声匹配输入阻抗为，图3-5中，MOS管的源极加入了一个电感。从外部看，此时的噪声最佳匹配阻抗为式(3.8)。式(3.6)到式(3.9)是共源共栅电路的噪声参数，与没有源极反馈的电路相对比，的虚部得到了改善，可以表示为： (3.10)对图3-5进行输入阻抗分析，可以知道低噪声放大器的第一级的输入阻抗可以为： (3.11)其中 (3.12)从式（3.11）可以看到，图3-5的输入阻抗含有一个实部。通过调节MOS晶体管的静态工作点，改变源栅电压，即可以改变特征频率，从而实现输入阻抗的50匹配。由此可见，源极电感Ls在电路中提供了一个50的匹配电阻。如果式（3.11）中的前两项处于谐振状态，则输入阻抗就变成了一个只含阻性的输入阻抗，这样就能很好的实现能量的最大化传输。从式（2.11）中还可以看到，源极电感Ls缩小了最佳噪声匹配和最优化能量传输匹配的距离。而实际上，通过下面的理论分析，本文所引用的技术，能够同时实现噪声和输入同时匹配，也就是SNIM技术。结合式（3.8）和式（3.10），可以把式表示为： (3.13)比较式（3.13）和式（3.8）、（3.10）可以知道， (3.14) (3.15)式（3.13）中含有m参数，对于长沟道器件来说，m的经验参数约为0.6。而随着工艺的不断发展，工艺参数、和相关系数c都会有所变化，在特征尺寸小于0.25um的工艺中，m的值可以很好的接近于1。在本设计中，使用的是Csm025rf工艺库，通过试验仿真，说明了这个理论是正确的。式（3.14）是最优化噪声匹配时，输入阻抗的实部。从这个表达式可以看到，这个阻抗与放大器的工作频率和输入级晶体管的大小有关。对于同一个工艺库，式（3.14）中的工艺参数是不会变化的，并且一个系统的工作频率也是一个不能改变的恒量之一。这样，就可以确定，最佳的噪声输入阻抗大小只与电路使用的晶体管大小有关，并成反比关系。为了满足输入和噪声同时匹配的设计要求，可以得到一般的数学表达式： (3.16)结合式（3.8）到（3.16），可以得到输入阻抗的实部、虚部的匹配方程： (3.17) (3.18) (3.19) (3.20)通过上述的描述，随着工艺技术的发展，式（3.18）和式（3.20）近似度越来越高。电路的输入阻抗由源极电感Ls确定和静态工作点共同决定。 (3.21)调节Ls和Vgs即可实现输入匹配。调节式（3.14）中的Cgs或者说调节MOS管的宽度W即可实现噪声匹配。通过调节这三个参数，式（3.17）和式（3.19）都成立时，就可以实现SNIM技术。这样就可以得出一个很重要的结论：使用图3-4的电路结构，通过调节电路参数Ls、Vgs和W，一个系统的最佳能量传输阻抗匹配和最优化的噪声阻抗匹配可以同时实现。实现了SNIM技术，但是还是存在三个很重要、现实的问题：第一， 电路的最小噪声问题。电路实现最优化的噪声匹配，只能说明噪声系数NF接近于Fmin，并不代表电路的噪声最低。第二， 电路的功耗问题。通常情况下，为了提高电路的指标，都会选择牺牲电路的功耗。如果电路的功耗太大，这将影响到电路的实际使用，即使电路的其它指标很好，也是失去了应用的价值。第三， 参数的设计问题。电路得到了理论上的推导，但在实际的应用中，这些参数该如何设计呢。(4.3) 共源共栅电路结构（cascode）图3-4是一个得到了广泛应用的电路结构。上一小节对共源共栅的第一级（共源级）进行了噪声和输入匹配理论上的推导。在这一小节中将会对共源共栅电路进行结构分析。图3-6 共源共栅小信号模型在本文使用来的电路结构中，使用的应该是共源共栅源极负反馈电路结构。电感源极负反馈结构的设计目标是实现输入匹配和低噪声系数，所以一般情况下不能提供LNA所需的足够的增益。此外，由于MOSFET 的栅漏寄生电Cgd的存在，会在MOSFET的输入与输出端引起负反馈，即产生密勒(Miller)效应。一方面会恶化LNA的性能；另一方面会使系统不稳定。解决方法是采用两级结构，即在第一级用源极负反馈的基础上，必须再加上第二级实现增益指标和抑制第一级的栅漏寄生电容Cgd。共栅结构在提供足够大增益的同时，可以抑制第一级的栅漏间寄生电容，做到输入与输出端的很好隔离。这样，不仅实现了增益指标，还提高了稳定性，而且还增强了噪声性能。共栅极的良好隔离性，使得在设计放大器时，可以认为射频输入端和射频输出端互不影响，从而使得输入端和输出端可以分别单独进行设计。这也是本文选择cascode结构的原因之一。应用在差分结构中的共源共栅电路，可以得到与单端低噪声放大器电路同样的性能，但要消耗2倍的功耗和面积。但因其对共模信号和衬底耦合的抑制能力得以补偿。另外，在本文所讨论的电路结构中，单端低噪声放大器的性能对源极简并电感Ls的电感量变化很敏感。在单片集成的电路模块中，衬底耦合也变得很严重，单端放大器对衬底耦合没有抑制能力，衬底耦合会极大地影响低噪声放大器的性能。图3-7 cascode差分电路结构为了消除Ls变化对放大器性能的影响。可以次用差分结构，如图3-7所示。两个源简并电感量的连接点形成一个虚地点，避免了源极电感Ls变化的影响。而且由于差分放大器自身固有的对共模噪声的抑制能力，这种放大器可以很好的抑制衬底噪声耦合干扰。但在同样的晶体管尺寸和偏置电压下，差分电路的版图面积是单端电路的两倍，功耗也是单端放大器的两倍，噪声系数和增益则保持不变。另外，由于放大器的输入一般是一个单端信号，因此还需要一个射频非平衡平衡阻抗变换器来实现单端信号转为差分信号，非平衡平衡阻抗变换器很难集成，而且增大了电路的功耗，增加了电路的噪声系数，减小了电路的增益。在本文中，将会设计一个可以更好选择参数的差分电路，和一个高线性度低噪声系数的单端低噪声放大器。3.2.4 功率限制的单端分析获得最佳的宽长比经过了上述的分析，可以知道SNIM技术的可行性。下面就要进行电路参数的设计了。在本文提出的设计理论中使用到的工艺参数为=4/3、=2.7；使用的工艺库MOS器件的栅噪声与沟道噪声的相关系数为c=j0.4；沟道载流子漂移率uo=0.04387662；栅极氧化层厚度tox=4.08e-09。一般的MOS漏极电流的表达式，是一个二次方的关系式。但是，由于短沟道效应的存在，在分析电路的噪声特性的时候，必须考虑到MOS的短沟效应。因而必须知道沟道载流子的饱和电流Vsat，在CSM025rf工艺库中，Vsat=8.4292200e+04。为了找出最佳的MOS管宽度，这就需要利用Matlab工具，对MOS管的宽度进行扫描仿真。假定“W”为由晶体管的宽度。由上述已知的参数可知 (3.22)沟道载流子速度下降到低场强时迁移率的一半时的横向电场为： (3.23)栅源电容为： (3.24)设电路的匹配电阻为Rs，则输入端的品质因素可以表示为： (3.25)最佳噪声匹配的输入阻抗为： (3.26)考虑了短沟效应的漏端电流为： (3.27)在功率限制的情况下，可以得出功耗不变时偏置电压与W的关系： (3.28)晶体管的跨导为： (3.29)系统的噪声特性参数Rn为： (3.30)最小噪声的表达式为： (3.31)电路的噪声系数为： (3.32)3.3 其它改进型电路比较低噪声放大器的设计，可以使用不同的电路结构，而最为经典的是共源共栅结构。在这个结构中，又衍生了很多种结构。这一小节将会简单比较各种优化的电路结构。图3-10是一个增加了栅源电容的共源共栅