3-8线译码器.doc

目目 录录 1 绪论 1 1 1 设计背景 1 1 2 tanner pro 软件介绍 1 1 3 集成电路设计的流程 2 2 3 8 译码器设计思路 3 2 1 3 8 译码器基本原理 3 2 2 3 8 译码器原理图 4 3 3 8 译码器电路设计 5 3 1 3 输入与非门 nand3 的电路图及其仿真 5 3 2 反相器 inv 的电路图及其仿真 7 3 6 3 8 译码器电路图及其仿真 9 4 3 8 译码器版图设计及其仿真 11 4 1 3 输入与非门 nand3 的版图设计与仿真 11 4 2 反相器 inv 的版图设计与仿真 12 4 3 3 8 译码器版图及仿真 13 5 lvs 对比 16 设计总结 17 参考文献 18 巢湖学院 11 微电子学 集成电路 cad 课程设计 1 1 绪论绪论 1 1 设计背景设计背景 当前 我国集成电路行业处于较好的发展时期 集成电路的设计 制造和 封装测试都面临着极大的发展机遇 以后 集成电路器件的特征尺寸将从目前 的深亚微米进入纳米量级 并且有可能将一个子系统乃至整个系统集成在一个 芯片上 今天 版图设计是在一个不断变化的环境中进行的 软件工具和设计方法 计算机平台 工具厂商 客户 正在实现的应用 以及我们所面对的市场压力 所有这一切都在逐年变化着 所有这一切变化已使该行业成为一个另人感兴趣 的行业 但不应该忘记的是 在制作优质版图后面的基本概念是基于物理特性 和电学特性的 这是永远不会改变的 通过集成电路版图设计 按照版图设计的图形加工成光刻掩膜 可以将立 体的电路系统转变为平面图形 再经过工艺制造还原成为硅片上的立体结构 因此 版图设计是连接电路系统和制造工艺的桥梁 是发展集成电路必不可少 的重要环节 1 2 tanner pro 软件介绍软件介绍 tanner 集成电路设计软件是由 tanner research 公司开发的基于 windows 平台的用于集成电路设计的工具软件 tanner pro 最大的特点就是成本低 设备 要求不高 除了可以在工作站 unix 系统下运行外 还可以在任何个人 pc window 操作系统下使用 tanner pro 具有强大的 ic 设计 模拟验证 版图 编辑和自动布局布线等功能 而且图形处理速度快 编辑功能强 便于学习 使用方便 既适用于高校进行相关的教学和科研 也适用于 ic 设计企业 整个设计工具大体上可以划分为两大部分 以 s edit 为核心的集成电路设 计 模拟 验证模块和以 l edit 为核心的集成电路版图编辑与自动布图布线模 3 8 线译码器电路设计及版图实现 2 块 具体包括 s edit t spice w edit l edit 与 lvs 从电路设计 分析模 拟到电路布局一应俱全 其中的 l edit 版图编辑器在国内应用广泛 具有较高 的知名度 l edit 是 tanner eda 软件公司所出品的一个 ic 设计和验证的高性 能软件系统模块 具有高效率 交互式等特点 强大而且完善的功能包括从 ic 设计到输出 以及最后的加工服务 是一种非常实用的 ic 设计软件 l edit 包 含 ic 设计编辑器 layout editor 自动布线系统 standard cell place route 线上设计规则检查器 drc 组件特性提取器 device extractor 设计布 局与电路 netlist 的比较器 lvs cmos library marco library 这些模块组成 了一个完整的 ic 设计与验证解决方案 l edit 丰富完善的功能为每个 ic 设计 者和生产商提供了快速 易用 精确的设计系统 tanner pro 软件的主要功能如 表 1 所示 表 1 tanner pro 软件的主要功能 软件功能 s edit编辑电路图的电路编辑器 t spice对电路进行分析和模拟的电路图编辑器件 w edit显示 t spice 模拟结果的波形编辑器 l edit 用于编辑布局图 自动配置与绕线 设计规则检查 截面 观察 电路转换的版图编辑器 lvs电路图与布局图结果对比的网表比较器 1 3 集成电路设计的流程集成电路设计的流程 图 1 1 是使用 tanner pro 进行一个完整的集成电路设计的流程 先用 s edit 编辑出将要设计的电路图 再将该电路图输出成 spice 文件 用 t spice 模拟 结果 如果模拟结果有错误 再回到 s edit 检查电路图 如果 t spice 模拟结果 无错误 则用 l edit 进行布局设计 用 l edit 进行布局图设计后要用 drc 做 设计检查规则 如果违反设计规则 则修改布局图 直到设计规则检查无错误 为止 将验证过的布局图转化为 spice 文件 再利用 t spice 模拟 如有错误 再回到 l edit 修改布局图 最后利用 lvs 将电路图输出的 spice 文件与布局图 巢湖学院 11 微电子学 集成电路 cad 课程设计 3 转化的 spice 文件进行对比 若对比结果不相等 则回去修正 l edit 或者 s edit 的图 直到 lvs 验证无错误后 用s edit编辑电路 图 输出成spice文件 用t spice模拟分析 用l edit绘制布局 图 生成spice文件 用t spice模拟分析 用lvs将电路图的 输出文件与布局图 转化的文件进行对 比 设计规则检查 图 1 1 集成电路设计的流程 2 3 8 译码器设计思路译码器设计思路 2 1 3 8 译码器基本原理译码器基本原理 3 8 译码器的输入是 3 个脚 输出是 8 个脚 用高低电平来表示输入和输出 输入是二进制 3 只脚也就是 3 位二进制数 输入可以 3 位二进制数 3 位二进 制最大是 111 也就是 8 输出是 8 个脚 表示 10 进制 是根据输入的二进制数 来输出 如果输入是 101 那么就是第 5 只脚高电平 表示二进制数是 5 其实 3 8 译码器的功能就是把输入的 3 位 2 进制数翻译成 10 进制的输出 3 8 线译码器电路设计及版图实现 4 这样就可以设计出 3 8 译码器 下面是 3 8 译码器的真值表 表 2 1 3 8 译码器真值表 2 2 3 8 译码器原理图译码器原理图 根据 3 8 译码器设计要求 得到相应的电路原理图 如图 2 3 所示 图 2 2 3 8 译码器电路图 巢湖学院 11 微电子学 集成电路 cad 课程设计 5 3 3 8 译码器电路设计译码器电路设计 本次设计中 3 8 译码器是由一个 nand3 8 个 nand4 3 个 inv 等模块 构成 以下将对这些组成模块的电路原理图以及仿真情况做详细分析 以及对 3 8 译码器的原理图和仿真作出分析 3 1 3 输入与非门 输入与非门 nand3 的电路图及其仿真 的电路图及其仿真 在 s edit 的电路设计模块中画出 3 输入与非门的晶体管级电路图 如下图 3 5 所示 其中 a b c 为输入端信号 y 为输出信号 图 3 1 nand3 电路图 在 s edit 中的符号模块下画出 nand3 电路所对应的符号图 如图 3 6 所 示 3 8 线译码器电路设计及版图实现 6 图 3 2 nand3 符号图 将 nand3 生成 spice 文件 打开 nand3 的 spice 文件 对 spice 文件 进行设置 包括加载包含文件 设定电源电压 设定输入信号 分析设定以及 输出设定 设置的 spice 语句如图 3 7 所示 图 3 3 nand3 中设置的 spice 语句 利用 t spice 对设置好的 spice 文件进行仿真 nand3 的仿真输出模拟波 形如图 3 8 所示 图 3 4 nand3 仿真图 巢湖学院 11 微电子学 集成电路 cad 课程设计 7 图 3 8 从下到上的信号依次为 a b c y 由 nand3 仿真波形图可知 当输入端信号 a b c 中含有低电平时 输出 y 为高电平 只有当 a b c 都为高电平时 输出 y 才为低电平 符合 3 输入与非门的的逻辑功能 从而验 证了 nand3 电路设计的正确性 3 2 反相器 反相器 inv 的电路图及其仿真 的电路图及其仿真 在 s edit 中的电路设计模块中画出反相器 inv 的电路图 如图 3 13 所 示 其中 a 为输入端信号 y 为输出端信号 图 3 5 inv 电路图 在 s edit 的符号模块下画出 inv 电路图所对应的符号图 如图 3 14 所示 3 8 线译码器电路设计及版图实现 8 图 3 6 inv 符号图 用 inv 电路图生成 spice 文件 用 t spice 打开生成的 spice 文件 对 spice 文件进行设置 包括加载包含文件 设定电源电压 设定输入信号 分 析设定以及输出设定 设置的 spice 语句如图 3 15 所示 图 3 7 inv 中设置的 spice 语句 根据加载后的 spice 文件 用 t spice 生成 inv 的仿真波形图 如图 3 16 所示 图 3 8 inv 仿真波形图 巢湖学院 11 微电子学 集成电路 cad 课程设计 9 图 3 16 从下到上的信号依次为输入信号 a 输出信号 y 当输入信号 a 为 高电平时 输出信号 y 为低电平 当输入信号 a 为低电平时 输出信号 y 为高 电平 起到逻辑非的功能 从而实现反相器的功能 根据仿真可以看出 inv 电 路设计的正确性 3 3 3 8 译码器电路图及其仿真译码器电路图及其仿真 根据已经设计的模块 在 s edit 中的电路设计模块下画出 3 8 译码器的电 路图 如图 3 10 所示 其中 a0 a1 a2 为输入信号 s1 s2 s3 是使能端 y0 y1 y2 y3 y4 y5 y6 y7 为输出信号 图 3 9 3 8 译码器电路图 由 3 8 译码器的电路图生成 spice 文件 用 t spice 打开生成的该电路生成 的 spice 文件 对 spice 文件进行设置 包括加载包含文件 设定电源电压 设定输入信号 分析设定以及输出设定 设置的 spice 语句如图 3 9 所示 3 8 线译码器电路设计及版图实现 10 图 3 10 3 8 译码器设置的 spice 语句 根据加载后的 spice 文件 生成仿真波形图如图 3 11 所示 图 3 11 3 8 译码器功能仿真图 巢湖学院 11 微电子学 集成电路 cad 课程设计 11 图 3 11 从下到上依次为 y7 y6 y5 y4 y3 y2 y1 y0 c 其中 y7 和 ab 重叠 了 由图可以看出根据 abc 输入 000 001 010 011 100 101 110 111 八种情况输 出 y0 y1 y2 y3 y4 y5 y6 y7 八种结果 4 3 8 译码器版图设计及其仿真译码器版图设计及其仿真 4 1 3 输入与非门 输入与非门 nand3 的版图设计与仿真 的版图设计与仿真 根据 3 5 所示的 nand3 电路图 在 l edit 中画出 nand3 的版图如图 4 4 所示 其中 a b c 为输入端信号 y 为输出端信号 图 4 1 nand3 版图 根据 nand3 版图提取出 spice 文件 用 t spice 打开该版图所生成的 spice 文件 对 spice 文件进行设置 包括加载包含文件 设定电源电压 设 定输入信号 分析设定以及输出设定 设置的 spice 语句如图 4 5 所示 图 4 2 设置的 spice 语句 3 8 线译码器电路设计及版图实现 12 根据设置后的 spice 文件 得到如图 4 6 所示的 nand3 仿真波形图 4 3 nand3 版图仿真波形图 图 4 6 从上到下依次为 a b c y 由 nand3 的版图仿真波形图可知 当输入信号 a b c 中含有低电平时 输出 y 为高电平 只有当 a b c 都 输入高电平时 输出才为低电平 与 nand3 的电路仿真波形图的结果以及 3 输入与非门的逻辑功能对比可知 nand3 版图设计是正确的 4 2 反相器 反相器 inv 的版图设计与仿真 的版图设计与仿真 根据反相器的电路图在 l edit 中画出版图 如图 4 10 所示 其中 a 为输入 端信号 y 为输出端信号 4 4 inv 版图 巢湖学院 11 微电子学 集成电路 cad 课程设计 13 从 inv 版图中提取出 spice 文件 用 t spice 软件打开生成的该电路生成 的 spice 文件 对 spice 文件进行设置 包括加载包含文件 设定电源电压 设定输入信号 分析设定以及输出设定 设置的 spice 语句如图 4 11 所示 图 4 5 inv 中设置的 spice 语句 利用 t spice 对设置好的 inv 的 spice 文件进行仿真 inv 的仿真波形图 如图 4 12 所示 4 6 inv 版图仿真波形图 图 4 12 的仿真波形文件中从下到上依次为 a y 当输入信号 a 为高电平 时 输出信号 y 为低电平 当输入信号 a 为低电平时 输出信号 y 为高电平 比较反相器的版图与电路图的仿真波形图可知 该反相器的版图设计的正确性 4 3 3 8 译码器版图及仿真译码器版图及仿真 根据图设计的译码器电路图和已有的版图模块在 l edit 中编辑 3 8 译码器 的版图 如图 4 7 所示 3 8 线译码器电路设计及版图实现 14 图 4 7 3 8 译码器的版图 在图 4 7 中 m 为加减法控制信号 cp 为时钟脉冲信号 clr 为清零信号 z 为进位 借位端信号 q3 q2 q1 为输出信号 q3 为最高位 q1 为最低位 对该版图进行 drc 检查 其结果报告如图 4 8 所示 图 4 8 yimaqi 的 drc 检查结果 从 yimaqi 的 drc 检查结果中可以看出 yimaqi 版图在设计规则方面的正确 性 从 yimaqi 版图提取出 spice 文件 在 spice 文件中加入设置 包括加载包 含文件 设定电源电压 设定输入信号 分析设定以及输出设定 加载的设置 如图 4 9 所示 图 4 9 yimaqi 设置的 spice 语句 巢湖学院 11 微电子学 集成电路 cad 课程设计 15 通过 t spice 仿真 得到 jishuqi 版图仿真波形文件如下图 4 10 所示 图 4 10 3 8 译码器版图仿真波形图 从下到上依次为 y7 y6 y5 y4 y3 y2 y1 y0 c 其中 y7 和 ab 重叠了 由 图可以看出根据 abc 输入 000 001 010 011 100 101 110 111 八种情况输出 y0 y1 y2 y3 y4 y5 y6 y7 八种结果 比较 3 8 译码器的电路仿真波形文件和版图 仿真波形文件可知 3 8 译码器版图设计的逻辑功能与电路设计的逻辑功能相符 合 该版图实现了 3 8 译码器的功能 3 8 线译码器电路设计及版图实现 16 5 lvs 对比对比 版图绘制完后 除需要通过设计规则检查 drc 外 还要与原理图进行 对比 以检查在版图中实际形成的电路的与原理图中的电路 即需要的电路 是否一