多路抢答器的设计报告.doc

多路抢答器的设计课 程 设 计 报 告学生姓名:学 号：学 院:电气工程学院班 级:电自题 目:多路抢答器的设计指导教师： 职称: 年 月 日 目录一、多路抢答器设计要求1二、方案比较2三、设计原理及框图33.1设计原理框图33.2 工作原理33.3 基本功能4四、器件说明44.1 8线-3线优先编码器74ls14844.2 基本rs触发器74ls279芯片54.3 单稳态触发器74ls12164.4 十进制可逆计数器74ls19274.5 3线8线译码器74ls138芯片84.6 显示译码器74ls479五、设计过程105.1 抢答电路的设计105.2 显示电路115.3 倒计时电路125.3.1 抢答倒计时125.3.2选手答题倒计时135.4 秒脉冲产生电路145.5 报警电路15六、仿真调试过程16七、设计体会及收获177.1 抢答器的设计体会及收获177.2 收音机的设计原理、体会及收获187.2.1 收音机的设计原理图187.2.2 收音机的调试过程187.2.3焊接收音机的体会及收获19参考文献19附录1 整体电路20附录2 器件表格21一、多路抢答器设计要求（1）抢答开始时，由主持人按下复位开关清除信号，用发光二极管作为输出显示信号标志；（2）当主持人宣布“抢答开始”后，先按键者相应的发光二极管点亮；（3）有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，直到主持人再次清除信号为止。当达到限定时间时，发出声响以示警告；（4）在电路中设计一个计时功能电路，要求计时电路按秒显示，最多时限为1分钟，当时间显示一旦到达59秒，下一秒系统自动取消抢答权，信号被自动清除，抢答重新开始。亦可倒计时显示；（5）至少4路信号抢答设计。二、方案比较方案一: 第一种方案流程图如下图1-2所示： 图2-1抢答按钮连接控制电路，抢答开始，有选手按下抢答按钮后，控制电路是锁存器锁存各个抢答路的电平高低，从而锁存了第一位抢答者的抢答信号，同时切断其他抢答者的抢答信号，阻止其他选手的抢答。编码器将抢答结果译成二进制数送给下一级译码显示电路，译码显示电路显示抢答成功者的号码。声响电路可以发出提醒声响，定时电路有定时抢答功能，并能显示倒计时的时间。该方案满足设计的功能要求，但是用锁存器锁存抢答结果这一思路有缺陷，就是可能有两个选手抢答时间间隔很小，两路的抢答信号同时锁存了起来，导致编码器编码出错，下一级译码显示电路不能显示抢答结果。方案二:第二种方案流程图如下图2-2所示： 图2-2 原理框图它由主体电路和扩展电路两部分组成。主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答，扩展电路完成定时抢答的功能。第二种方案和第一种方案基本一样，只是在第一种方案上做了改进，在锁存器和抢答按钮之间增加了优先编码器，避免了多路的抢答信号同时被锁存，编码器编码出错，下一级译码显示电路不能显示抢答结果的情况。综合两种方案，故选择第二种方案。三、设计原理及框图3.1设计原理框图 设计原理图见图2-23.2 工作原理抢答未开始时，定时器显示“60” 锁存器清零，抢答倒计时显示器显示“30”编号显示器不显示号码。按下主持人开关，抢答开始，定时器从“60”开始倒计时，同时蜂鸣器发出声响以提示选手抢答开始。当定时时间到，却没有选手抢答时，报警电路中的蜂鸣器会发出声响，并封锁输入电路，禁止选手超时抢答。选手在60秒内抢答时，抢答器完成优先判断、编号锁存、编号显示、对应选手的发光二极管亮以及蜂鸣器发出声响。由主持人按键控制再次抢答的开始。3.3 基本功能（1）本设计是8路信号抢答器，可供8名选手或8个代表队比赛使用。抢答开始时，由主持人按下复位开关清除信号，蜂鸣器发出声响以示开始；（2）抢答器具有锁存与显示功能。当主持人宣布“抢答开始”后，选手按动抢答开关，锁存相应的编号，并在led数码管上显示，同时相应的发光二极管点亮。选手抢答实行优先锁存，有人按键被响应的同时，应有信号发出去锁住其余几个抢答者的电路，不再接收其它信号，优先抢答选手的编号一直保持到主持人按动清零开关将系统清除为止；（3）抢答器具有定时抢答功能。在电路中设计一个计时功能电路，计时电路显示60秒后取消抢答权，由主持人开关控制新一轮的抢答。当主持人启动“开始”键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续时间约0.5秒。如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示“00”。四、器件说明 该部分主要介绍电路图中所用芯片的引脚图、功能表及作用。4.1 8线-3线优先编码器74ls14874ls148是ttl三位二进制优先编码器，双排直立封装74ls148的方框图见图4-1，它有8线输入i0i7以及输入使能端ei共9个输入端；共有5个输出端，其中3线编码输出y2-y0，一个输出编码有效标志gs和一个输出使能端eo。74ls148的功能表见表4-1由功能表知该芯片的引脚均为低电平有效。输入使能端ei低电平时实现8线-3线优先编码功能，其中输入i7优先级最高gs输出低电平，表示此时输出是对输入的有效编码；ei高电平时禁止输入，输出与输入无关均为无效电平。图4-1双排直立封装74ls148方框图 表4-1 74ls148功能表4.2 基本rs触发器74ls279芯片 74ls279采用dip16封装，四个锁存器中有两个具有置位端（sa，sb）。 当s为低电平、r为高电平时，输出端（q）为高电平。当s为高电平、r为低电平时,q为低电平；当s和r均为高电平时，q被锁在已建立的电平。当s和r均为低电平时，q为稳定的高电平状态。对sa和sb，s的低电平表示只要有一个为低电平，s的高电平表示sa和sb均为高电平。74ls279引脚图及内部逻辑图见图4-2图4-2 74ls279引脚图及内部逻辑图表4-2 74ls279功能表4.3 单稳态触发器74ls121 74ls121是在普通微分型单稳态触发器的基础上增加一个输入控制电路和一个输出缓冲电路构成的集成单稳态触发器如图4-3。输入控制电路实现了触发脉冲宽度转换功能以及触发脉冲边沿选择功能。输出缓冲电路则提高了电路的负载能力。74ls121管脚和逻辑如下图4-3图4-3 74ls121管脚图和逻辑图管脚3（a1）、4（a2）是负边沿触发的输入端；管脚5（b）是同相施密特触发器的输入端，对于慢变化的边沿也有效；管脚10（cext）和管脚11（rext/cext）接外部电容（cx），电容范围在10pf10f之间；管脚9（rint）一般与管脚14（vcc，接5v）相连接；管脚11为外部定时电阻端时，应该将管脚9开路，把外接电阻（rx）接在管脚11和管脚14之间，电阻的范围在240k之间。管脚7（gnd）、管脚2、8、13为 空脚。其功能表见表4-3 表4-3 74ls121功能表 4.4 十进制可逆计数器74ls19274ls192是属8421bcd码的十进制计数器，其引脚见图4-4其中mr是异步清零端，高电平有效。pl是并行置数端，低电平有效，且在mr=0有效。cpu和cpu是两个时钟脉冲，当cpd=1，时钟脉冲由cpu端接入。并且mr=0，pl=1时，74ls192处于加法计数状态；当cpu脉冲从cpd端输入，且mr=0，pl=1时，74ls192处于减法计数状态；cpd=cpu=1时，计数器处于保持状态。tcu是进位端，tcd是借位端。图4-4 74ls192引脚图表4-4 74ls192功能表4.5 3线8线译码器74ls138芯片74ls138是一种常用的集成译码器，其输入a0、a1、a2是三位二进制代码，输出有8中状态，即有8个输出端y0y8，且均为低电平有效，此外输入还含有三个使能端cs1、cs2、cs3可组合控制译码器的选通和禁止，具有扩展成更多位的译码电路和实现数据分配的功能。 图4-5 74ls138引脚图 表4-5 74ls138功能表4.6 显示译码器74ls4774ls47是显示译码器，可驱动共阳极的数码管，芯片引脚如下图4-6其中，a3，a1，a2，a0为输入端，输入四位8421bcd码；a-g为输出端，分别接至七段数码管的a-g端。lt：试灯输入端，是为了检查数码管各段是否能正常发光而设置的。当lt=0时，无论输入a3 ，a2 ，a1 ，a0为何种状态，译码器输出均为低电平，若驱动的数码管正常，是显示8。bi：灭灯输入，是为控制多位数码显示的灭灯所设置的。bi=0时，不论lt和输入a3 ，a2 ，a1，a0为何种状态，译码器输出均为高电平，使共阳极7段数码管熄灭。 图4-6 74ls47引脚图rbi：灭零输入，它是为使不希望显示的0熄灭而设定的。当对每一位a3= a2 =a1 =a0=0时，本应显示0，但是在rbi=0作用下，使译码器输出全1，其结果和加入灭灯信号的结果一样，将0熄灭。rbo：灭零输出，它和灭灯输入bi共用一端，两者配合使用，可以实现多位数码显示的灭零控制。74ls47功能表如下表4-6： 表4-6 74ls47功能表五、设计过程5.1 抢答电路的设计抢答电路选用由8个开关、优先编码74ls148和rs触发器74ls279组成，具有两个功能，一是能分辨出选手按键的的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。其电路组成如图5-1所示：图5-1 抢答电路其中，r1r9是限流电阻，按下开关, 74ls148的输入端由高电平变为低电平。5.2 显示电路选手编码及指示灯显示电路主要由rs触发器、显示译码器、138译码器、共阳极数码管、两输入与门、led灯及限流电阻构成。图5-2 选手编码及指示灯显示电路工作过程: 首先，主持人开关打开，当无人抢答时，74ls148的8个输入端均为高电平，rs触发器输出端1q 4q 也为高电平，经过74ls138译码器译码后输出高电平，指示灯全灭，数码管不显示。当有人抢答时，例如4号被按下，rs触发器的输入端变为低电平，在时钟脉冲信号的作用下，输出端立即变为低电平，对应的指示灯亮，同时数码管显示为4。经过门电路控制输出为高电平，此时ei为高，74ls148被封锁，其他抢答者再按下按钮也不起作用，从而实现了抢答。若要清除，则由主持人按下开关，完成清零( 复位) ，开始下次抢答。5.3 倒计时电路5.3.1 抢答倒计时如 图5-3所示，利用两片74ls192计数脉冲信号，采用同步置数的方式，将第一片初始设为6，第二片设为0，将第一片的down接到第二片的端，当芯片二从9减到0，端发出借位信号给芯片一的down端，芯片一减1，当芯片减为0时，芯片二的输出借位信号，并通过此信号来将脉冲信号封锁，从而停止计时。图5-3 -1 抢答倒计时电路5.3.2选手答题倒计时该电路原理与抢答倒计时电路的原理相似，都是用74ls192计数脉冲信号。所不同的是，处于经济性考虑，74ls192的输出端输出8421码直接四个输入端数码管，load端接rs触发器的4q端。当有选手抢答时，编码器的ei变为低，再经过rs触发器的4q端给74ls192置数成“30”，即开始选手的答题倒计时。图5-3-2 选手答题倒计时5.4 秒脉冲产生电路秒脉冲的产生电路如下图所示，由lm555构成的多谐振荡器构成。t=0.7（r17+2r24）c3脉冲频率计算：图，r17=10k，r24=68k，c3=10uf，f=1/0.7（10k+268k）1010-61s。如果定时抢答时间已到而没有选手抢答，13引脚（bo）输出低电平，lm555的时钟脉冲不能通过74ls00，74ls192由于没有时钟脉冲输入，停止减计数，时间显示静止不动。 图5-4 秒脉冲产生电路如果中途有选手抢答，74ls279的13引脚（2q2）输出高电平，经74ls00反向成低电平0输入74ls00的其中一端，使时钟脉冲不能通过74ls00，74ls192由于没有时钟脉冲输入，停止减计数，时间显示静止不动。5.5 报警电路报警电路如下图5-5所示，主要由单稳态触发器sn74121和蜂鸣器组成。其中的三极管为共射级，具有电压跟随的作用，且可以放大电流，提高带负载能力以驱动蜂鸣器。蜂鸣器接上电源就能发出声音，相比于使用扬声器而言，省去了音频振荡电路，使电路更加简单可靠。其中r18=100k、c15=10uf，单稳态触发器触发后的暂态持续时间大约是0.5s，也就是蜂鸣器持续发出声响时间是0.5s。sn74121的5引脚（b）接s1的一端，当s1拨向开始后，5引脚（b）电平变高电平，有一个上升沿，触发器触发，蜂鸣器发出声响。74ls08输出端接sn74121的3引脚（a1），输入端接74ls148的14引脚（gs），抢答开始后，sn74121的5引脚（b），4引脚（a2）为高电平，当有选手按下按钮后， 74ls148的14引脚（gs）输出一个负脉冲，触发器触发，蜂鸣器发出声响。与门74ls08起到时延的作用，保证电路的时序的正确性，使电路能正常工作。sn74121的4引脚（a2）接秒十位的74ls192的13引脚（bo），没有选手抢答时，当定时抢答时间到时， sn74121的5引脚（b），3引脚（a1）为高电平，秒十位的74ls192的13引脚（bo）输出低电平，使sn74121的4引脚（a2）有一个下降沿，触发器触发，蜂鸣器发出声响。 图5-5 报警电路六、仿真调试过程调试过程中遇到的问题：（1）当8号选手按下开关时，数码管显示0，而无法显示8。解决方案：采用或非门组成的变号电路，将rs锁存器翰出的“000”变成“1”，送到译码器的a3端，使第“0”护组的抢答信号变成4位信号100,则译码器对“100”译码后，使显示电路显示数字“8。由于采用了或非门，所以对000信号加议变换时，不会影响其他组号的正常显示。（2）电路在仿真时，发光二极管无法正常工作解决方案：经示波器的观察和电压表的测量，发现直接将二极管接入5v的电压会烧坏管子，因此仿真时不允许这么接，要接限流电阻以防烧坏元器件。（3）倒计时到00后，选手仍能抢答有效，数码管显示选手编号 解决方案：通过门电路控制74ls148n的ei端，当显示器显示到00时，八个引脚输出全为0，经非门后输出为1，因为ei低电平有效，所以此时优先编码器时能端无效，使得选手抢答无效，数码管不显示选手编号（4）在设计过程中出现电路错误而不知道哪里出现错误的问题 解决方案：在电路的连接阶段，出现了某个功能无法实现而不知道哪里出现问题的现象，这种情况可以利用示波器检查电平的方式进行特殊的高低电平检查，从而缩小故障范围，进而排除故障，使电路正常工作。七、设计体会及收获7.1 抢答器的设计体会及收获经过三周的课程设计，我学会运用仿真软件multisim 10，并会把数字、模电的知识应用于实践。在电路设计中我复习了以前学过的数电的知识，通过翻阅大量的资料以及和同学的互相沟通，我知道了一些新的器件，不仅了解到硬件与硬件的联系，也了解到一些元器件在电路的运用。逐渐学会了如何解决现有的问题，也掌握了一些分析电路的基本方法，进一步提高了对数字电子电路的设计能力。最终我克服了设计中遇到的难题，并成功地作出了设计。此外，我总结出了几条设计的原理。第一，在设计仿真和电路的搭接调试过程中，需要分模块进行，首先设计或搭接单元电路，然后检验其正确与否，当所有单元单路设计或搭接完成后，再进行电路的整体联接。第二，理论与实际的联系，在学习的过程中必须将理论知识应用于实践。第三，脉冲信号的控制：可用与门实现脉冲信号的控制，在某个时候封锁脉冲只需找到在这个时候之前为高电平，这个时候之后为低电平的信号，然后将之与脉冲相与，便得到了在特定时刻以后出现的脉冲信号。7.2 收音机的设计原理、体会及收获 7.2.1 收音机的设计原理图 图7-1 收音机原理图7.2.2 收音机的调试过程一台不经过调试的收音机，可能收不到电台或声音很小，在调试前应对照印刷电路图认真检查元器件有无错漏的地方，焊点之间有没有短路现象，元器件引线之间有无相碰现象等。第一，调整体及晶体三极管的静态工作点：晶体三极管的工作状态是否合适，会直接影响整机的性能，严重时甚至使整机不能工作。所谓工作状态的调整主要是指集电极电流的调整。图1中有“x”的地方为电流表接入处，线路板上留有四个测量电流的缺口，分别a、b、c、d四个点，将电位器的开关打开（音量旋至最小静电电流），用万用表的10ma档测量各点的三极管静态电流ic10.3ma，ic2=0.5ma，ic4=2ma，ic5，61.5ma，测量值与上述值差不多时可用。电烙铁将这四个缺口依次连接，再把音量开到最大，调双联拨盘即可收到电台声音。如果遇到某一级电流太大或太小时首先重点检查这一级三级的极性和质量，然后检查三极管周围元件是否有问题。第二，调整频率范围：就是通过最好使用调整中周的磁帽，使它谐振在465khz上。调中周的工具应该使用无感起子，调中周最好使用高频信号发生器，使高频信号发生器输出465khz的中频信号，用1khz音频调制，调制度旋30%。调整的方法是：首先，将本机振荡回路用导线短路，使它停振，以避免造成对中频调试工作的干扰。然后，将双联电容调到最大（逆时针到底）。打开收音机到电源开关k，