基于FPGA的线型CCD高速驱动采集一体化控制板设计毕业论文.doc

基于 FPGA 的线型 CCD 高速驱动采集 一体化控制板设计 摘要 线型 CCD 图像传感器在工业检测 图像测量和机器视觉等方面有着广泛 的应用 本文针对 CCD 测量应用系统中的前端处理 驱动控制和信号采集 设 计制作了一款基于 FPGA 的高速驱动采集一体化控制板 该控制板选用了 Altera 公司的 Cyclone 系列 FPGA 和 TI 公司的专用图像信号处理芯片 VSP5010 由 FPGA 对 VSP5010 进行配置 生成双路 CCD 驱动脉冲 控制接 收 A D 变换后的图像数据 并以适当的接口方式将采集数据送入计算机以便进 行后期处理 该控制板将 CCD 的驱动脉冲产生和图像数据采集集于一体 有效 简化了 CCD 测量应用系统前端的外部电路设计 提高了图像数据采集速率和质 量 并具有灵活性强 易于扩展等特点 关键词 线型 CCD FPGA AFE 驱动 数据采集 Linear CCD High speed Drive and Acquisition Design of Integrated Control Board Based on FPGA Abstract The linear CCD image sensor has a wide range of applications in industrial inspection image measurement and machine vision The paper describes how to design a FPGA based high speed acquisition integrated control board based on former processing driven control and signal acquisition in CCD measurement This control board adopts ALTERA Cyclone series FPGA and TI VSP5010 which is particularly used as image signal processing chip In this design FPGA is responsible to configure the VSP5010 generate dual channel CCD driven pulse control and receive the image data converted by A D besides it can send the acquisition data to computer for later processing This control board integrates the driven pulse generation of CCD and image data acquisition which can effectively simplify the front periphery circuit of CCD measurement application system enhance the efficiency and quality of image data acquisition it is also flexible and easy to expand Key words linear CCD FPGA AFE drive data acquisition 毕业设计 论文 原创性声明和使用授权说明毕业设计 论文 原创性声明和使用授权说明 原创性声明原创性声明 本人郑重承诺 所呈交的毕业设计 论文 是我个人在指导教 师的指导下进行的研究工作及取得的成果 尽我所知 除文中特别 加以标注和致谢的地方外 不包含其他人或组织已经发表或公布过 的研究成果 也不包含我为获得 及其它教育机构的学位 或学历而使用过的材料 对本研究提供过帮助和做出过贡献的个人 或集体 均已在文中作了明确的说明并表示了谢意 作 者 签 名 日 期 指导教师签名 日 期 使用授权说明使用授权说明 本人完全了解 大学关于收集 保存 使用毕业设计 论 文 的规定 即 按照学校要求提交毕业设计 论文 的印刷本和 电子版本 学校有权保存毕业设计 论文 的印刷本和电子版 并 提供目录检索与阅览服务 学校可以采用影印 缩印 数字化或其 它复制手段保存论文 在不以赢利为目的前提下 学校可以公布论 文的部分或全部内容 作者签名 日 期 学位论文原创性声明学位论文原创性声明 本人郑重声明 所呈交的论文是本人在导师的指导下独立进行 研究所取得的研究成果 除了文中特别加以标注引用的内容外 本 论文不包含任何其他个人或集体已经发表或撰写的成果作品 对本 文的研究做出重要贡献的个人和集体 均已在文中以明确方式标明 本人完全意识到本声明的法律后果由本人承担 作者签名 日期 年 月 日 学位论文版权使用授权书学位论文版权使用授权书 本学位论文作者完全了解学校有关保留 使用学位论文的规定 同意学校保留并向国家有关部门或机构送交论文的复印件和电子版 允许论文被查阅和借阅 本人授权 大学可以将本学位 论文的全部或部分内容编入有关数据库进行检索 可以采用影印 缩印或扫描等复制手段保存和汇编本学位论文 涉密论文按学校规定处理 作者签名 日期 年 月 日 导师签名 日期 年 月 日 指导教师评阅书指导教师评阅书 指导教师评价 指导教师评价 一 撰写 设计 过程 1 学生在论文 设计 过程中的治学态度 工作精神 优 良 中 及格 不及格 2 学生掌握专业知识 技能的扎实程度 优 良 中 及格 不及格 3 学生综合运用所学知识和专业技能分析和解决问题的能力 优 良 中 及格 不及格 4 研究方法的科学性 技术线路的可行性 设计方案的合理性 优 良 中 及格 不及格 5 完成毕业论文 设计 期间的出勤情况 优 良 中 及格 不及格 二 论文 设计 质量 1 论文 设计 的整体结构是否符合撰写规范 优 良 中 及格 不及格 2 是否完成指定的论文 设计 任务 包括装订及附件 优 良 中 及格 不及格 三 论文 设计 水平 1 论文 设计 的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格 2 论文的观念是否有新意 设计是否有创意 优 良 中 及格 不及格 3 论文 设计说明书 所体现的整体水平 优 良 中 及格 不及格 建议成绩 建议成绩 优优 良良 中中 及格及格 不及格不及格 在所选等级前的 内画 指导教师 指导教师 签名 单位 单位 盖章 年年 月月 日日 评阅教师评阅书评阅教师评阅书 评阅教师评价 评阅教师评价 一 论文 设计 质量一 论文 设计 质量 1 论文 设计 的整体结构是否符合撰写规范 优 良 中 及格 不及格 2 是否完成指定的论文 设计 任务 包括装订及附件 优 良 中 及格 不及格 二 论文 设计 水平二 论文 设计 水平 1 论文 设计 的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格 2 论文的观念是否有新意 设计是否有创意 优 良 中 及格 不及格 3 论文 设计说明书 所体现的整体水平 优 良 中 及格 不及格 建议成绩 建议成绩 优优 良良 中中 及格及格 不及格不及格 在所选等级前的 内画 评阅教师 评阅教师 签名 单位 单位 盖章 年年 月月 日日 西南科技大学本科生毕业论文 II 教研室 或答辩小组 及教学系意见教研室 或答辩小组 及教学系意见 教研室 或答辩小组 评价 教研室 或答辩小组 评价 一 答辩过程一 答辩过程 1 毕业论文 设计 的基本要点和见解的叙述情况 优 良 中 及格 不及格 2 对答辩问题的反应 理解 表达情况 优 良 中 及格 不及格 3 学生答辩过程中的精神状态 优 良 中 及格 不及格 二 论文 设计 质量二 论文 设计 质量 1 论文 设计 的整体结构是否符合撰写规范 优 良 中 及格 不及格 2 是否完成指定的论文 设计 任务 包括装订及附件 优 良 中 及格 不及格 三 论文 设计 水平三 论文 设计 水平 1 论文 设计 的理论意义或对解决实际问题的指导意义 优 良 中 及格 不及格 2 论文的观念是否有新意 设计是否有创意 优 良 中 及格 不及格 3 论文 设计说明书 所体现的整体水平 优 良 中 及格 不及格 评定成绩 评定成绩 优优 良良 中中 及格及格 不及格不及格 在所选等级前的 内画 教研室主任 或答辩小组组长 教研室主任 或答辩小组组长 签名 年年 月月 日日 教学系意见 教学系意见 系主任 系主任 签名 年年 月月 日日 西南科技大学本科生毕业论文 III 目 录 第一章 绪论 1 1 1 论文的研究背景及意义 1 1 2 CCD 器件应用发展现状 3 1 3 本论文的主要内容 3 第二章 系统总体设计 5 2 1 系统总体结构 5 2 2 系统开发工具 5 2 2 1 Protel DXP2004 简介 6 2 2 2 FPGA 的常用开发工具 6 第三章 系统硬件设计 8 3 1 系统硬件结构 8 3 2 CCD 硬件设计 8 3 2 1 CCD 工作原理 8 3 2 2 CCD 的主要特性参数 9 3 2 3 CCD 驱动电路设计 11 3 3 AFE 电路设计 14 3 3 1 AFE 功能分析 14 3 3 2 VSP5010 简介 14 3 4 FPGA 硬件电路设计 18 3 4 1 Cyclone 系列 FPGA 简介 18 3 4 2 JTAG 口及 AS 模式接口 19 3 5 PCB 板的设计 20 3 5 1 PCB 设计常识 20 3 5 2 PCB 具体设计 22 3 6 系统硬件的焊接和测试 25 第四章 FPGA 设计 28 4 1 FPGA 设计方案 28 4 2 TCD1501D 驱动时序模块设计 28 4 3 VSP5010 配置接口模块设计 30 西南科技大学本科生毕业论文 IV 4 4 双口 RAM 模块设计 32 4 5 采控主模块设计 33 结 论 34 致 谢 35 参考文献 36 附 录 37 西南科技大学本科生毕业论文 1 第 1 章 绪论 1 1 论文的研究背景及意义 电荷耦合器件 Charge Couple Device 简称 CCD 是一种光电转换式图像传 感器 它是由美国贝尔 Bell 实验室的 W S Boyle 和 G E Smith 在 1969 年秋发 明的 CCD 利用光电转换原理把图像信息直接转换成电信号 将待测物入射到 CCD 光敏面上的光强分布信息转换成电荷量信号 按指定时序一路或多路串行输出 电荷量信号经必要的调理电路和处理软件处理再现原待测物的信息 从而实现了非 电量的电测量 同时它还具有体积小 重量轻 噪声低 自扫描 工作速度快 测 量精度高 寿命长等诸多优点 自其被发明的四十年来 受到人们的高度重视 CCD 现在已经成为光学图像获取的主要器件 CCD 器件按其感光单元的排列方式分为线阵 CCD 和面阵 CCD 两类 如图 1 1 和图 1 2 所示 对于面阵 CCD 来说 应用面较广 如面积 形状 位置等的测量 面阵 CCD 的优点是可以获取二维图像信息 测量图像直观 缺点是像元总数多 而 每行的像元数一般较线阵少 帧幅率受到限制 而线阵 CCD 的优点是一维像元数可 以做得很多 而且像元尺寸比较灵活 帧幅数高 特别适用于一维动态目标的测量 图图 1 1 1 面阵型面阵型 CCD 图片图片 西南科技大学本科生毕业论文 2 图图 1 2 线阵型线阵型 CCD 图片图片 由于生产技术的制约 单个面阵 CCD 的面积很难达到一般工业测量对视场的需 求 线阵 CCD 的优点是分辨力高 价格低廉 如 TCD1501D 型线阵 CCD 光敏像 元数目为 5 000 像元尺寸为 7um 7um 7um 相邻像元中心距 该线阵 CCD 一维成 像长度 35 mm 可满足大多数测量视场的要求 但要用线阵 CCD 获取二维图像 必 须配以扫描运动 而且为了能确定图像每一像素点在被测件上的对应位置 还必须 配以光栅等器件以记录线阵 CCD 每一扫描行的坐标 一般看来 这两方面的要求导 致用线阵 CCD 获取图像有以下不足 图像获取时间长 测量效率低 由于扫描运动 及相应的位置反馈环节的存在 增加了系统复杂性和成本 图像精度可能受扫描运 动精度的影响而降低 最终影响测量精度 随着科学技术的发展和数据采集系统的广泛应用 人们对数据采集传输系统的 主要指标 如采样速度 分辨率 精度以及抗干扰能力等方面 都提出了越来越高 的要求 在 CCD 应用技术中 现代化测试技术和科学研究对 CCD 图像采集系统 的要求日益提高 随着高速高性能数字信号处理器的出现 传统的 CCD 图像采集 系统速度慢 处理功能简单 已不能很好地满足一些特殊要求 尤其在高速动态目 标的识别和实时快速检测方面存在着 CCD 信号数据处理时间限制系统测量速度的 瓶颈 因此 构建高速线阵 CCD 图像系统对被测图像信息进行快速采样 存储及 数据处理 是线阵 CCD 数据采集系统发展的新方向 对于高速CCD图像采集系统而言 驱动电路的设计和CCD输出信号的采集处理是 关键 早期的CCD驱动电路几乎全部是由普通数字电路芯片实现的 需要焊接很多电 子元件 导致整个电路体积较大 设计复杂且过于偏重于硬件的实现 其主要缺点是 工作量大 调试困难 容易出错和灵活性较差 特别是当驱动电路工作在较高频率时 干 扰问题严重 系统工作不稳定 目前有些驱动电路使用了单片机技术 但其功能简单 灵活性 扩展性和实用 性依然较差 而且要求开发者能熟练运用单片机 对汇编 C语言也要有相当了解 开发难度较高 不利于CCD器件的进一步推广 基于 FPGA 设计的驱动电路是可编程的 与传统的方法相比 其优点是集成度高 速度快 可靠性好 如要改变驱动电路的时序 增加某些功能 仅需要对器件重新 编程即可 在不改变任何硬件的情况下 即可实现驱动电路的更新换代 利用 FPGA 丰富的 I O 引脚和内部逻辑资源 还可以在驱动 CCD 的同时 控制 西南科技大学本科生毕业论文 3 ADC 器件来采集和处理 CCD 图像传感器的信号 并通过内部缓存图像信息 传输 到上位机做进一步的处理 从而实现 CCD 驱动和图像采集的一体化控制 1 2 CCD 器件应用发展现状 目前 CCD 图像传感器的发展现状归纳起来有以下几点 1 高分辨率 随着超大规模微细加工技术的发展 CCD 光敏元密度得到不断的提高 器件分 辨率越来越高 2 高速化 随着 CCD 像元数不断增加 其工作频率也需相应提高 但如果时钟脉冲变化太 快将会导致所采集的光信号电荷无法进行转移 因此电荷转移速度成为 CCD 提高工 作频率的瓶颈 3 微型化 超小型面阵 CCD 尺寸小 却具有相当高的分辨率 因此被广泛地应用于医疗内 窥 盲孔检测等技术中 随着国防科学 生物医学工程的发展 超小型 CCD 像感器 的需来越大 4 新型器件结构 为了提高 CCD 图像传感器的性能 扩大适用范围 人们不断地研究新的器件结 信号的采集 处理方法 赋予 CCD 图像传感器更强的功能 在器件结构方面 最引 人注目的有帧内线转移 CCD FITCCD 亚电子噪声 CCD NSE CCD 此外 随着 VLSIMOS 工艺的日益完善 MOS 光电二极管阵列的发展前景也十分乐观 5 拼接技术 线阵 CCD 端到端拼接起来可得到极长的阵列和极高的分辨率 拼接技术可根据 应用需要灵活选择拼接器件和拼接规模 这对军事应用 天文观测 光谱分析等是 特别有用的 尤其在对陆地和海洋的监测 侦察和地球资源勘察等方面都是十分有 价值的 1 3 本论文的主要内容 本论文的主要内容是实现以线阵 CCD 器件 TCD1501D 为图像传感器的图像采 集系统 以 FPGA 芯片为主控制处理器 负责方案确定以及软硬件功能的具体实现 通过传输接口 在 PC 机上显示采集到的图像信息 西南科技大学本科生毕业论文 4 论文内容具体包括 1 图像采集系统的总体方案设计 包括 系统模块的划分以及系统解决方案确 定 2 图像采集系统的硬件设计 1 线阵 CCD 驱动电路设计 2 模拟前端处理器 AFE 配置电路设计 3 系统 PCB 板设计 3 基于 FPGA 的逻辑电路设计 利用 VHDL 语言完成线阵 CCD 的驱动时序模块 模拟前端处理器 AFE 配 置时序模块 内部缓存 RAM 模块以及总体控制模块的设计 4 在以上硬件和软件设计完成并仿真通过后 利用 EDA 工具对 FPGA 进行配 置下载 5 硬件调试完成后 对整个图像采集系统进行实物联机调试 西南科技大学本科生毕业论文 5 第 2 章 系统总体设计 2 1 系统总体结构 图像采集系统主要由照明系统 线阵 CCD 图像传感器 模拟前端处理器电路 数据缓存器及传输接口等组成 系统总体结构图如图 2 1 所示 系统的主要功能是 驱动 CCD 将被测对象的光学图像转换成模拟图像信号 经过 AFE 处理后转换为数字 信号缓存于 RAM 中 最后经过适当的传输接口把采集图像数据送入计算机中处理 照 明 系 统 被 测 对 象 模 拟 前 端 处 理 线 阵 CCD 缓 存 器 计 算 机 传 输 接 口 逻辑控制 图图 2 2 1 系统总体结构系统总体结构 2 2 系统开发工具 20 世纪 90 年代 国际上在电子和计算机技术方面较先进的国家 一直在积极 探索新的电子电路设计方法 并在设计方法 工具等方面进行了彻底的变革 并取 得了巨大成功 在电子技术设计领域 可编程逻辑器件 如 CPLD FPGA 的应用 已得到广泛的普及 这些器件为数字系统的设计带来了极大的灵活性 这些器件可 以通过软件编程而能够对其硬件结构和工作方式进行重构 从而使得硬件的设计可 以如同软件设计那样方便快捷 这一切极大地改变了传统的数字系统设计方法 设 计过程和设计观念 促进了 EDA 技术的迅速发展 EDA 是电子设计自动化 Electronic Design Automation 的缩写 在 20 世纪 90 年 代初从计算机辅助设计 CAD 计算机辅助制造 CAM 计算机辅助测试 CAT 和计 算机辅助工程 CAE 的概念发展而来的 EDA 技术就是以计算机为工具 设计者在 EDA 软件平台上 用硬件描述语言 HDL 或原理图完成设计文件 然后由计算机自 西南科技大学本科生毕业论文 6 动地完成逻辑编译 化简 分割 综合 优化 布局 布线和仿真 直至对于特定 目标芯片的适配编译 逻辑映射和编程下载等工作 简而言之 EDA 技术就是利用 软件程序和工具来设计并实现硬件产品 EDA 技术的出现 极大地提高了电路设计 的效率和可行性 并减轻了设计者的劳动强度 目前 EDA 技术已经成为现代电子设计领域的基本手段 涵盖印制电路板 PCB 设 计 可编程逻辑器件开发 专用集成芯片设计以及系统验证等诸多领域 2 2 1 Protel DXP2004 简介 本设计采用 Protel DXP2004 来完成整个系统的硬件电 路及 PCB 板设计 Protel DXP2004 是 Altium 公司于 2004 年推出的最新版本的电路设计软件 该软 件能实现从概念设计 顶层设计直到输出生产数据以及这之间的所有分析验证和 设计数据的管理 当前比较流行的 Protel 98 Protel 99 SE 就是它的前期版本 Protel DXP 2004 已不是单纯的 PCB 印制电路板 设计工具 而是由多个 模块组成的系统工具 分别是 SCH 原理图 设计 SCH 原理图 仿真 PCB 印制电路板 设计 Auto Router 自动布线器 和 FPGA 设计等 覆盖 了以 PCB 为核心的整个物理设计 该软件将项目管理方式 原理图和PCB 图 的双向同步技术 多通道设计 拓朴自动布线以及电路仿真等技术结合在一起 为电路设计提供了强大的支持 与较早的版本 Protel99 相比 Protel DXP 2004 不仅在外观上显得更加豪华 人性化 而且极大地强化了电路设计的同步化 同时整合了VHDL 和 FPGA 设 计系统 其功能大大加强了 2 2 2 FPGA 的常用开发工具 本设计采用 Quartus II 开发软件 其提供了一种与结构无关的全集成化设计环境 使设计者能对 Altera 的各种产品系列方便地进行设计输入 快速处理和器件编程 Quartus II 开发系统具有强大的处理能力和高度的灵活性 它的优点主要表现在以下 方面 1 与结构无关 Quartus II 系统的编译程序 支持 Altera 全部系列的 PLD 产品 提供与结构无关的设计开发环境 具有强大的逻辑综合与优化功能 2 全集成化 Quartus II 的设计输入 逻辑综合 布局布线 仿真校验和编程 西南科技大学本科生毕业论文 7 下载等功能都全部集成在统一的开发环境下 可以加快动态开发和调试 缩短开发 周期 3 硬件描述语言 HDL QuartusII 支持各种 HDL 输入选项 包括 VHDL Verilog HDL 和 Altera 的硬件描述语言 AHDL 4 丰富的设计库 Quartus II 提供丰富的库单元供设计者调用 其中包括各类 常用的基本数字器件 以及参数化的宏单元模块 MegaFunction 在本系统设计中 采用了国际上通用的 VHDL 语言对某些具有特定功能的逻辑 模块进行设计 VHDL Very High Speed Integrated Circuit Hardware Description Language 即甚高速集成电路硬件描述语言 已经成为一个电子电路和系统的描述 建模 综合的工业标准 它具有强大的语言结构 可以用简洁明确的代码描述来进 行复杂控制逻辑的设计 它具有多层次的设计描述功能 支持设计库和可重复使用 元件的生成 西南科技大学本科生毕业论文 8 第 3 章 系统硬件设计 3 1 系统硬件结构 系统主要完成的任务是将采集到的图像数据传输到计算机中处理 这一过程需 要完善的硬件平台作为保障才能将大量数据实时无误的传输 该硬件平台主要包括 如下几个部分 线阵 CCD 图像传感器 VSP5010 图像数字转换器 FPGA 最小系统 硬件结构如图 3 1 所示 线阵 CCD 图像传感器将采集到的图像信号转化成电压信号 输出 然后经过 VSP5010 对该信号进行模拟前端处理 最终转换成数字信号 FPGA 是整个系统的控制核心 系统采用的是 Altera 公司 Cyclone 系列的 EP1C3 来 产生线阵 CCD 图像传感器 模拟前端处理器的驱动脉冲和控制信号 并把 VSP5010 输出的数字图像信号缓存于利用 IP 核 Intellectual Property core 产生的内部 双口 RAM 缓存器中 FPGA EP1C3 AFE VSP5010 电源 配置电路IO接口 电压转换 74LVC16245 晶振 CCD TCD1501D 图图 3 1 系统硬件结构图系统硬件结构图 3 2 CCD 硬件设计 3 2 1 CCD 工作原理 CCD 是基于金属 氧化物 半导体技术的光电转换器件 它是由很多光敏像元 组成的 即在 P 型 或 N 型 硅衬底的表面用氧化方法形成一层厚度约 0 1um 的二氧 化硅层 再在二氧化硅上蒸镀一层金属膜 并用光刻的方法制成栅状电极 CCD 的 基本工作步骤为 把入射光子转变成电荷 把这些电荷转移到输出放大器上 并把 电荷转变成电压或电流信号 使这些电压或电流能被传感器外的电路感知 当栅极 西南科技大学本科生毕业论文 9 施加正偏压后 空穴被排斥 产生耗尽区 偏压继续增加 耗尽区将进一步向半导 体内延伸 将半导体电子吸引到表面 形成一层极薄但电荷浓度很高的反型层 CCD 中电荷从一个位置转移到另一个位置 在开始时刻 有一些电荷存储在偏压为 10V 的第一个电极下的势阱中 其它电极上均加有大于阈值的较低电压 经过一定 时刻后 各电极上的电压发生变化 电荷包向右移动 将按一定规律变化的电压 如 外部的时钟电压 加到 CCD 各电极上 电极下的电荷包就沿半导体表面按一定方向 转移到输出端 实现图像的自扫描 从而将照射在 CCD 上的光学图像转换成电信号 图像 直接显示图像全貌 图 3 2 是线阵 CCD 的结构示意图 可以看出器件主要有光敏区 转移区 输出 单元这三部分组成 光敏区由 N 个光敏元排成一列 光敏单元始终进行光积分 当 转移栅加高电平时 N 个光信号电荷包并行转移到所对应的那位 CCD 中 然后 转 移栅加低电平 转移中断 进行下一行积分 N 个电荷包依次沿着 CCD 串行传输 每驱动一个周期 各信号电荷包向输出端方向转移一位 第一个驱动周期输出第一 个光敏元信号电荷包 第二个驱动周期输出第二个光敏元信号电荷包 依次类推 第 N 个驱动周期输出第 N 个光敏元信号电荷包 当一行的 N 个信号全部读完 产生一 个触发信号 使转移栅变为高电平 将新一行的 N 个光信号电荷包并行转移到 CCD 中 开始新一行信号传输和读出 周而复始 图图 3 2 线阵线阵 CCD 结构图结构图 3 2 2 CCD 的主要特性参数 1 转移效率 转移效率 是指电荷包在进行每一次转移中的效率 即电荷包从一个栅转移到 下一个栅时 有 部分的电荷转移过去 余下 e 部分没有被转移 e 称转移损失率 根据电荷守恒原理有 1 e 3 1 由定义可知 一个电荷量为的电荷包 经过 n 次转以后的输出电荷量应为 0 Q 西南科技大学本科生毕业论文 10 3 2 0 n n QQ 即总效率为 3 3 0 n n QQ 由于 CCD 中的信号电荷包大都要经历成百上千次的转移 即使 值几乎接近 1 但其总效率往往仍然很低 2 暗电流 CCD 成像器件在既无光注入又无电注入情况下的输出信号称暗信号 即暗电流 暗电流的根本起因在于耗尽区产生复合中心的热激发 由于工艺过程不完善及材料 不均匀等因素的影响 CCD 中暗电流密度的分布是不均匀的 暗电流的危害主要有 两个方面 即限制器件的低频限和引起固定图像噪声 3 灵敏度 指在一定光谱范围内单位曝光量的输出信号电压 电流 曝光量是指光强与光 照时间之积 也相当于投射到光敏元上的单位辐射功率所产生的电压 电流 其单 位为 V W A W CCD 的光谱响应基本上由光敏元材料决定 也与光敏元结构尺 寸差异 电极材料和器件转移效率不均匀等因素有关 4 光谱响应 CCD 对不同波长的光的响应程度是不一样的 例如 CCD 对蓝光的响应是比较 差的 这是因为在多晶硅中蓝光被吸收的比较厉害 以及在多晶硅 氧化物 硅等 层中引起的多层干涉的结果 通常把响应度等于峰值响应的一半所对应的波长范围 称为光谱响应范围 普通 CCD 的光谱响应范围为 400 1100nm 5 噪声 CCD 的噪声可归纳为三类 散粒噪声 转移噪声和热噪声 1 散粒噪声 在 CCD 中 无论是光注入 电注入还是热产生的信号电荷包的电子数总有一定 的不确定性 也就是围绕平均值上下变化 形成噪声 这种噪声常被称为散粒噪声 它与频率无关 是一种白噪声 散粒噪声代表着器件最高信噪比的极限 片外的信 号处理电路不能对此噪声进行抑制 2 转移噪声 转移噪声主要是由转移损失及表面态俘获引起的噪声 这种噪声具有累积性和 相关性 累积性是指转移噪声是在转移过程中逐次累积起来的 与转移次数成正比 西南科技大学本科生毕业论文 11 相关性是指相邻电荷包的转移噪声是相关的 因为电荷包在转移过程中 每当有一 过量 Q 电荷转移到下一势阱时 必然在原来势阱中留下一减量 Q 电荷 这份减 量电荷叠加到下一个电荷包中 所以电荷包每次转移要引起两份噪声 这两份噪声 分别于前 后相邻周期的电荷包的转移噪声相关 3 热噪声 热噪声是由于固体中载流子的无规则热运动引起的 在 OK 以上 无论其中有 无外加电流通过 都有热噪声 对信号电荷注入及输出影响最大 它相当于电阻热 噪声和电容的总宽带噪声之和 以上 3 种噪声源是独立无关的 所以 CCD 得总噪声功率是它们的均方和 在 CCD 图像数据采集过程中 要尽可能的得到精确的 CCD 信号 且最大程度的降低 CCD 的噪声 提高信噪比 降低噪声的主要方法有 采用相关双采样 CDS Correlated Double Sampling 技术 双斜积分法 小波变换校正法 提高 CCD 工作频率 带通 滤波器法 制冷方法等 本系统采用了基于数字技术的相关双采样方法对噪声进行 抑制 6 分辨率 分辨率是摄像器件最重要的参数之一 它表明 CCD 成像器件对景物细节的鉴别 能力 通常用每毫米能分辨的线对数表示 即 lp mm 有时也用可分辨的最小尺寸 表示 它是可分辨的空间频率的倒数 例如一个 CCD 能分辨的最大空间频率为 20lp mm 则可分辨的最小尺寸为 0 05mm 分辨率与 CCD 器件的像素尺寸有直接 关系 像素尺寸越小 分辨率越高 通常可分辨的最小尺寸约为像素尺寸的 2 倍 目前 CCD 的像素尺寸为 6 14um 可分辨的最小尺寸为 0 012 0 028um 对应的线 对数为 85 35lp mm 3 2 3 CCD 驱动电路设计 CCD 是图像采集系统的核心 在应用 CCD 图像传感器时 需要解决的问题主 要有两个 即产生正确的脉冲时序驱动 CCD 器件和输出信号的采集处理 为了保证 CCD 图像传感器正确稳定的工作并充分发挥它的光电转换功能 必须设计出能够产 生符合 CCD 器件工作所需时序的驱动控制电路 系统利用先进的 FPGA 技术产生 高速稳定的 CCD 驱动时序 具体的程序实现部分将在第四章详细介绍 1 TCD1501D 芯片基本结构 系统选用了日本东芝公司生产的 TCD1501D 线阵 CCD 图像传感器 它是一款 西南科技大学本科生毕业论文 12 高速 低暗电流的 5000 像元线阵 CCD 器件 芯片封装形式为 DIP22 双列直插式 TCD1501D 的管脚分部和结构如图 3 3 所示 表 3 1 为引脚名称说明 表表 3 13 1 TCD1501DTCD1501D 引脚说明引脚说明 图图 3 33 3 TCD1501DTCD1501D 管脚图管脚图 图 3 4 所示为 TCD1501D 原理结构图 由图可知 TCD1501D 由光敏区 转移 栅 模拟移位寄存器及信号输出单元组成 该传感器内部包含一列 5076 个光敏二极 管 前面 64 个和后面 12 个是作暗电流检测而被遮蔽的 中间 5000 个光电二极管是 曝光像敏单元 当扫描一张 A3 的图纸时可达到 16 线 mm 的精度 该器件工作在 5V 驱动脉冲 12V 的电源条件下 1E O 电荷转移脉冲 2E O 电荷转移脉冲 1B末级时钟 2B末级时钟 SH帧转移脉冲 RS复位脉冲 SP采样保持脉冲 CP钳位脉冲 OS信号输出 DOS补偿信号输出 SS地 OD电源 NC未连接 西南科技大学本科生毕业论文 13 图图 3 4 TCD1501D 结构图结构图 TCD1501D 的光谱响应特性曲线如图 3 5 所示 光谱响应范围从 400nm 到 1100nm 峰值对应的波长为 550nm 图图 3 5 光谱响应曲线光谱响应曲线 2 TCD1501D 驱动电路设计 由于 TCD1501D 的时序逻辑是通过 FPGA 发出信号驱动的 FPGA 的引脚为 CMOS 电平标准 而 TCD1501D 所需的驱动信号为 TTL 电平标准 但 CMOS 电路 的驱动电流较小 不能够直接驱动 TTL 电路 所以需要对 FPGA 输出的 CCD 驱动 信号进行电平标准转换 系统中使用 74LVC16245 实现电平标准转换的功能 它是 16 位高速 CMOS 双向线驱动器 采用单电源供电方式 可以增强电流驱动能力 工 作频率可达 40MHZ 由于 74LVC16245 输入高电平的最小值为 2V 输出高电平为 5V 所以利用它达到了驱动 TCD1501D 所需高电平电压值的作用 其工作方式如表 3 2 所示 表表 3 2 74LVC16245 工作状态表工作状态表 控制输入端 OE DIR 工作方式 LLB 端输入 A 端输出 LHA 端输入 B 端输出 HX隔离状态 本设计设定 VCC 为 3 3V OE 和 DIR 同设为低电位 这样 74LVC16245 工作模 式为 B 端输入 A 端输出 图 3 6 所示为系统的 CCD 驱动电路硬件原理图 该电路提供了 TCD1501D 正常工作所需的全部驱动信号以及 12V 的电源接口 由于 74LVC16245 可以同时驱动两片 TCD1501D 所以这里设计了两个接口 P1 和 P2 图中 CCDOD 和 CCDEV 为线阵 CCD 的采集到的图像信号接收端 最终接到 西南科技大学本科生毕业论文 14 VSP5010 的 34 脚和 47 脚上 1DIR 1 1B1 2 1B2 3 GND 4 1B3 5 1B4 6 VCC 7 1B5 8 1B6 9 GND 10 1B7 11 1B8 12 2B1 13 2B2 14 GND 15 2B3 16 2B4 17 VCC 18 2B5 19 2B6 20 GND 21 2B7 22 2B8 23 2DIR 24 2OE 25 2A8 26 2A7 27 GND 28 2A6 29 2A5 30 VCC 31 2A4 32 2A3 33 GND 34 2A2 35 2A1 36 1A8 37 1A7 38 GND 39 1A6 40 1A5 41 VCC 42 1A4 43 1A3 44 GND 45 1A2 46 1A1 47 1OE 48 G1 74LVC16245 DGND DGND VIO VIO DGND DGND DGNDDGND DGND 1EOB 1EOB RS CP SP DGND DGND 2EOB RS CP SP 2EOB SH SH 12v 12v 12 34 56 78 910 P1 Header 5X2 12 34 56 78 910 P2 Header 5X2 DGND DGND DGND VIO VIO CCDEV CCDODDGND DGND DGND DGND 1EOB 1 2EOB 1 RS 1 CP 1 SP 1 SH 1 1EOB 12EOB 1 RS 1CP 1 SP 1SH 1 1EOB 2 2EOB 2 RS 2 CP 2 SP 2 SH 21EOB 22EOB 2 RS 2CP 2 SP 2SH 2 图图 3 3 6 CCD 驱动电路硬件设计驱动电路硬件设计 3 3 AFE 电路设计 3 3 1 AFE 功能分析 AFE Analog Front End 又称模拟前端处理 CCD 图像传感器输出的模拟图 像信号需要经过信号调理和 A D 转换 使之成为数字信号形式 这样才能传给后端 处理器 AFE 的作用就是将 CCD 输出的模拟图像信号箝位和放大到 A D 转换器所 需要的电平 模拟前端系统的工作将直接影响各类应用采集系统的动态范围 分辨 率 信噪比 线性度 速度等重要参数 它是提高系统采样范围及其采样位数的基 础之一 一个完整的 AFE 处理器包括输入箝位 相关双采样 程控增益放大 模数 转换等功能 3 3 2 VSP5010 简介 本设计摒弃了以分离采样保持器结合运放的方案 而采用众多数码相机的方案 用一块专用的 AFE 芯片来完成信号放大 增益调节 相关双采样 及模数转换 这 样的方案由于采用了单芯片设计方案 系统将具有更好的可靠性 稳定性 本设计中采用 TI 的 VSP5010 前端信号处理芯片 VSP5010 是一款面向 CCD 的 完善的低功耗双通道模拟信号处理器 它内含最高 31MSPS 的相关双采样 CDS 电路 可编程增益放大器 DPGA 14 位精度的最高采样率为 31MSPS 的 A D 转 换器 VSP5010 可以工作在三种模式下 对 CCD 信号 模拟视频信号和普通的交 西南科技大学本科生毕业论文 15 流信号进行 A D 转 VSP5010 以其高精度 高速度的模数转换能力 以及它所具有 的完善的性能结构 广泛的应用在工业控制 医疗仪器 科学研究等领域的高精度 图像采集系统等 VSP5010 的引脚图如图 3 7 所示 图图 3 3 7 VSP5010 引脚图引脚图 VSP5010 的内部结构图如图 3 8 所示 主要包含直流重建 相关双采样 输入 箝位 可编程增益放大器 DPGA 黑电平箝位 A D 转换器等模块 下面将分别 介绍 阐述 VSP5010 的工作原理 西南科技大学本科生毕业论文 16 图图 3 83 8 VSP5010VSP5010 的内部结构图的内部结构图 1 直流重建 直流重建的目的是实现直流电平箝位 由于 CCD 的输出信号因为包含了一个 较大的直流成分 这个直流量很容易造成放大器的饱和或者引起共模效应 因此 CCD 的输出信号往往不能直接加到后续放大器的输入端 直流重建电路的功能是从 信号中恢复出优化的信号直流分量 即将叠加在 CCD 像素上的直流电平恢复到一 个希望的值 在实际电路设计中 将 CCD 输出信号经过一个 0 1uF 的耦合电容连 接到 VSP5010 的 CCD 信号输入引脚 在耦合电容端产生一个理想的直流偏置电压 可以将 CCD 信号的直流电平箝位在 1 5V 左右 2 相关双采样 CDS 相关双采样 CDS 是根据 CCD 输出信号和噪声信号的特点而设计 它能消 除复位噪声的干扰 对 1 f 噪声和低频噪声也有抑制作用 可以显著改善信噪比 提 高信号检测精度 由于 CCD 每个像元的输出信号中既包含有光敏信号 也包含有 复位脉冲电压信号 若在光电信号的积分开始时刻和积分结束时刻 分别对输出信 号采样 在一个信号输出周期内 产生两个采样脉冲 分别采样输出信号的两个电 平 即一次是对复位电平进行采样 另一次是对信号电平进行采样 并且使得两次 采样时间之间的间隔远小于时间常数 RC R 为复位管的导通电阻 这样两次采样 的噪声电压相差无几 两次采样的时间又是相关的 若将两次采样值相减 就基本 消除了复位噪声的干扰 得到信号电平的实际有效幅值 3 输入箝位 输入箝位的目的是去除 CCD 的黑电平偏移 一些 CCD 信号有很大的黑电平 偏移电压 如果不及时将这个偏移量去除 将会对芯片内部 DPGA 电路的可用放大 空间有很大的影响 与其它模拟前端芯片的结构不同 VSP5010 在 CCD 信号进入 芯片后就去除了这个偏移电平 这样做有两个好处 其一是减小对芯片采集通道中 的黑电平箝位模块的影响 其二是确保 DPGA 有更大的电压放大的空间 4 可编程增益放大器 DPGA VSP5010 提供了一个分辨率为 10 位 增益范围为 0dB 24dB 的 DPGA DPGA 的增益系数由 SPI 串行总线对相应寄存器的进行配置 具体的 DPGA 增益值公式为 Code Range Gain Equation dB 西南科技大学本科生毕业论文 17 128 1024 Gain dB 20log Code 128 64 4 1 式 4 1 中的 Code 为相应寄存器的 10bit 数据值 VSP5010 的配置由 FPGA 负责完成 5 黑电平箝位 黑电平箝位环路模块用来移除采样通道中剩余的偏移电压 同时能够跟随 CCD 黑电平信号的低频变化 它的工作原理是 首先 通过对相应寄存器配置 获得需 要的箝位电平 可调范围为 0 510 LSB 然后 在信号的消隐期 ADC 的输出电 压与用户通过寄存器配置的黑电平向比较 最后 比较后的信号通过滤波降低噪声 将修正的信号通过 DAC 重新输入 ADC 通常 黑电平箝位环路应在每个行周期 变化一次 但实际上这个环路可以变化得更慢以适应特殊得需要 6 A D 转换器 VSP5010 内部含有一个高速 低功耗的 A D 转换器 它的高性能体现在 精 度为 14 位 采样率为 30MHz 差分非线性好于 0 5 LSB 0 3 3 6 V 的输入 幅值范围 更好的抗噪能力 VSP5010 的硬件电路设计如下图 3 9 所示 B0 1 B1 2 B2 3 B3 4 B4 5 B5 6 CLPOB 7 SYSCLK 8 SHD 9 SHP 10 B6 11 B7 12 B8 13 B9 14 B10 15 B11 16 DGND 17 VDD 18 AGND 19 VCC 20 AGND 21 SDI 22 SCLK 23 WRT 24 RDO 25 AGND 26 AGND 27 VCC 28 COB OD 29 BYPR OD 30 BYPP OD 31 BYPM OD 32 BYP OD 33 CCDIN OD 34 AGND 35 VCC 36 REFN OD 37 CM OD 38 REFP OD 39 VCC 40 AGND 41 REFP EV 42 CM EV 43 REFN EV 44 VCC 45 AGND 46 CCDIN EV 47 BYP EV 48 BYPM EV 49 BYPP EV 50 BYPR EV 51 COB EV 52 VCC 53 AGND 54 AGND 55 CDS SH SEL 56 CA1 57 CA0 58 INPUTCLP 59 RESET 60 OUTENB 61 AGND 62 VCC 63 DGND 64 W1 VSP5010 B0 DGND AGND VIO VIOAGND DGND DGND DGND AGND CCDEV CCDOD B1 B2 B3 B4 B5 B6 B7 B8 B9 B10 B11 SHP SHD SYSCLK CLPOB SDI SCLK WRT RDO OUTENB RESET INPUTCLP CA0 CA1 CDS SH DGND VIO VIO VIO AGNDVIO AGND AGND VIOVIO AGND DGND DGND DGND C01 C02 C03 C04 C05 C06 C07 C08 C09 C010 C011 C012 C013C014C015C016 CA1 CA2 西南科技大学本科生毕业论文 18 图图 3 93 9 VSP5010VSP5010 硬件电路设计硬件电路设计 西南科技大学本科生毕业论文 19 3 4 FPGA 硬件电路设计 3 4 1 Cyclone 系列 FPGA 简介 Altera 公司 Cyclone 系列 FPGA 是目前市场上性价比最优且价格最低的 FPGA Cyclone 器件具有为大批量价格敏感应用优化的功能集 这些应用市场包括 消费类 工业类 汽车业 计算机和通信类 器件基于成本优化的全铜 1 5VSRAM 工艺 容量从 2910 至 20060 个逻辑单元 不等 具有多达 294912bit 嵌入 RAM 该系列各型号资源详细信息见表 3 3 Cyclone