数字时钟毕业设计 自动打铃器毕业设计及文献综述 毕业论文.doc

东华理工大学长江学院毕业设计 摘 要 摘 要 随着电子技术产业结构调整 生产工艺的飞速发展 人们生活水平的不断提高 家用电器逐渐普及 市场对于智能控制系统的需求也越来越大 数字时钟的出现打 破了人们对时钟的传统概念 因为数字时钟不仅可以通过数字直观地显示日历时间 用音响 音乐及汉语语音等声音报时 还可以定时发出各种声 光 电信号 以启 动各种设备实现实时控制 时间顺序控制 如作息时间自动打铃 家电设备自动定 时启闭 生产过程顺序控制等等 用途很广 所有这些都是以钟表数字化为基础的 因此 研究数字时钟及扩大其应用 有着非常现实的意义 作息时间自动打铃器选用了大规模时钟集成芯片 LM8361 作时钟电路 时钟电路 的主要任务是产生实时时钟信号 一方面送到数字显示器进行表示 另一个方面提 供自动打铃电路的存储器地址信号 用存储器 RAM6264 作译码器 利用译码器的读 取 存储 写入时钟信号来控制其时间电路的显示以及响铃电路的正常运作即发出 嘀 嘟 的打铃声设计作息时间自动打铃器 输出电路是位于输出信号与执行机构之间的电路 这里 执行机构为响铃电路 如果是采用继电器控制电铃 则输出电路应根据继电器的点参数进行设计 如果采 用定时电路控制喇叭 信号灯工作 则输出电路应该将存储器的输出电平变成喇叭 的发声信号或者是指示灯的工作信号 电源采用一个直流稳压电源 直流稳压电源一般由电源变压器 整流滤波电路及 稳压电路所组成 但是日历时钟时常跑快跑慢的现象普遍存在 经过日积月累 就会产生较大的 误差 为了解决这一问题 我们设计了能够自动校准和整点报时的可编程时钟控制 器 它能很好的帮助我们完成对操控方面的时序和时间的控制 能够让我们来掌握 运筹时间而不是让时间来催促逼迫我们 关键词 数字时钟 可编程控制器 时钟控制器 东华理工大学长江学院毕业设计 摘 要 Abstract With the electronic technology industry restructuring the rapid development of production technology the continuous improvement of people s standard of living household electrical appliances gradually universal intelligent control system for the market demand is increasing The emergence of digital clock on the clock to break the people s traditional concept because the digital clock not only through digital visual display calendar time with sound music and Chinese speech sounds such as timekeeping can also give a variety of sound light signals To start to achieve real time control of equipment time sequence control Such as auto play and rest time bell Home Appliances automatic timing hoist the order of the production process control etc use a very wide All of these are digital watches and clocks as the basis and therefore on digital clocks and expand its applications a very practical significance And rest time a bell for automatic selection of the large scale integrated chip LM8361 clock for clock circuit the clock circuit s main task is to produce real time clock on the one hand to a digital display that provides automatic Another aspect of a bell circuit memory address signal RAM6264 memory used for decoding using the decoder to read store write clock signal to control its time the show circuit and signal circuit the normal operation of that issue Di the tone of a ring design and rest time Automatic ling Output circuits are located in the implementation of the output signal between the circuit here the executing agency for the signal circuit if it is a relay control bells the output circuit of the relay points should be based on the design parameters if a regular speaker circuit control Lights work the output of the memory circuit should become speaker output level of audible signals or signal lights work Power to adopt a DC power supply DC power supply from the general power transformer rectifier filter circuits and components by the regulator circuit However the calendar clock ran sprints often slow the widespread phenomenon after accumulated it will have a greater error In order to solve this problem we can design the automatic calibration and broadcast the whole point of programmable clock controller It s good to help us complete control of the timing and duration of control so that we can master planning to allow time to time rather than forcing us to press Key words digital clock PLC clock controller 东华理工大学长江学院毕业设计 摘 要 目 录 绪 论 1 1 总体方案的论证 2 1 1 设计要求 2 1 2 设计中主要的三方面 2 1 3 时钟电路的构成方案 2 1 4 作息时间控制器 2 1 5 功放电路 2 2 总体方案的确定 3 3 各系统分析与整体设计 4 3 1 时钟电路设计 4 3 2 作息时间存储电路设计 9 3 3 输出电路设计 15 3 4 直流电源设计 20 结 论 24 致 谢 25 参考文献 26 附 录 27 附录 1 整机电路 28 附录 2 元器件清单 29 东华理工大学长江学院毕业设计 目 录 绪绪 论论 传统的时钟是通过图像 数字等直观的显示日历时间 用音响 音乐以及汉语 语音等声音报时 人们基本的衣食住行的所有时间掌握都靠时钟来很好的进行运筹 所以才井然有序不会交错混杂 时钟的数字化给人们生产生活带来了极大的方便 而且大大地扩展了时钟原先 的报时功能 诸如定时自动报警 按时自动打铃 时间程序自动控制 定时广播 定时开关闭路灯 定时开关烘箱 通断动力设备 甚至各种定时电气的自动启用等 所有这些都是以时钟数字化为基础的 因此 研究时钟及扩大其应用 有着非常现 实的意义 随着社会的发展 时钟不单单是给我们以计时 并且在工业制造 化工生产 物理研究 计算机科学等一系列方面都有着举足轻重的作用 它可以定时发出各种 声 光 电信号 以启动各种设备实现时序控制 时间顺序控制 如作息时间自动 打铃 家电设备自动定时启闭 生产过程顺序控制 各种自动机器电子仪器等等一 系列的智能化的操控掌握 可编程时钟控制器就是其中的一个部分 它能很好的帮助我们完成对操控方面 的时序和时间的控制 能够让我们来掌握运筹时间而不是让时间来催促逼迫我们 针对本课题 北京理工大学以及空军第一研究所设计和实现了基于可编程时钟 控制器 Intel8254 的 PWM PFM 信号发生装置 该装置输出的是频率和脉冲宽度均 可灵活调整的 PWM 信号和 PFM 信号 由广东省珠海市湾仔镇华晖电子厂 1994 年设计出的一种由带透明光盘的指针 式时钟和控制电路构成的可编程时钟控制器 其特征在于透明光盘装在时针轴上 透明光盘边缘装上光电耦合元件 光电耦合元件通过二极管与放大电路连接 放大 电路再与开关电路连接 在透明光盘边缘上 可分段改变光盘的透明度 本实用新 型结构合理 能根据需要随时编制控制工作时间程序 可广泛用于电器的定时工作 控制 通过对本课题的研究 将电子设计方面的知识加以综合 我不仅更进一步的巩 固了以往所学的知识 而且很好的了解和掌握了原来不知道或掌握不好的知识结构 特别是很多时钟专用芯片的功能以及用法 这些芯片的功能和用法都是和人们的实 际生产生活紧密相关的 在实际的研发过程中都具有很强的代表性 所以 掌握好 这些知识结构能够为以后走上工作岗位 解决实际问题打下良好的基础 东华理工大学长江学院毕业设计 绪 论 2 1 总体方案的论证 1 1 设计要求 1 设计一个具有时 分计时 4 位数字显示的时钟电路 2 具有快速校时功能 3 具有整点音乐自动报时功能 4 以时钟电路为基础 设计一个长江学院作息时间自动打铃器 1 2 设计中主要的三方面 其一是设计一个能以一个数字直接显示的时钟电路 具有时 分计时 4 位数 字显示 其二是用时钟信号控制打铃器 从而实现按序存入电路的作息时间自动打 铃 其三是功放电路 整个系统可以分成三部分 即时钟控制电路 作息时间控制 电路 功放电路 而时钟电路在起控制和主导作用 1 3 时钟电路的构成方案 A 选用中 小规模的集成芯片设计 B 选用单片时钟集成电路的构成 C 利用其它任何可能引出时间信号的数字钟 数字表等 1 4 作息时间控制器 这部分电路是以时间代码为输入信号 经译码后产生定时控制信号去推动电铃 或者其他控制设备工作 译码器完成由代码控制信号的交换 这里的代码即时钟信 号代码 控制信号是驱动打铃器或者其他的控制设备的信号 实现的电路形式是多 种多样的 A 利用集成门电路进行设计 B 选用合适的现成译码器 C 用 GAL 芯片进行编程 实现译码 D 用存储器完成译码的功能 怎么样用存储器完成译码功能 可用时钟电路输出的时钟代码作为存储器的地 址信号 存储器中存放的数据作为外设工作的控制信号 当时钟运行到需要外设动 作的某一个时刻 使存储器的地址信号以及读信号有效 读出存储器中相应的数据 信号 每个数据位控制一个外设 若某位数据有效 则相应的外设即可以启动 这 种方法简便 时间容易修改 存储器可用 RAM EPROM 以及 EEPROM 1 5 功放电路 外设的形式多种多样 要求的驱动功率不同 因而在译码输出与外设之间必须 东华理工大学长江学院毕业设计 总体方案的论 证 3 设置适当的功放电路 以提供外设工作的驱动电流与电压 2 总体方案的确定 据上述的分析 实现可编程时钟控制器要求的电路方案有多种选择 必须要根 据个人的条件 要求和其他具体情况权衡利弊 确定其中的一种 作息时间自动打铃器选用了大规模时钟集成芯片 LM8361 作时钟电路 时钟电路 的主要任务是产生实时时钟信号 一方面送到数字显示器进行表示 另一个方面提 供自动打铃电路的存储器地址信号 用存储器 RAM6264 作译码器 利用译码器的读取 存储 写入时钟信号来控制 其时间电路的显示以及响铃电路的正常运作即发出 嘀 嘟 的打铃声设计作息时间 自动打铃器 输出电路是位于输出信号与执行机构之间的电路 应根据两者的状态要求以及 执行机构的功率要求进行设计 这里 执行机构为响铃电路 如果是采用继电器控 制电铃 则输出电路应根据继电器的点参数进行设计 如果采用定时电路控制喇叭 信号灯工作 则输出电路应该将存储器的输出电平变成喇叭的发声信号或者是指 示灯的工作信号 电源采用一个直流稳压电源 直流稳压电源一般由电源变压器 整流滤波电路及 稳压电路所组成 系统分析 时基电路将 3 579545MHz 晶振进行精确调准 达到 60Hz 的输出要求 送进 LM8361 的时钟输入端 满足了所需要的时基信号 大规模集成芯片 LM8361 配 接 LT 667 显示构成时钟电路 时钟电路的主要任务是产生实时时钟信号 一方面送 到数字显示器进行表示 另外一个方面提供自动打铃电路的存储器地址信号 将时 钟电路的时钟信号线与存储器 RAM6264 的地址线相连 而存储器的数据线与响铃装 置相连 当时钟信号变化时 即存储器的地址变化 时钟运行到某一个响铃时刻 存储器输出的数据就会推动响铃装置工作 8 位数据可推动 8 路响铃装置 其系统框图如下图 2 1 所示 时间显示 时钟电路 LM8361 存 储 器 R A M 输 出 电 路 R W 时基电路电源输入数据 东华理工大学长江学院毕业设计 总体方案的确 定 4 图 2 1 系统框图 3 各系统分析与整体设计 3 1 时钟电路设计 A 时基电路 1 时基信号的产生使用摩托罗拉时基电路 MM5369 是 17 级分频振荡器 采用 3 579545MHz 晶振 6V 12V 供电 可用于代替由 TMS3450 LM8361 芯片驱动的双共阴 屏交流电子钟的 50 60Hz 信号源 将 TMS3450 或 LM8361 第 25 脚悬空 60Hz 信号引 入第 35 脚 即可将原交流钟的走时精度显著提高 总之 MM5369 的功能就是将 3 579545MHz 晶振进行晶振的精确调准 达到 50 60Hz 的输出要求送进 LM8361 的时 钟输入端 满足所需要的信号 如图 3 1 引脚及图 3 2 内部原理图 VDD 8 分频器输出osc outosc in 5 60HZ 1 VssNCNC 4 图 3 1 MM5369 引脚定义图 东华理工大学长江学院毕业设计 各系统分析与整体设 计 5 17 分频划分 osc 缓冲 存储 器 重新设置脉搏发电机 缓冲存 储器 osc in osc out VssVDD 60HZ 图 3 2 MM5369 内部原理图 MM5369 的电子特征如下表 3 1 所示 在操作温度范围之内的 TA Vss GND 除非 3V VDD 15V 另外说明 表 3 1 参量情况 MinTypMaxUnts 当前电流 VDD 15V10uA 工作电流流失 VDD 10V Fin 4 19MHz 1 22 5 mA 动摆频率 VDD 10V VDD 6V DC DC 4 5 2 MHz MHz 输出电流 逻辑 1 逻辑 0 VDD 10V VDD 5V 500 500 uA uA 输出电压 逻辑 1 逻辑 0 VDD 10V Io 10 uA 9 0 1 0 V V 分频器输出 东华理工大学长江学院毕业设计 各系统分析与整体设 计 6 B LM8361 集成芯片 2 时钟电路的主要任务是产生实时时钟信号 一方面送到数字显示器进行表示 另外一个方面提供自动打铃电路的存储器地址信号 具体的时钟电路构成方案很多 这里选专用大规模集成芯片 LM8361 配接 LT 667 显示构成时钟电路 图 3 3 所示为 时钟芯片的引脚以及图 3 4 所示为电路的连接 1 上上上AM上 2 上上b c 3 f 4 g 5 a 6 b 7 d 8 c 9 e 10 f 11 g 12 a 13 b 14 e 15 c 16 f 17 g 18 a 19 b 20 c 21 d 22 c 23 上上上上 24 上上上上上 25 上上上上上上上上上上上 26 上上 27 上上上上 28 Vss 29 Vdd 30 上上上上 31 上上上上 32 上上上 33 上上 34 上上 35 50 60 HZ上上 36 50 60 HZ上上 37 上上 38 12 24 h 上上 上上 39 1HZ上上 40 上上 PM LM8361 图 3 3 LM8361 管脚图 说明 3 9 脚为时 10 15 脚为十分 16 22 脚为分 集成数字时钟电路 LM8361 是一种大规模 PMOS 集成电路 供电电压 8V 16V 芯片内部有分频器 正点计时器 闹计时器 译码器 控制电路以及输出电路 原 理框图 3 5 如下 60Hz 或者 50Hz 的时基信号从 35 脚输入 经过 60 或 50 分 频后得到秒信号 再经过 60 分频后得到分信号 分信号可以分别送给正点计时器 闹计时器和定时用的减计数器 正点计时器的分计数器和时计数器产生正点计时信号 经过译码输出 产生 上午 AM 下午 PM 时 分 共 23 位七段显示信号 这 23 条 信号连接到共阴极显示屏的对应引脚上 清晰地显示出电子钟的运行时间 LM8361 的输入端可以分别连接七个开关 分别来校准时 分 秒 闹钟预置 预置定时时间 以及止闹和暂时等功能 若将 闹显示输入端 引脚 接电源正极 则分信号可送到闹计数器 利用 东华理工大学长江学院毕业设计 各系统分析与整体设 计 7 快进 和 慢进 两按钮可设定响闹时刻 设定时屏幕只显示闹计数器的计数值 但此时正点计时器仍然在计时 设置完闹钟时刻后将 闹显示输入端 拔回接地端 显示屏仍然显示正点计时 这种 正点计时计数器 和 闹钟时刻设定计数器 同 时工作的特点为我们进行控制时间的编程带来了方便 图 3 4 为控制电路原理图 各开关的作用分别是 A 校准时 分 使用快校开关 S1 以及慢校开关 S2 B 秒校准 先按秒显示开关 S3 然后利用 S1 和 S2 将秒校准 再复位 S3 C 闹钟预置 先接通 S4 再使用 S1 和 S2 将闹时间预置 然后复位 S4 D 预置定时时间 先接通 S5 再使用 S1 和 S2 将定时时间调准 然后复位 S5 E S6 用于止闹 S7 用于暂停 控制原理框图 3 4 如下 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 LT 667 37 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 34 33 29 30 31 32 351 39 40 28 27 上上上上 26 24 23 25 上上上 LM8361 A0 A1 A2 A2 A3 A4 A5 A6 A7 A8 A9 A10 A10 A11 A12 A13 A14 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23 S3S5 2K 2K 51 10 F 0 01 F 0 01 F S1S2S7S6S4 10 F 50 F VCC 图 3 4 控制电路原理图 东华理工大学长江学院毕业设计 各系统分析与整体设 计 8 LM8361 是一种大规模 PMOS 集成电路 其中的施密特触发器输出的高 低电平 随输入信号的电平改变 利用它的滞回特性和输出电平转换过程中正反馈的作用 能把其他形状的周期性信号变换为所要求的矩形脉冲信号 达到整形目的 时基电路中产生的 50 60Hz 的时基信号 通过 35 脚输入 在 36 脚输出时经过 60 或 50 分频后得到秒信号 再经过 60 分频后得到分信号 如下的原理框图 图 3 5 整形电路 50 60 秒计数器 闹定时器 闹计数器 数 字 输 出 电 路 时计数器 分计数器 减计数器 闹比较 放大器 闹计数器 时 数 字显示 十分 数字显 示 分 数 字显示 十时 数字显 示 36 50 60Hz 选择 26 止闹 24 闹暂停 27 定时输出 时 分 闹 定时 30 定时显示输入 31 闹显示输入 32 秒显示输入 37 空 33 慢调 34 快调 28 电压正极 29 电压负极 40 PM 下午 1 AM 上午 39 1Hz 2 b c 38 12 24h 小时 选择 23 公共输出电源 35 50 60Hz 输入 25 闹输出 LM8361 原理框图 东华理工大学长江学院毕业设计 各系统分析与整体设 计 9 3 2 作息时间存储电路设计 2 一个单位的作息时间制订之后 要求输入到作息时间控制器中保留下来 每当 时钟运行到要求响铃的时刻 电路自动给出响铃信号 本设计使用 RAM6264 来完成 这种功能 RAM6264 8K 8 的随机存储器 具有 13 条地址线 A0 A12 表示有个地址单元 8 位双向数据线 D0 D7 表示地址单元字长 8 位 6264 芯片 容量为 8K 8 其地址线有 13 条 A0 A12 8K 单元 再加上其 他引脚总共有 28 条引脚 其中有 2 条标注为 Nc 的空引脚 把 Nc 引脚分别作为地址 线 A13 A14 使用 就是容量为 16K 8 和 32K 8 的 SRAM 存储芯片 存储器和可编程逻辑器件属于大规模集成电路范畴 由于大规模集成电路集成 度高 往往能将一个较复杂的逻辑部件或数字系统集成到一块芯片上 它的应用能 有效地缩小设备体积 减轻设备重量 降低功耗 提高系统稳定性和可靠性 所以 大规模数字集成电路应用得到飞速发展 一个存储器内有许多存储单元 一般按矩阵形式排列 排成 n 行和 m 例 存储 器是以字为单位组织内部结构 一个字含有若干个存储单元 一个字所含位数称为 字长 实际应用中 常以字数乘字长表示存储器容量 RAM6264 管脚结构显示如下图 3 6 所示 NC 1 A12 2 A7 3 A6 4 A5 5 A4 6 A3 7 A2 8 A1 9 A0 10 D0 11 D1 12 D2 13 GND 14 D3 15 D4 16 D5 17 D6 18 D7 19 CS1 20 A10 21 OE 22 A11 23 A9 24 A8 25 CS2 26 WE 27 VCC 28 RAM6264 图 3 6 RAM6264 管脚结构图 A0 A12 地址输入线 东华理工大学长江学院毕业设计 各系统分析与整体设 计 10 D0 D7 双向三态数据线 片选信号输入线 低电平有效 6264 的 26 脚 CE2 为高电平 且 CE 1 CE 为低电平时才选中该片 选通信号输入线 低电平有效 OE 写允许信号输入线 低电平有效 WE Vcc 主电源 电压为 5V GND 接地端 表 3 2 6264 芯片的工作方式 引脚 工作方式 1 CE 20 CE2 26 OE 22 WE 27 I O7 I O0 11 13 15 19 未选中 VIH 任意任意任意高阻 未选中任意 VIL 任意任意高阻 输出禁止 VILVIHVIHVIH 高阻 读出 VILVIHVILVIHDOUT 写入 VILVIHVIHVIL DIN 例如 一个容量为 256 4 256 个字 每个字有 4 个存储单元 存储器 共有 1024 个存储单元 可以排成 32 行 32 列的矩阵 每四列连接到一个共同的列地址 译码线上 组成一个字列 每行可存储 8 个字 每列可存储 32 个字 因此需要 8 根 列地址选择线 Y0 Y7 32 根行地址选择线 X0 X31 随机存取存储器是一种既可以存储数据又可以随机取出数据的存储器 即可读写 的存储器 随机存取存储器有双极型晶体管存储器和 MOS 存储器之分 MOS 随机存 取存储器又可分为静态随机存取存储器 SRAM 和动态随机存取存储器 DRAM RAM 保存的数据具有易失性 一旦失电 所保存的数据立即丢失 通常存储器以字为单位进行数据的读写操作 每次读出或写入一个字 将存放同 一个字的存储单元编成一组 并赋予一个号码 称为地址 不同的字存储单元被赋 予不同的地址码 从而可以对不同的字存储单元按地址进行访问 字 存储 单元 也称为地址单元 通过地址译码器对输入地址译码选择相应的地址单元 在大容量存储器中 一般 采用双译码结构 即有行地址和列地址 分别由行地址译码器和列地址译码器译码 行地址和列地址共同决定一个地址单元 地址单元个数 N 与二进制地址码的位数 n 有以下关系 N 2n即 2n个 字 存储单元需要 n 位 二进制 地址 东华理工大学长江学院毕业设计 各系统分析与整体设 计 11 数据线的输入 输出功能是通过读写控制线 R 加以控制的 R 高电平 WW 数据线作输出端口 R 低电平 数据线作输入端口 2 个片选端 CS1 和W 0CS 1 个输出使能端 是为了扩展存储容量实现多片存储芯片连接用的 OE A 时钟电路与存储器的连接 将时钟电路的时钟信号线与存储器的地址线相连 而存储器的数据线与响铃装 置相连 当时钟信号变化时 即存储器的地址变化 时钟运行到某一个响铃时刻 存储器输出的数据就会推动响铃装置工作 8 位数据可推动 8 路响铃装置 问题是 时钟电路的 23 条时钟信号线怎样与存储器的 13 条地址线相连 这就需要根据要求 灵活考虑 将时钟信号线压缩成 13 条 以便与存储地址线相对应 这也是数字电路 设计中经常遇到的问题 考虑的原则是 压缩后的时钟信号线必须全面体现出对应 显示字符的特征 也就是说 要找到一种时钟信号的新的编码 经分析发现 a 对 时 十位 由于只要显示字符 1 0 可以不显示 因而可以选 时 十位的 b 或者 c 字符段的信号作为地址代码 b 时个位 和 分个位 都需要显示 0 9 的十个字符 要有 4 条数据线进 行编码 选用字符段 a b e f g 的信号 再通过门电路变换成 4 条线 的信号 即 a b a g e f4 条线信号编码出 0 9 的十组代码 c 分十位 要显示 0 5 的 6 个数字 至少用 3 位编码 选用 分十位 中 的 a e f 三个字段信号 d 引入 上午 的时间信号 其中要把两条功能相同的线合并一路 可以选 用 74LS08 7 来完成这种合并 74LS08 是四二输入与门 其引脚排列如图 3 7 所示 主要功能是将输入信号相 与 其表达式为 Y BA 图 3 7 74LS08 引脚排列图 存储器连接原理如图 3 8 所示 东华理工大学长江学院毕业设计 各系统分析与整体设 计 12 NCA12 上上 A7 e A6 f A5 a A4 c A3 A2 A1 f A0 e D0 D1 D2 GND D3 D4 D5 D6 D7 CS1 A10 OE A11 上上 A9 A8 f CS2 WE VCC RAM6264 b a 3A a g 6B 8 b a C a g 11D 5V D0 D1 D2 D3 D4 D5 D6 36k 8 R17 R18 R20 R21 R22 R23 R19 Q7 Q6 Q5 Q4 Q3 Q2 Q1 1K R24 Res2 5V D6 D5 D4 D3 D2 D1 D0 S 上上上上 S8 上上上上 上上上上 图 3 8 存储器连接原理图 表 3 3 列出了 74LS08 与门 的推荐工作条件 表 3 3 推荐工作条件表 74LS0874LS08 名称名称最大最大额定额定最小最小 单单 位位 电源电压 VCC 4 7555 25V 输入高电平电压 VIH 2V 输入低电平电压 VIL 0 8V 输入高电平电流 IIH 400uA 输入低电平电流 IIL 8mA 东华理工大学长江学院毕业设计 各系统分析与整体设 计 13 74LS08 的静态特性如表 3 4 所示 表 3 4 静态特性表 Ta 为工作环境温度范围 74LS0874LS08 参参 数数测试条件测试条件 最小最小最大最大 单位单位 VOH输出高电平电压VCC 最小 VIH 2V IOH 最大 2 7V VOL输出低电平电压VCC 最小 VIH 最大 IOL 最大 0 5V VI 5 5V II最大输出电压对 输入电流 VCC 最大 VI 7V 0 1 mA VIH 2 4V IIH输入高电平电流VCC 最大 VIH 2 7V 20 uA VIL 0 4V IIL输入低电平电流VCC 最大 VIL 0 5V 0 4mA IOS输出短路电流VCC 最大 100mA ICCH输出高电平电源 电流 VCC 最大 4 8mA 74LS08 的动态特性如表 3 5 所示 表 3 5 动态特性表 Ta 25 74LS0874LS08 参参 数数测试条件测试条件 最大最大 单单 位位 TPLH输出由低电平到高电平传输延迟时间 15ns TPHL输出由高电平到低电平传输延迟时间 VCC 5V CL 15PF RL 2k 20ns 说明 相关接法可参看附录原理图 东华理工大学长江学院毕业设计 各系统分析与整体设 计 14 综合上面说述 得到的七段显示码与存储器地址码之间的对应关系如下表 3 6 所 示 表 3 6 显示码与存储器的地址关系表 十进制十进制 数字数字 七七 段段 显显 示示 码码 时个位时个位 分个位分个位 地地 址址 码码 分十位分十位 地地 址址 码码 abcdefga ba gefaef 011111101011111 101100000000000 211011011110110 311110011100100 401100110001001 510110110101101 610111110111 711100001000 811111111111 911110111101 B 存储器编程 首先对整个存储单元清零 操作方法是将 S4置于编程位置 8 位数据线全部接低 电平 按下编程开关 S8使写信号有效 然后使用 快校 开关 S1快速计时WE 12h 小时 即将整个存储单元清零 此后 将作息时间表写入存储器 例如要求 6 点响起床铃 若推动响铃装置的信 号为存储器的数据线设为高电平有效 则将 D0 D1设置为 1 其余的设置为 0 其数 据代码是 03H 使时钟快速运行到 6 点时按下编程开关 S8 即完成了起床铃的信号设 东华理工大学长江学院毕业设计 各系统分析与整体设 计 15 置 依照此方法 逐个将作息时间表全部写入存储器后 拨回 S4到控制位置 3 3 输出电路 10 输出电路是位于输出信号与执行机构之间的电路 应根据两者的状态要求以及 执行机构的功率要求进行设计 这里 执行机构为打铃电路 如果是采用继电器控 制电铃 则输出电路应根据继电器的点参数进行设计 如果采用定时电路控制喇叭 信号灯工作 则输出电路应该将存储器的输出电平变成喇叭的发声信号或者是指 示灯的工作信号 图 3 9 为 MC1413 作为驱动器使 NE555 定时器产生时为 2 3S 的 嘀 嘟 双音音响的输出电路 该电路主要有三片 555 定时器构成 定时器 1 产生定时信号 定时器 2 和 3 接成振荡器 由于两级振荡器选用的 RC 常数不 同 形成不同的音频振荡信号 因此 电路产生不同频率的音响信号 TRIG 2 OUT 3 RST 4 CVOLT 5 THR 6 DISC 7 VCC 8 GND 1 TS555CN TRIG 2 OUT 3 RST 4 CVOLT 5 THR 6 DISC 7 VCC 8 GND 1 TS555CN TRIG 2 OUT 3 RST 4 CVOLT 5 THR 6 DISC 7 VCC 8 GND 1 TS555CN A1 1 A2 2 A3 3 A4 4 A5 5 A6 6 A7 7 GND 8 K 9 Y7 10 Y6 11 Y5 12 Y4 13 Y3 14 Y2 15 Y1 16 MC1413BP LED 100 F10 F 10 F 0 1 F 0 01 F 0 01 F 0 01 F 270 5 5k 5 5k 20k 10k 10k 100k 100k 15k Speaker VCC D4 图 3 9 打铃输出电路图 用 555 定时器能够很方便的接成施密特触发器 那么我们就可以在施密特触发 器的基础上改接成多谐振荡器 只要把施密特触发器的反相输出端经过 RC 积分电路 接回到它的输入端 就构成了多谐振荡器 因此 只要将 555 定时器的 VI1和 VI2连 在一起接成施密特触发器 然后再将 V0经过 RC 积分电路接回输入端就可以了 达林顿三极管结构说明如下 非门电平转换器 用于转换所要求的逻辑电平 可实现由低电平转换为高电平 由高电平转换为低电平 图 3 10 的 MC1413 结构示意图 东华理工大学长江学院毕业设计 各系统分析与整体设 计 16 图 3 10 为 MC1413 达林顿三极管阵列结构示意图 每片含 7 路达林顿管 用 ULN2803 则含 8 路 输出电压最大可达 50V 最大集电极电流可达 500mA MC1413 原理图以及管脚排列如图所示 当存储器输出数据 D 为高电平时 发光二极管 LED 点亮 同时定时器 1 的 2 脚形成一个负脉冲 在 3 脚输出一个正的定时脉冲 使 定时器 2 和 3 产生音频振荡信号 推动喇叭输出 嘀 嘟 的双音音响 持续 时间由定时器 1 输出的正脉冲宽度所决定 其外接输出电路时要接有继电器 这 里选用 JPX 13F 作为继电保护之用 具体连接如附录原理图所示 本电路采用 NE555 构成多谐振荡器产生时间基准信号的秒脉冲 其电路图如图 3 11 所示 图 3 11 秒脉冲产生电路图 A NE555 时基电路的工作原理 工作原理 当加上 VDD电压后 由于电容 C2的端电压不能突变 故 555 处于置 位状态 输出端 3 脚 呈高电平 1 而内部的放电管截止 C2通过 R1 R2 对其 充电 2 脚电位随 C2上端电压的升高呈指数上升 当 C2上的电压随时间增加 达 到 2 3VDD阈值电平 6 脚 时 上比较器 参见图 翻转 使 RS 触发器置位 经缓 冲级倒相 输出端 3 的电压呈低电平 0 此时 放电管饱和导通 C2上的电荷经 至 R2 放电管放电 当 C2放电使其电压降至 1 3VDD触发电平 2 脚 时 下比较器翻 转 RS 触发器复位 经倒相后 使输出端 3 脚 呈高电平 1 以上过程重复出 现 形成无稳态多谐振荡器 东华理工大学长江学院毕业设计 各系统分析与整体设 计 17 B NE555 定时器 555 定时器是一种多用途的数字 模拟混合集成电路 它将模拟功能和逻辑功能 兼容为一体 能够产生精确的时间延迟和振荡 利用它可以很方便的构成施密特触 发器 单稳态触发器和多谐振荡器 其内部电路等效功能框图如图 3 12 所示 从图可见 三个电阻 R 5K 组成的分压器 使内部的二个比较器构成一个 电平触发器 上触发电平为 2 3VDD 下触发电平为 1 3VDD 在 5 脚控制端外接一个 参考电源 CVolt 可以改变上 下触发电平值 上比较器 C1 的输出同 RS 触发器 的端相接 下比较器 C2 的输出端接到 RS 触发器的 S 端 R RS 触发器必须用负极信号触发 加到上 C1同相端 6 脚的触发信号 只有当电位 高于反相端 5 脚的电位时 R S 触发器才翻转 而加到下 C2的反相端 2 脚的触发信 号 只有当电位低于比较器同相端的电位 1 3VDD时 R S 触发器才翻转 图 3 12 555 时基电路等效功能框图 通过分析 可得出 555 各功能端的真值表 如表 3 7 所示 表 3 7 555 引出端的真值表 TRIGTRIGTHRTHRR RQ QDISDIS 1 3VDD 1 4V 1 截止 1 3VDD 2 3VDD 1 4V保持保持 任意电平任意电平 1 4V 0 导通 东华理工大学长江学院毕业设计 各系统分析与整体设 计 18 555 定时器是 8 脚双列直插式封装 其引脚如图 3 13 所示 图 3 13 555 定时器的引脚图 555 定时器各引脚的功能说明如下 a 电源引出端 VDD外接正电源端 双极型 555 可外接 4 5 16V CMOS 型的接 3 18V 电源 一 般说来 电路的定时精确受电源电压的影响极小 该误差通常小于 0 05 V VSS 或 GND 外接负电源端 在通常情况下与地相连 该端的电位应比其它管 脚的电位都负 b 输入功能端 触发端 TRIG 当该端的电位低于 1 3VDD时 可使触发器处于置位状态 即输出 端处于逻辑 1 电平 该端允许外加电压范围为 0 VDD c 阀值电压端 THR 或高触发端 THR 其阀值电平为 2 3VDD 当该端的电压大于 2 3VDD时 可使触发器复位 即输出端处于逻辑 0 电平 该端允许外加电压范围 为 0 VDD d 控制电压端 CVolt 该端与 2 3VDD分压点相连 若在此端加入外部电压 可 改变集成块内两个比较器的比较基准电压 从而控制电压的翻转门限 以改变产生 的脉冲宽度或频率 当不用时 应将该端接一只 0 01uF 的电容器到地 e 强制复位端 当该端外加电压低于 0 4V 即为逻辑 0 电平时 定时过R 程中断 不论 THR TRIG 端处于何种电平 电路均处于复位状态 即输出位 0 该端允许外加电压为 0 VDD 不用时应与 VDD相连 输出功能端 f 放电端 DISC 该端与放电管相连 放电管为发射极接地的开关控制器 用做 定时电容的放电 g 输出端 OUT 电路连接负载端 通常该脚为低电平 0 在定时期间为高电 平 1 东华理工大学长江学院毕业设计 各系统分析与整体设 计 19 下表 3 8 给出了双极型时基电路 NE555 的电性能参数 表 3 8 时基电路双极型 555 电参数特性表 Ta 25 NE555NE555 参数名称参数名称单位单位测试条件测试条件 最小最小典型典型最大最大 电源电压 VVss 04 516 VDD 5V RL 3 电源电流 mA VDD 15V RL 10 初始精度 1 温度漂移 ppm 50 定 时 误 差 电源漂移 V RA RB 1K 100K C 0 1uF VDD 5 15V 0 01 阈值电压 VDD2 3 VDD 15V5 触发电压 V VDD 5V1 67 触发电流 uA0 5 复位电压 V0 40 71 0 复位电流 mA0 1 阈值电流 uAVDD 15V0 10 25 VDD 15V9 01011 控制电压 V VDD 5V2 63 334 Isink 10mA0 10 25 Isink 50mA0 40 75 VDD 15V Isink 100mA2 02 5 Isink 8mA 输出低电平 V VDD 5V Isink 5mA0 250 35 输出电流 Is 200mA V DD 15V 12 5 12 7513 3 输出高电平 V 输出电流 Is 2100mA VDD 15V VDD 5V2 753 3 输出上升时间 ns100 输出下降时间 ns100 东华理工大学长江学院毕业设计 各系统分析与整体设 计 20 3 4 直流电源的设计 4 本课题要求设计一个 5V 和负电压直流稳压电源 直流稳压电源一般由电源变压 器 整流滤波电路及稳压电路所组成 基本电路如图 3 14 所示 D1上D4 0 02 F C4 0 02 F C6 470 F C3 470 F C5 上220V 上9V INOUT GND LM7805V 9V 16V D8 D9 V 5V U1U2Ui A B 图 3 14 5V 电源电路图 A 电源变压器 电源变压器的作用是将电网 220V 的交流电压变换成整流滤波电路所需的交流电 压 5V B 整流电路 整流电路的作用是将交流电压 u2 变成直流电压 Ui 该电路采用单相桥式整流 电路 由整流二极管 D1 D2 D3 D4 组成 单相桥式整流电路工作原理 当 u2 为 正半周时 电流由 A 点流出 经 D1 负载 D3 流入 B 点 因而负载电阻上的电压 等于负边电压 u2 当 u2 为负半周时 电流由 B 点流出 经 D2 负载 D4 流入 A 点 负载上的电压等于 u2 这样由于 D1 D3 和 D2 D4 两对二极管交替导通 致使负载上在 u2 的整个周期内都有电流流过 而且方向不变 C 滤波电路 滤波电路用于滤去整流输出电压中的纹波 由于经整流电路后输出的波形仍含 有较大的交流分量 会影响负载电路的正常工作 需要经过滤波电容滤除纹波 使 输出电压平滑 该滤波电路采用电容滤波电路 图 3 15 滤波电路波形图 东华理工大学长江学院毕业设计 各系统分析与整体设 计 21 滤波原理 滤波电路原理图如图 3 15 所示 当变压器副边电压 U2 处于正半周并 且数值大于电容两端电压 Uc 时 二极管 D1 D3 受正向电压作用而导通 此时 U2 经 二极管 D1 D3 一方面向负载电阻 RL 提供电流 另一方面对电容 C 充电 见图 3 15 的 ab 段 Uc 随着交流电压 U2 上升到接近峰值V 后 U2 开始按正弦规律下降 2 电容通过负载电阻 RL 放电 其电压 Uc 也开始下降 趋势与 U2 基本相同 见图 bc 段 但是由于电容按指数规律放电 所以当 U2 下降到一定数值后 Uc 的下降速度 小于 U2 的下降速度 使 Uc 大于 U2 从而导致 D1 D3 反向偏置而变为截止 此后 电容 C 继续通过 RL 放电 Uc 按指数规律缓慢下降 见 cd 段 当 U2 的负半周期幅值变化到恰好大于 Uc 时 D2 D4 因加正向电压变为导通状 态 U2 再次对 C 充电 Uc 上升到 U2 的峰值后