贾立新《数字电路》课后答案.pdf

1数字逻辑基础习题解答 1 自我检测题 t1 1 1011111 01101 2 137 32 8 5f 68 10 t1 2 26 125 10 11010 001 2 1a 2 16 t1 3 499 10 0100 1001 1001 8421bcd t1 4 5 14 10 0101 00010100 8421bcd t1 5 10010011 8421bcd 93 10 t1 6 基本逻辑运算有 与 或 非 3 种 t1 7 两输入与非门输入为 01 时 输出为 1 t1 8 两输入或非门输入为 01 时 输出为 0 t1 9 当变量 abc 分别为 100 时 ab bc 0 a b a c 1 a b ab 0 t1 10 描述逻辑函数各个变量取值组合和函数值对应关系的表格叫 真值表 t1 11 用与 或 非等运算表示函数中各个变量之间逻辑关系的代数式叫 逻辑表 达式 t1 12 逻辑变量和逻辑函数只有 0 和 1 两种取值 而且它们只是表示两种不 同的逻辑状态 t1 13 约束项是 不会出现 的变量取值所对应的最小项 其值总是等于 0 t1 14 逻辑函数表达式 f a b a b c ab cd e 则其对偶式 f ab abc a b c d e t1 15 写出函数 z abc a bc a c 的反函数z cabcacba t1 16 函数dbaby 的最小项表达式为 y m 1 3 9 11 12 13 14 15 列真值表 t1 17 abdecabcy 的最简与 或式为 y cab t1 18 下列各组数中 是 6 进制的是 a 14752 b 62936 c 53452 d 37481 t1 19 十进制数 62 对应的十六进制数是 a 3e 16 b 36 16 c 38 16 d 3d 16 t1 20 下列四个数中与十进制数 163 10不相等的是 a a3 16 b 10100011 2 c 000101100011 8421bcd d 100100011 8 t1 21 已知二进制数 11001010 其对应的十进制数为 a 202 b 192 c 106 d 92 t1 22 十进制数 78 所对应的二进制数和十六进制数分别为 a 1100001b 61h b 1001110b 4eh c 1100001b c2h d 1001110b 9ch t1 23 和八进制数 166 8等值的十六进制数和十进制数分别为 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 2 a 76h 118d b 76h 142d c e6h 230d d 74h 116d t1 24 十进制数 118 对应的 16 进制数为 a 76h b 78h c e6h d 74h t1 25 和二进制数 1100110111 001 2等值的十六进制数是 a 337 2 16 b 637 1 16 c 1467 1 16 d c37 4 16 t1 26 下列数中最大数是 a 100101110 2 b 12f 16 c 301 10 d 10010111 8421bcd t1 27 用 0 1 两个符号对 100 个信息进行编码 则至少需要 a 8 位 b 7 位 c 9 位 d 6 位 t1 28 相邻两组编码只有一位不同的编码是 a 2421bcd 码 b 8421bcd 码 c 余 3 码 d 格雷码 t1 29 下列几种说法中与 bcd 码的性质不符的是 a 一组 4 位二进制数组成的码只能表示一位十进制数 b bcd 码是一种人为选定的 0 9 十个数字的代码 c bcd 码是一组 4 位二进制数 能表示十六以内的任何一个十进制数 d bcd 码有多种 t1 30 一只四输入端与非门 使其输出为 0 的输入变量取值组合有 种 a 15 b 8 c 7 d 1 t1 31 一只四输入端或非门 使其输出为 1 的输入变量取值组合有 种 a 15 b 8 c 7 d 1 t1 32 下列逻辑代数式中值为 0 的是 a a a b a 1 c a 0 d aa t1 33 与逻辑式yzzyxy 相等的式子是 a xy y b y c zyxy d yzzy t1 34 与逻辑式abca 相等的式子是 a abc b 1 bc c a d bca t1 35 与逻辑式bcaabc 相等的式子是 a abc b a c bca d bcabc t1 36 下列逻辑等式中不成立的有 a ca ba bca b 1 babaab c 1 abba d bdaabda t1 37 下列逻辑等式中不成立的是 a baba b baab c baaba d aaba t1 38 若已知yxyyzzyxy 判断等式 zyzyyxyyx 成 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 3 立的最简单方法是依据以下 规则 a 代入规则 b 对偶规则 c 反演规则 d 互补规则 t1 39 逻辑函数cdbaf 的反函数f a dcab b dc ba c dcba d dcba t1 40 逻辑函数cbabf 的对偶式 f a cbba b cbba c cba d cbba t1 41 函数 f ab bc 使 f 1 的输入 abc 组合为 a abc 000 2 abc 010 3 abc 101 4 abc 110 t1 42 已知cdabcf 下列组合中 可以肯定使 f 0 a a 0 bc 1 b b 1 c 1 c c 1 d 0 d bc 1 d 1 t1 43 在下列各组变量取值中 能使函数 f a b c d m 0 1 2 4 6 13 的值为 l 是 a 1100 b 1001 c 0110 d 1110 t1 44 已知某电路的真值表如表 t1 44 所示 该电路的逻辑表达式为 a f c b f abc c f ab c d 都不是 表 t1 44 a b c f a b c f 0 0 0 0 0 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 1 t1 45 以下说法中 是正确的 a 一个逻辑函数全部最小项之和恒等于 1 b 一个逻辑函数全部最大项之和恒等于 0 c 一个逻辑函数全部最小项之积恒等于 1 d 一个逻辑函数全部最大项之积恒等于 1 t1 46 逻辑函数 f a b c m 0 1 4 6 的最简与非 与非式为 a acbaf b cabaf c acabf d cabaf t1 47 布尔量 a b c 存在下列关系吗 1 已知 a b a c 问 b c 吗 为什么 2 已知 ab ac 问 b c 吗 为什么 3 已知 a b a c 且 ab ac 问 b c 吗 为什么 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 4 4 ebcdceadbcdeebecadccbbdcab 5 最小项 m115与 m116可合并 1 因为只要 a 1 不管 b c 为何值 上式均成立 2 不成立 因为只要 a 0 不管 b c 为何值 上式均成立 3 当 a 0 时 根据 a b a c 可得 b c 当 a 1 时 根据 ab ac 可得 b c 4 cdeebecadccbbdcab cdeebecadcbdcb cdeebecadcbd ebecadcbd 5 115 1110011b 116 1110100b 逻辑不相邻 习 题 p1 1 用 4 位循环码表示 0 1 2 8 9 十个数 要求相邻两个数 例 2 与 3 或 9 与 0 都只有一位代码是不同的 固定用 0000 四位代码表示数 0 试写出三种循环码表 示形式 解 abcd abcd abcd 0000 0000 0000 0001 0010 0100 0011 0110 1100 0010 0100 1000 0110 0101 1001 1110 0111 1011 1111 1111 1010 1101 1101 1110 1100 1100 0110 1000 1000 0010 p1 2 列出逻辑函数 bcbay 的真值表 解 cbacbacbabacbbabcbabcbay pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 5 a b c y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 0 p1 3 用公式法证明 accbbaaccbba 解 654321 1 mcbabcacbacabcbacbaaccbbay 654321 2 mcbacabcbacbacbabcaaccbbay y1 y2 p1 4 如果存在某组基本运算 使任意逻辑函数 f x1 x2 xn 均可用它们表示 则称该组基本运算组成完备集 已知与 或 非三种运算过程完备集 试证明与 异或运 算组成完备集 解 将异或门的其中一输入端接高电平即转化为非门 与门和非门又可以构成或门 p1 5 已知逻辑函数cbcababcf 求 最简与 或式 与非 与非式 最小 项表达式 解 最简与 或式 cbabcbcababcf 与非 与非式 cbabcbabf 最小项之和 cbacababcf p1 6 试用与非门实现逻辑函数 l ab bc 解 bcabbcabl 逻辑电路图 p1 7 写出如图 p1 7 所示逻辑电路的与 或表达式 列出真值表 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 6 b 图 p1 7 图 p1 8 图要改 解 bababaabbabaabbabaf a b f 0 0 0 0 1 1 1 0 1 1 1 0 p1 8 写出如图 p1 8 所示逻辑电路的与 或表达式 列出真值表 解 表达式 bcacbacbabcacbabacbbabaf 真值表 a b c f 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 1 1 1 0 0 p1 9 用公式法化简逻辑函数cdbacbcaabf 解 cbcaabcdbacbcaabf cabcababcbaab p1 10 用公式化简法化简逻辑函数ddccbcaabf 解 ddccbcaabf dccbcaab 1 dccabdcabcab p1 11 证明不等式dacbabcdbabcca 解 令dbabccay 1 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 7 dacbabcy 2 当 d 0 时 babccay 1 acbabcy 2 列出函数真值表 a b c y1 y2 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 1 1 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 从真值表可知 y1 y2 p1 12 试用卡诺图法将逻辑函数化为最简与 或式 1 f a b c m 0 1 2 4 6 2 f a b c m 0 1 2 4 5 7 3 f a b c m 1 3 4 d 5 6 7 4 f a b c d m 4 5 6 7 8 9 10 11 12 13 5 f a b c d m 5 6 7 8 9 d 10 11 12 13 14 15 6 f a b c d m 0 2 4 5 6 7 12 d 8 10 7 l a b c d m 5 7 13 14 d 3 9 10 11 15 解 1 a bc f cbaf 2 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 8 a 0 bc 1 00011110 f accabcbaf 3 a bc f ca c b a f 4 ab 00 cd 01 11 10 00011110 f 0000 1111 1100 1111 cbbabaf 5 ab 00 cd 01 11 10 00011110 f 0000 0111 11 bcbdaf 6 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 9 6 ab 00 cd 01 11 10 00011110 f 1001 1111 1000 00 dbbadcdcbaf 7 000 0110 011 0 00 01 10 11 10110100 ab cd l acbdl p1 13 将下列逻辑函数化简成最简与 或表达式 0dccd dcbabcdadcby 解 ab 00 cd 01 11 10 00011110 y adbdy p1 14 有两个函数 f ab cd g acd bc 求 m f g 及 n f g 的最简与 或表达式 解 画出 f 和 g 的卡诺图如下 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 10 函数在进行与或运算时 只要将图中编号相同的方块 按下述的运算规则进行运算 即可求得它们的逻辑与 逻辑或等函数 其运算规则如表所示 0 1 0 1 0 0 0 0 0 0 1 1 0 1 1 1 1 1 0 1 bcdacdabcm cdbcabn p1 15 有两个函数 f1 a b c d m 0 2 7 8 10 13 d 1 4 9 f2 a b c d m 1 2 6 8 10 12 15 d 4 9 13 其中 m m 表示最小项和最大项 d d 表示无关项 试用卡诺图求 1 p1 21 ff 的最简与 或表达式 2 p2 1 f 2 f的最简或 与表达式 解 先将 f2转化为最小项之和的形式 13941512108621 2 13941512108621 dddmmmmmmm dmdcbaf 139414117530 1394141175302 dmdddmmmmmmdcbaf 画出 f1和 f2的卡诺图 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 11 画出 p1和 p2的卡诺图 cbadcdcap 1 bcabcddcbdcap 2 p1 16 根据图 p1 16 所示波形图 用原变量和反变量 1 写出逻辑关系表达式 z f a b c 2 将上述表达式简化成最简与 或 非表达式 3 把上述表达式简化成最简或非 或非表达式 图 p1 16 解 根据波形图列出真值表 a b c z 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 pdf 文件使用 pdffactory pro 试用版本创建 1数字逻辑基础习题解答 12 1 0 1 0 1 1 0 1 1 1 1 1 caabz baca 或非 或非表达式 baca 与或非表达式 p1 17 若两个逻辑变量 x y 同时满足 x y 1 和 xy 0 则有yx 利用该公理证 明 addccbbadcbaabcd 证 0abcd abcd ab bc cd da 且 abcd abcd ab bc cd da acd acd ab bc cd da ac ac ab bc cd da ac da cd ac ab bc cd ac da c ac ab bc dacaabb c a a b 1 c b 1 原等式成立 pdf 文件使用 pdffactory pro 试用版本创建 2 集成门电路习题解答 1 自我检测题 t2 1 cmos 传输门可以用来传输 数字 信号或 模拟 信号 t2 2 cmos 门电路的静态功耗 很低 随着输入信号频率的增加 功耗也会 增加 t2 3 ttl 与非门多余输入端的处理方法是 接高电平 接电源 与其他引脚连在 一起或悬空 t2 4 ttl或非门多余输入端的处理方法是接低平 接地 与其他引脚连在一起 t2 5 ttl与非门输出端采用推拉式输出的主要作用是 提高速度 改善负载特性 t2 6 ttl 与非门的灌电流负载发生在输出 低 电平情况下 负载电流越大 则 输出电平越 高 t2 7 在 ttl门电路中 输出端能并联使用的电路有 oc 门和 三态门 t2 8 三态逻辑门有三 3 种状态 0 态 1 态和 高阻态 t2 9 当多个三态门的输出端连在一条总线上时 应注意 任何时刻只能有一个门电 路处于工作态 t2 10 oc 门在使用时输出端应接 上拉电阻 和电源 t2 11 oc 门和三态门有什么特点 在使用中应注意什么 解 oc 门可以线与 使用时应加上拉电阻 三态门输出有 3 种状态 0 态 1 态 高 阻态 当使能端电平有效时 处于工作态 当使能端无效时 输出高阻态 挂在同一条总 线上的三态门在任何时刻只能有一个门处于工作态 t2 12 当 cmos 和 ttl 两种门电路互连时 要考虑哪几个电压和电流参数 这些 参数应满足怎样的关系 解 voh min vih min vol max vil max max oh i niih max iol max m maxil i t2 13 对 cmos 门电路 以下 说法是错误的 a 输入端悬空会造成逻辑出错 b 输入端接 510k 的大电阻到地相当于接高电平 c 输入端接 510 的小电阻到地相当于接低电平 d 噪声容限与电源电压有关 t2 14 已知图 t2 14 所示 各 mosfet 管的 t v 2v 若忽略电阻上的压降 则电 路 中的管子处于导通状态 pdf 文件使用 pdffactory pro 试用版本创建 2 集成门电路习题解答 2 a b c d 图 t2 14 t2 15 若将一个 ttl 异或门 设输入端为 a b 当作反相器使用 则 a b 端应 连接 a a 或 b 中有一个接高电平 1 b a 或 b 中有一个接低电平 0 c a 和 b 并联使用 d 不能实现 t2 16 对 lsttl 与非门电路 以下 说法是错误的 a 输入端悬空会造成逻辑出错 b 输入端接 510k 的大电阻到地相当于接高电平 c 输入端接 510 的小电阻到地相当于接低电平 d 输入端接低电平时有电流从门中流出 t2 17 某集成电路芯片 查手册知其最大输出低电平 vol max 0 5v 最大输入低 电平 vil max 0 8v 最小输出高电平 voh min 2 7v 最小输入高电平 vih min 2 0v 则 其低电平噪声容限 vnl a 0 4v b 0 6v c 0 3v d 1 2v t2 18 ttl与非门的低电平输入电流为 1 0ma 高电平输入电流为 10 a 最大灌 电流为 8ma 最大拉电流为 400 a 则其扇出系数为 n a 8 b 10 c 40 d 20 t2 19 设图 t2 19 所示电路均为 cmos 门电路 实现baf 功能的电路 是 a b c d 图 t2 19 t2 20 设图 t2 20 所示电路均为 lsttl 门电路 能实现af 功能的电路 pdf 文件使用 pdffactory pro 试用版本创建 2 集成门电路习题解答 3 是 en a b c d 图 t2 20 t2 21 如图 t2 21 所示 lsttl 门电路 当en 0 时 f 的状态为 a baf b baf c abf d baf a b enen f 图 t2 21 t2 22 oc 门组成电路如图 t2 22 所示 其输出函数 f 为 a bcabf bcabf cbbaf bcabf signal st ld std logic signal cnt integer range 0 to 63 begin u1 control port map reset clk st cx cy ra ya ga rb yb gb ld cnt u2 counter port map reset clk ld cnt st end 2 底层模块 counter 的 vhdl语言程序 library ieee use ieee std logic 1164 all use ieee std logic signed all entity counter is port reset clk ld in std logic cnt integer range 0 to 63 st out std logic end architecture one of counter is signal q integer range 0 to 63 begin process reset clk begin if reset 0 then q 40 elsif clk event and clk 1 th