【精】数字时钟实验报告.doc

一指标要求： 1.显示时、分、秒。.采用24小时制。2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。二设计计算：1总体方案设计：数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。用六片74LS248D和六片74LS161D芯片实现数字电子时钟的设计。具体设计如下：首先秒的设计，它为六十进制 , 即显示 0059 秒，它的个位为十进制，十位为六进制。对于个位而言，当信号从00001001时采用反馈清0法进行清0，同时向十位产生一个进位。与此同时，当十位从00000101时，也采用反馈清零法清0，然后重新开始下一循环。分的设计同秒相同，通过级联（用与非门的输出结果控制分的时钟信号）实现秒向分的进位。小时的设计为二十四进制计数器 ,显示为 0023, 个位仍为十进制，但当十进位计到 2,而个位计到4时清零，就为二十四进制了，也同样通过级联(同秒向分的进位)实现分向时的进位。整个过程通过而实现显示秒向分进位，分向时进位，从时、分、秒。2单元电路设计： 1、秒脉冲发生器数字钟实际上是一个对标准频率（1HZ）迚行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。秒脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，本实验为了得到稳定的连续脉冲，我们选用了有极高的频率稳定性的石英晶体多谐振荡器。采用石英晶体多谐振荡器发出频率很大的脉冲。当今不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。2、 计数译码显示 74LS248译码器译码的是高电平，所以对应的显示器应为共阴极显示器。所有计数器的显示均采用共阴极显示器SEVEN_SEG_COM。 时钟的时、分、秒分别为24、60和60进制计数器。秒、分均为六十进制，即显示0059，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为0023，个位仍为十进制，而十位为二进制，当十位计数到2，个位计数到3时清零，就为24进制了。3、 校正电路在刚刚开机接通电源时，由于时、分为任意值，所以，需进行调整。置开关在手动位置，分别对时、分、秒进行单独计数，计数脉冲由秒脉冲输入。4、 计数器这一部分均采用中规模集成电路74LS161D实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。秒计数器 秒个位的方案应是保持秒十位计数器的CP输入端为低电平，将秒个位的Q3作为进位信号直接送至秒十位计数器的EN输入端，。秒十位计数单元为6进制，当Q3Q2Q1Q0变成0110时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过0111到1111的状态，又从0000开始，如此就是60进制。同时秒十位上的0110时，要把进位信号传输给“分”个位的计数单元。图中74LS161D利用“异步清零”反馈到CR端，而实现个位十进制，十位六进制功能。分计数器分的个位和十位计数单元的状态转换和秒的是一样的，只是它要把进位信号传输给时的个位计数单元。时计数器当“时”十位的Q3Q2Q1Q0为0000或0001时，“时”的个位计数单元是十进制计数器，当他的Q3Q2Q1Q0到1010时，通过与非门使得个位74LS161D上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的Q3Q2Q1Q0为0010时，通过与非门使得该74LS161D的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的Q3Q2Q1Q0为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数。3总体电路： 总原理图，利用Multism软件对整个电路进行仿真，结果正确。所用元器件清单序号器件功能器件数174LS161D可预置BCD异步清零十进制加法计数器6个274LS248D译码器6个374LS00D2输入端四与非门8个474LS08 2输入端与门1个 57400N与非门2个 67408N1个 77432N1个8LM555CMIPC-2221A/2222N08E1个9LED数码显示屏显示时间数6个10单刀双掷开关用于校正电路4个11电阻28个12电容2个三设计仿真1.显示屏本次设计用了六个LED显示屏，它是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。2.计数器这一部分均采用中规模集成电路74LS160实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。3.时间计数器的设计 “秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图所示，是采用两片中规模集成电路74LS161D串联起来构成的“秒”、“分”计数器。二十四进制计数电路“时”计数为二十四进制。在本设计中二十四进制的计数电路也是由两个74LS161D组成的二十四进制计数电路校时电路当刚接通电源或计时出现错误时，都需要对时间进行校正。四安装调试五总结：通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，要设计仿真一个电路总要先用把各小单元仿真成功之再整合成大原理图，这样易于检查，同时也可以减少不必要的错误。在调试时，也应分阶段连接调试，一步一步地进行。例如，先连接好个位的十进制计数器，电路工作正确后，再接十位的计数器。两者都正常后，再将60进制计数器连接起来。采