（电路与系统专业论文）基于DSP的电力系统故障录波器的数据处理与分析[电路与系统专业优秀论文].pdf

中文摘要数字信号处理器( d s p ) 自7 0 年代末问世以来，它引发了工业设计的革命。d s p以其数字器件特有的稳定性、可重复性、可大规模集成性、特别是可编程性和易于实现自适应处理等特点，给数字信号处理的发展带来了极大的机遇，并使信号处理手段更加灵活，功能更复杂，其应用领域也拓展到国民经济部门的各个方面。本文采用t i 公司的t m s 3 2 0 c 6 7 1 3 为核心器件，设计了一套实时的电力系统故障录波系统，提出了系统的硬件和软件设计方案，实现了对录波数据进行传输、处理、存储及分析。硬件方面主要涉及d s p 复位电路、p l l 电路、电源、c p l d 、s d r a m 、f l a s h 、1 m s 3 2 0 c 5 5 0 2 的h p i 接口、c f 卡、t m s 3 2 0 c 6 7 1 3 的h p i 接口以及n a g 电路的设计情况。软件方面主要包括硬件测试程序、用户应用程序、d s pb o o t l o a d e r程序和c o m m 锄d 程序的设计情况。关键词：d s p ；c f 卡；c p l d ；d l ；1 m s 3 2 0 c 6 7 1 3 ；数据传输；数据处理；数据分析分类号：a b s t r a c tw h e nd s p ( d i g i t a ls i g n a ip r o c e s s o r ) c o m e so u tf 如m 吐l ec n do f7 0 s ，i th 船i n i t i a t e dt h e 犯v o l u t i o no fi n d u s 廿i a ld e s i g l l d s p ，w 弛t l 忙c h a r 薯i c t 丽s t i c so fi c ss t a b i l 崎，t 印e a 忸_b i l 崎，i a 唱es c a l eo f i n 峨弘t i o n ，e s p c c i a i l ye a s yp r o 黜i n g 锄de 船yr e a l i z i n g l 矗a d 印td i s p o 盟l ，h 髂b m u 曲tg r e a to p p o 咖n 时t 0d i g i 诅ls i 鲫a lp c e s s a l l df i i r n l e rm o 他，- tm a k e ss i g i l a l h a n d l i n gm e a i l sm o r ef l e x i b l e ，f i l i l c t i o nm o c o m p l e x 锄d 酗印p l y i n gf i e l dh a v ee x t e n d e dt oe v e r y 鹊p e c to f n a l i o 眦le c o n o m y t h i sp a p e r h a sd e s i g n e das y s 把mo fd a t ap r o c e s s i n g 孤da n a l y s i sf o rp o w e rs y s t c mf a u l tr c c o m e ru s i n gt m s 3 2 0 c 6 7 l3p m d u c e db y1 1 ，船t l i ek c m e lc h i p ，锄dp r c s e n t e dad e s i g r is c h e m eo f i l a r d w a 锄ds o n w a r c a st 0h a r d w a 陀d e s i 驴，廿l i sp a p e rg a v en 他d e s i 驴st od s p 佗s e tc 沁u 咄p l lc i r c u i t ，p o w e rs u p p l yc i r c u 沁j t a gc i r c u i t锄dt i 悖i n t c r f ；嵋e st os d r a m ，f l a s h ，肿io f l m s 3 2 0 c 5 5 0 2c h i p ，c fc a r d ，h p io f1 m s 3 2 0 c 6 7 1 3c h i pi nd e t a i l a st 0s o f h v a d e s i 弘，t l l i sp a p 啊d e s 喇b c dt h cp m g f a m s粕dt l l ep r o c e s s e st ot l a r d w a t c s t 印p l i c a t i o n ，d s pb o o t i o a d e r 锄dc o m m 觚di nd e t a i l k e y w o r d s ：d s p ；c fc a r d ；c p l d ；v h d l ：t m s 3 2 0 c 6 7 1 3 ：d a t a 心m s m i s s i ；纰p r o c e s s i n g ；d a t a 锄a l y s i sc l a s s n 0 ：致谢本论文的工作是在我的导师陈后金教授的悉心指导下完成的，陈后金教授严谨的治学态度和科学的工作方法给了我极大的帮助和影响。在此衷心感谢三年来陈后金老师对我的关心和指导。陈后金教授悉心指导我们完成了实验室的科研工作，在学习上和生活上都给予了我很大的关心和帮助，在此向陈后金老师表示衷心的谢意。陈后金教授对于我的科研工作和论文都提出了许多的宝贵意见，在此表示衷心的感谢。在实验室工作及撰写论文期间，蔺祥字、吴卿、王巍等同学对我论文中的研究工作给予了热情帮助，在此向他们表达我的感激之情。另外也感谢我的父母，姐姐和哥哥，他们的理解和支持使我能够在学校专心完成我的学业。l 引言1 1 课题的背景和意义故障录波器是在电力系统发生故障及振荡时能自动记录的一种装置，它因可以记录因短路故障、系统振荡、频率崩溃、电压崩溃等大扰动引起的系统电流、电压及其导出量，如有功、无功及系统频率的全过程变化现象。主要用于检测继电保护与安全自动装置的动作行为，了解系统暂态过程中系统各电参量的变化规律，校核电力系统计算程序及模型参数的正确性。多年来故障录波器已成为分析系统故障的重要依据。随着电力系统网络的复杂化、扩大化和区域网互联趋势的到来，电力系统的行为将会越来越复杂。在此情况下，丰富详尽的现场实测数据尤其是故障或非正常状态下的数据，无疑将具有越来越重要的价值。它们不仅是分析故障原因、检验继电保护动作行为的依据，也为电力工作者研究了解复杂系统的真实行为、发现其规律提供了宝贵资料。故障录波器是电网故障分析必不可少的手段，电网的日趋复杂化为故障录波器的性能提出了更高的要求1 2 国内外发展状况8 0 年代中期以来，随着计算机技术被引入继电保护领域，故障录波器更有了迅猛发展。历经l o 余年，微机型故障录波器已经完全取代了光电式录波器。成为电网故障信息记录的主力，在许多重大事故的调杳和分析中发挥着重要的作用。虽然微机型故障录波器在数据记录性能上有了很大提高，基本解决了光电式故障录波器录波环节多、容量小、没有时标、无记忆能力、数据读取误差大等问题，以具有记忆功能强、存储容量大、能进行故障计时，故障类型判别、故障参数和事件顺序记录、能实现数据远传和便于进行后台分析等特点而得到很大发展，但从近几年的运行实践看，现有国产微机型故障录波器在性能上仍存在下列问题：1 录波方式不一致，数据及文件格式不一致，全网点录波器时间参照系不同，不便于统一分析和统计查询。2 数据输出方式简单，交换接口层次多，速率低，规约不统一，不便于组网、数据远传及综合分析。3 录波器通信速率低，数据传输速率低，对于大容量的数据传送需要很长时间。4 数据的安全性仍难尽如人意。国外的故障录波器一般采用分散式结构，标准模块化设计，可以分散安装在开关柜或保护小室内，通过以太网可以联到一台所级计算机或远传到调度中心。计算机配有通用根系软件包，可集中进行数据处理。1 3 课题研究的任务d s p 技术的高速性和灵活性可以提高故障录波系统的整体性能可以使故障信息得到更完好的记录，本文以1 1 公司的浮点d s p 芯片t m s 3 2 0 c 6 7 1 3 为核心，设计了一套实时的电力系统故障录波系统。主要工作包括：1 提出了基于d s p 的故障录波系统的总体设计方案，对设计过程中需要考虑的特殊问题，也进行了深入的研究。2 确定了故障录波系统的硬件结构和软件功能。3 详细阐述了故障录波系统的软件设计和硬件设计。4 简要介绍了电力系统电参数的测量原理。5 结论。22 系统功能综述2 1 系统原理框图本系统由数据采集模块，数据处理模块以及主控模块构成。简单的说，数据采集模块是以t i 公司的定点d s p 芯片1 m s 3 2 0 c 5 5 0 2 为核心、以a d 公司的刖d 芯片a d 7 8 6 5 、a l t e m 公司的c p l d 芯片e p m 3 1 2 8 a 以及f l 船h 芯片s s b 9 v f 4 0 0 a 等芯片为外围。数据处理模块是以t i 公司的浮点d s p 芯片为t m s 3 2 0 c 6 7 1 3 b 为核心，以a l t e m公司的c p l d 芯片e p m 31 2 8 a 、s s t 公司的f l 鹊h 芯片s s t 3 9 v f 4 0 0 a 、m i c m n 公司的s d r a m 芯片m t 4 8 l c l 6 m 1 6 a 2 以及c f 卡等芯片为外围。主控模块是以飞利浦公司的a 剧芯片l p c 2 2 1 2 为核心，以网口芯片r 凡8 0 1 9 等芯片为外围。系统的功能简述如下：外部的模拟数据经a 仍采样后，汇同数字数据一起经t m s 3 2 0 c 5 5 0 2 编排处理后，送往1 m s 3 2 0 c 6 7 1 3 b 进行数据的传输、处理、分析及存储等工作。数据处理模块根据主控模块发来的指令和工作参数决定记录数据还是向主控模块上传数据。主控模块通过网络与远端主机进行通信，实现数据的上传以及指令和工作参数的下传功能。系统框图如下：一躺鬻躺灿蝴姐模块_ 1 一生糊舡一fil回：回囤臣习 ： 亡 f 崩确# 2 2 系统数据流向框图图2 一l 录波系统框图冷，罔冷i一录波数据由数据采集模块得到，利用m s 3 2 0 c 5 5 0 2 的唧i 接口和t m s 3 2 0 c 6 7 1 3 b 的e m i f 接口将数据上传到数据处理模块。数据处理模块将数据进行传输、处理、分析及存储等操作，s d r a m 和c f 卡用于存储数据。然后利用t m s 3 2 0 c 6 7 1 3 b 的h p i 接口和l p c 2 2 1 2 的e m c 接口将数据上传到主控模块。主控模块通过网络将数据上传到远端主机或接收远端主机送来的指令。图2 - 2 系统数据流向框图2 3 数据处理模块原理框图简单的讲，数据处理模块以浮点d s p 芯片1 m s 3 2 0 c 6 7 1 3 b 为核心，通过可编程逻辑器件c p l d 完成对存储器、控制器的时序匹配和对扩展读写端口进行地址译码等操作。数据处理模块作为数据采集模块和主控模块之间的纽带，利用e m i f接口和h p i 接口建立起数据通路。具体的讲，数据处理模块是围绕浮点d s p 芯片t m s 3 2 0 c 6 7 1 3 b 进行设计的其工作频率是2 0 0 砌，片上存储器有4 k 字节的程序c a c h c 、4 k 字节的数据c h e 以及2 5 6 k 字节的r a m c h e 。片上外设有1 6 位的e m i f 接口、1 6 位h p i 接口、1 6 通道的g p i o 、2 通路的3 2 位定时器、1 6 通路的e d m a 、2 通路的m c b s p 、2 通路的m c a s p 、1 2 c 总线以及1 6 通道e d m a 。l p c 2 2 1 2 的e m c 接口与1 m s 3 2 0 c 6 7 1 3 b 的1 6 位h p i 接口相接。s d r a m 、f l 船h 、c f 卡、l e d 闪灯和1 m s 3 2 0 c 5 5 0 2 的h p i 接口与t m s 3 2 0 c 6 7 1 3 b 的1 6 位e m i f接口相接。其中l e d 闪灯和1 m s 3 2 0 c 5 5 0 2 的h p i 接口的部分信号是通过c p l d进行译码后与1 6 位e m i f 接口相接的。l p c 2 2 1 2 的e m c 接口也是通过c p l d 进行时序转换后与t m s 3 2 0 c 6 7 1 3 b 的1 6 位h p i 接口相接的。4图2 - 3 数据处理模块原理框图3 数字信号处理器3 1t m s 3 2 0 c 6 7 1 3 芯片简介t m s 3 2 0 c 6 7 1 3 b p y p 为高性能3 2 位浮点d s p ，其主频可达2 0 0 枷眩，处理速度高达1 6 0 0 m i p s 1 2 0 0 m f l o p s 。t m s 3 2 0 c 6 7 1 3 b p y p 采用了2 级c h e 结构，片上共有2 6 4 k 8 位存储器，其中4 k 8 位l l p 程序c a c h e 、4 k 8 位l 1 d 数据c a c h e 、2 5 6 k 8 位l 2r a m c a c h e 。并具有丰富的片上外设资源，其中包括2 个m c a s p 、2 个m c b s p 、2 组1 2 c 总线、l组g p l 0 、2 个3 2 位通用寄存器、1 个1 6 位主机接口 i p i 。此外，1 m s 3 2 0 c 6 7 1 3 b p y p还有1 6 位e m i f 总线，有4 个空间，每个空间均可与s d r a m 、s b s r a m 和异步外设实现无缝接口。t m s 3 2 0 c 6 7 1 3 b p y p 功能框图如下表所示：图3 1t m s 3 2 0 c 6 7 1 3 功能框图6c 6 7 1 3 的c p u 内核为哈佛结构，取指令和取数据通路分离，并可同时进行，有两个数据通路，每个数据通路包括4 个功能单元和1 6 个3 2 位寄存器堆。功能单元d l 、m l 、s l 、l l ( 数据通路a ) 和d 2 、m 2 、s 2 、l 2 ( 数据通路b )用于完成算术、逻辑运算和数据存，取等操作，而寄存器堆则用于暂存操作。c 6 7 1 3的功能单元不仅能进行定点运算，而且还能进行浮点运算。3 2t m s 3 2 0 c 6 7 1 3 时钟t m s 3 2 0 c 6 7 1 3 片上集成有p l l 和预分频器d o 及其它4 个分频器( o s c d i v o 、d 1 、d 2 、d 3 ) 所组成的灵活的p l l 控制器，pll 控制器分频产生不同的时钟信号分别用于t m s 3 2 0 c 6 7 1 3 各个部分( 如：c p u 内核、片上外设数据总线、e h l i f 、m c a s p等片上外设) 。t 螨3 2 0 c 6 7 1 3 的p l l 和p l l 控制器如下图所示：图3 - 21 m s 3 2 0 c 6 7 1 3 的p l l 控制器原理图1 s 3 2 0 c 6 7 1 3 时钟由外部c l k i n 输入，经片上p l l 和p l l 控制倍频和分频后产生t m s 3 2 0 c 6 7 1 3 片上各个部分所需的时钟。引脚c l l ( m o d e o 用于选择时钟源，t m s 3 2 0 c 6 7 1 3 上c l i ( m o d e 0 只能设置为“l ”，选择c l k i n 作为时钟输入源。3 3t m s 3 2 0 c 6 7 1 3 存储空间映射t m s 3 2 0 c 6 7 1 3 的整个存储空间分配如下表所示：帅f 曩d c k o e c 捌瑚扭d c k s 匹腰n 日t i e x 剐! b 到雌h _ 州r “f l 2 i1 9 a k一o o f *- r a m 尼d _一wr 甜m 一2 5 6 k“0 0 一们7 f 滞自懈叫铀_ 唧h _ f 障糟薛崩9 嘲2 5 “m 一w口m 9 m 0 杈h 一mr m n d 雹k们o o 一们耵月讳h r 翱掣自蚺a 嗤们赫a o 一小船目羊fb 0 nz 口1 6 c 一a mm o b ”1 h mz h一*t ho m ma 联们劓一甜盯孵t r _ 1m g mz 一mh 帅m 9 _ r q 期5 t 2钔蛇一们口 fl k 啪c d 船o m a _ -甜9 c 0 0 一们，c 锄r l 2 瓣e 一舯0嗣o 一甜算f f 阼e m m 柙d e c 慷砌-2 5 联一 3 f f r d粼a 一们 f r 帮b 升d 呐_ b k m wr 弹d剖嫩口q l 一们e ，r 秆m m憎【卅b o o 一帆8 ，o 芹粕翱_ “1 6 k* * m h m fr 1 b ko ，b 锄一讲b f m1 甜埘8 c o 一讲b f f 芹 w m m1 日c口 - $r - 佃0 k们枷们前f 序p l l 和即- n鞭甜a 7 c o 一甜b ，o f 肾r a 莳8 o 一甜f f 挣自_ - - n r q i _习氍矾b c 0 o 一舶i f r ：f fr “棚c o 哪一矾耳月啊o - - 望一r _ _ d1 曩一譬a 枷o h 一位阵h fr 7 锄一器 f f f f f日s p 口o - p 嘣一r ：r ：*瞳s o - p 钒档椰o 口一嚣开= r ：f fr 一* r f fo 4 1 g 加箕) 咩r 7 f f晴8 p d 黜1 a c l o o o 一3 c f 月评r _ d a _一7 f * f f 目f c 印f习一一镕f f 日f c e l t习州m o o 一f f f f f f马f c e 矿i枷o o 一：芹r ：萍a 水c 日r_a o o o 一搿：f f r 十fr - w ig0 o 一r # f *表3 1 存储空间分配3 4t m s 3 2 0 c 6 7 1 3e m 接口3 4 1t m s 3 2 0 c 6 7 1 3e m i f 的特点窖j e 塞窑通盍兰亟坐位论塞熬主信墨矬堡器1 数据总线宽度：1 6 位。2 存储空间：4 个。3 每个存储空间寻址范围：2 5 6 m 字节。4 时钟：外部e c l k i n 引脚输入或内部s y s c l k 3 提供，最高时钟频率为1 0 0 姗z 。5 可访问的数据宽度：8 1 6 位。6 支持的存储器类型：s d r a m s b s r 榈异步存储器( s r 删、f l a s h 等) 7 各类存储器控制信号：复用引脚，自动切换。3 4 2t m s 3 2 0 c 6 7 1 3e m i f 接口信号t m s 3 2 0 c 6 7 1 3 删i f 接口信号如下图所示：e 砷h 8 n c e d由b m w i l o r yc o r i t m l l o fe c l k j he c l 嘲) l r fe d p l ：o l tle 田：习ls | a f 。d b y 锄琵舀面r 叫e m i f 哟舭8 e p ：研j“骶、茄龄赢西羁窿l u x e d丽觑甄蕊龋萄蕊 舡州鹋豫 m 玛髓r a m丽面前而摅丽el。n 的而j氚5 击筲日u 8 r e qi m e m 埘p 鲥p | i 蚰ib 略图3 - 3e m i f 接口信号图t m s 3 2 0 c 6 7 1 3e m i f 引脚功能描述如下：1 e c l n ：e m i f 外部时钟输入。2 e c l k o u t ：e m i f 工作时钟，有2 个来源；e c l k i n 和s y s c l k 3 。由e k s r c ( d e v c f g 【4 】) 进行选择，当e k s r c ：o 时，选中s y s c l i o ( 默认) ，当e k s r c = l 时，选中e c l k i n 。3 e d 1 5 ：o 】：1 6 位数据总线。4 e a 【2 l ：2 】：2 0 位地址线。95 c e 【3 ：o 】：4 个存储空间选通信号，低电平有效。6 b e 【l ：o 】：2 个字节使能信号，低电平有效。7 a o e s d r a s s s o e ：异步存储器读出使能信号s d r a m 行选通信号s b s r a m读出使能信号，低电平有效。8 a r e s d c a s s s a d s ：异步存储器读使能信号s d r a m 列选通信号s b s l 认m地址选通信号，低电平有效。9 a w e s d w e s s w e ：异步存储器写使能信号s d r a m 写使能信号s b s r a m 写使能信号，低电平有效。l o 越y 异步存储器就绪信号，高电平有效。l i h o l d ：e m i f 总线保持请求信号，低电平有效。1 2 h o l d a ：e m i f 总线已保持确认信号，低电平有效。1 3 b u s r e q ：e m i f 总线请求标志信号，高电平有效。3 4 3 存储器宽度和字节对齐t m s 3 2 0 c 6 7 1 3 能直接与8 1 6 3 2 位存储器无缝接口，内部以字节进行编址( 逻辑地址) ，外部存储器地址( 物理地址) ，由e m 腰根据所接口的宽度，自动对逻辑地址进行移位产生，逻辑地址和物理地址之间的关系如下表所示：表3 2 逻辑地址和物理地址间的关系对于小于3 2 位的外部存储器进行访问时，e m i f 将自动完成数据打包和拆包。例如，对于8 位存储器进行读操作时，卧缸f 自动读字节地址n 、n + l 、n + 2 、n + 3 中的4 个8 位数据打包成3 2 位的数据；而对1 6 位存储器进行写操作时，1 0e m i f 自动将3 2 位数据拆成2 个1 6 位数据分别写入字地址n 、n + 1 中8 位与1 6 位数据与e m i f 的3 2 位数据总线之闯的对应关系由e n d i 觚模式决定，在l i m ee n d i 觚模式时，对齐e m i f 的最低有效位，在b i ge n d i a n 模式时，对齐e m i f 的最高有效位。如下图所示：图3 4e n d i m 模式图注意：n i s 3 2 0 c 6 7 1 3 b 具有b i ge n d i a n 修正模式，由复位时引脚 i d l 2 的状态决定，当肋1 2 = 0 时，为b i ge n d i a n 修正模式，此时，无论是l i t t l ee n d i a n ，还是b i ge n d i a n 均对齐e m i f 的最低有效位：而肪1 2 = 1 时，为普通的b i ge n d i 模式，此时，l i t t l ee n d i a n 模式时，则对齐e m i f 的最低有效位，b i ge n d i a n 模式时，则对齐e m i f 的最高有效位。t m s 3 2 0 c 6 7 1 3 b 的e n d i 锄模式的设置有复位时引脚h d 8 的状态决定，当 嬲- o 时，为b i g e n d i a n ；当 嬲= 1 时，为l i t t l e e n d ia f l 。3 4 4e m 读，写时序的控制t m s 3 2 0 c 6 7 1 3 b 的e m i f 读写时序由其片上的存储映射的寄存器控制，这些寄存器的缩写、名字、功能描述和地址如下表所示：缩写名字功能描述字节地址用于对c 6 7 1 3 的设餮输出作使能控制e 洲f 全局控用干反馈e m l f 总线仲裁状态信号g 刚c 1 10 x 0 1 0 制寄存器阚卡反馈m l f 髫置为异步存赭器接口时的数据就绪状态信号用于分别对每个砑夏存镰空r 日j 所接口的c e l c t l存髓器类型和存储黪宽度进行控捌0 x 0 1 o 4e m i fc e 蒙存用于对配麓为异步存储器接u 的翻夏存c e o c t lc 溆c 1 1储窀间控铜储窄阐的读葛时卑进行控制，包括：读写0 x 0 1 8 0 0 d 寄存器建立时街j 、读写选遁时问、读写保持时阳j ，c e 2 c t l写- 读操作舛i 辱总线转换时闯( 以e ak o lr rc b c 0 1 8 00 0 1 0c e 3 c t i的周期为单位)o x 0 1 8 00 0 1 4用于对既霉为s d r a m 存储器接口豹s d r a m 控制巧e i 存储空润的读写时序和褶关操作进符s d c t l控制，包括ts d r a m 的b a n b 位数、行地址o x 0 1 8 00 0 1 8寄存器位数、剜她址位数、s d r a m 刷新使能控制、s d r a m 初始化控制、k 、k p ，t s d r a m 刷新用于控制发出s d r a m 劂凝命令矗勺周期s d t i m0 x 0 1 1 c控制寄存器和次数s d r a i 讲f 扩展甩予对s d r a m 存储器进i f 更多的参数s d e x to x 0 1 2 0寄存器设置表3 3e m 寄存器4 系统硬件设计4 1d s p 复位电路设计复位电路设计在整个系统设计中扮演比较重要的角色，它是整个系统稳定工作的有力保障。复位电路的设计框图如下图所示：图4 - 1 复位电路框图如上图所示，复位电路由三部分组成，它们是电源复位、复位按钮以及监管芯片引起的复位。监管芯片引起的复位包括两部分，一部分是人为输入的，一部分是由监管芯片自动产生的。人为输入的复位信号就是由复位按钮产生的。自动复位信号是由监管芯片定时产生的，如果在规定的时间内，没有喂狗信号输入，那么监管芯片就会产生一次复位行为。下面简要介绍一下监管芯片的工作原理：当监管芯片的输入电压v 小于1 1 v时，芯片输出不定态。当输入电压大于1 1 v 小于参考电压v ”时，监管芯片产生复位信号r e s e t 。当输入电压大于参考电压v ”时，复位信号仍然有效，持续缸时间后无效。当输入电压小于参考电压v ”时，监管芯片产生复位信号。w d l 为监管芯片的喂狗信号，在复位信号无效期间，在规定的时间以外，没有喂狗信号输入，监管芯片就会产生复位行为，复位行为的持续时间为t d ，然后复位信号无效。铀d 晰1 v图4 - 2 监管芯片工作原理图电源复位是由电源芯片产生的，当电压没有达到参考电压时，电源芯片产生复位信号。当电压超过参考电压时，复位信号无效。电源芯片产生的复位和监管芯片产生的复位最后都送到c p l d 进行处理，产生最终的复位信号送给d s p 芯片c 6 7 1 3 ，进而控制整个系统的初始工作状态。4 2 p l l 电源设计t m s 3 2 0 c 6 7 1 3 b 芯片内部有一个锁相环p l l 和一个锁相环控制器。锁相环p l l 在1 m s 3 2 0 c 6 7 1 3 b 芯片中有着重要的作用，它是整个系统能否正常工作的关键所在。锁相环控制器由一个预分频器和四个分频器构成。锁相环控制器可根据不同的系统需要，产生不同的时钟频率输出。例如，d s p 芯片的内核，外设数据总线，外部存储器接口以及多通道音频串口等系统需要不同频率的时钟，都可由经过锁相环控制器编程得到。硬件框图如下：图4 3p l l 电源图设计电路时应该注意的问题如下：1 锁相环p l l 的外部器件( 例如，电容和e m i 滤波器等) 应尽量靠近c 6 7 1 3放置。建议所有的p l l 器件应放在印制板的同一面，尽量不要使用跳线器、开关等进行连接。2 为了减少p l l 抖动，锁相环p l l 的外部器件( 例如，电容和e m 【滤波器等) 应尽量远离时钟信号。3 + 3 3 v 供电的e m i 滤波器，滤波器的电源必须和i ，o 口的电源保持一致。4 3 电源部分设计整个系统包括+ 5 v 、+ 3 3 v 、+ 1 2 6 v 、数字+ 3 3 v 、模拟+ 3 3 v 、数字+ 1 8 v 和模拟+ 1 8 v 。整个系统的核心是d s p 芯片和a r m 芯片，还有一些外围器件。上述列举的电源涵盖系统中需要的所有电源。下面就具体介绍一下电源部分电路的设计。1 a r m 芯片及外围器件的电源设计+ 5 v 电源是由外部电源输入的，+ 5 v 电源经过电源变换芯片产生了数字+ 3 3 v和数字+ 1 8 v 。数字+ 3 3 v 经滤波电容和电感产生模拟+ 3 3 v ，数字+ 1 8 v 经滤波电容和电感产生模拟+ 1 8 v 。+ 5 v输入图4 - 4a r m 电源框图2 d s p 芯片及外围器件的电源设计+ 5 v 电源是由外部电源输入的，+ 5 v 电源经过电源变换芯片产生了+ 3 3 v 和+ 1 2 6 v 。对于d s p 芯片来讲，+ 3 3 v 电源是为i o 口供电的，+ 1 2 6 v 电源是为内核供电的。【，o 口和内核电源供电的顺序是内核电源先供电，i ，o 口电源后供电。i o 口和内核电源掉电的顺序是i o 口电源先掉电，内核电源后掉电。为了控制口和内核电源供电的顺序和掉电顺序，我们在+ 5 v 到+ 3 3 v 变换芯片和+ 5 v 到+ 1 2 6 v 变换芯片之间使用了一个n p n 型的三极管，由+ 5 v 到+ 1 2 6 v 变换芯片来控制n p n 型三极管的基极电压，从而控制+ 5 v 到+ 3 3 v 变换芯片的输出电压。这样一来，就满足了d s p 芯片i o 口和内核电源供电的顺序和掉电顺序的要求。+ 5 v输入4 4s d r a m 部分设计图4 5d s p 电源框图系统中采用了单片1 6 m 1 6 位4 b 锄l 【s 的s d r a m 来扩展外部大容量同步动态随机存储器，原理框图如下图所示：毅据线卜n地址线一一存储区选掸ns d r a m罕节便能c 6 7 1 3 bne m i f 接口一片选c a s #r a s 舟。w e s #c l k图4 - 6s d r a m 连接图t m s 3 2 0 c 6 7 1 3 b 芯片能够和s d r a m 芯片进行无缝连接，这就给系统硬件设计带来很大的方便。对于s d r a m 芯片的操作和控制任务主要由软件来完成。s d r a m 芯片被映射到t m s 3 2 0 c 6 7 1 3 b 芯片的c e 0 存储空间，最高工作频率为l o o 删z ，支持8 或1 6 位访问，字节地址为o x 8 0 0 00 0 0 0 _ 0 x8 0 f ff f f f 。在对s d r a m 芯片进行读写访问前，需要通过e m i f 的c e o 控制寄存器c e 0 c t l 将c e o 空间配置成1 6 位s d r a m存储器接口，及通过s d c t l 、s d t i m 、s d 既t 等寄存器设置s d r a m 的读写时序和参数。t m s 3 2 0 c 6 7 1 3 b 芯片的雕i f 可以同时访问s d r 删中的四个b a n k s ，可以在一个c e 空间中，也可以在所有的c e 空间中。t m s 3 2 0 c 6 7 1 3 b 芯片的e m i f 接口通过s d r a m控制寄存器s d c t l 来控制s d r 删的行为。由控制寄存器s d c t l 中的s d c s z 、s d r s z和s d b s z 一起控制对一页的操作( 即打开与否) 。s d c s z 控制n c b ，s d r s 控制n r b ，s d b s z 控制n b b 。一个2 - b a n k s 5 1 2 k 1 6 b i t 的s d r a i l ，8 b i t s 的列地址，l l b i t s 的行地址，一个b a n kb i t ，对每个c e 空间的最大寻址范围是2 + ”+ “”= 4 m 字节。注：上式中的x 在不同的条件下取不同的值。当s d r a m 被配置成3 2b i t s 接口时，x 取值为2 。当s d r a m 被配置成1 6b i t s 接口时，x 取值为1 。当s d r a m 被配置成8b i t s 接口时，x 取值为o 。4 5f l a s h 部分设计闪存( f l 髂hm e m o r y ) 已成为d s p 系统的一个基本的配置。一般f l 嬲h 存储器主要用来存放用户程序代码或静态数据。将用户需要的程序代码装入f l a s h 存储器e 瘟塞通太堂亟堂位逾塞丕统硬往丝让有三种方法：一种是在存储器出厂前将数据写入；一种是用户使用编程器自己编程；最后一种是将存储器安装在用户电路板后进行编程。随着芯片制造工艺的提高，芯片的集成度也越来越来高，使f l a s h 存储器正在向小型化、贴片示方向发展。t m s 3 2 0 c 6 7 1 3 b 芯片能够和异步f l a s h 芯片进行无缝连接，这就给系统硬件设计带来很大的方便。对于f l a s h 芯片的操作和控制任务主要由软件来完成。f l a s h芯片被映射到t 蟠3 2 0 c 6 7 1 3 b 芯片的c e l 存储空间。系统采用2 5 6 k 1 6 位f l a s h来扩展外部大容量不挥发异步存储器，用于保存固件或参数，原理框图如下图所刁啭：卜地址线1卜c 6 7 1 3 b 、数据线_ )nf l 褐he i 盯接口片选输出使能写信号图4 7f l a s h 连接图f i 鼬h 的读写支持1 6 位访问，字节地址为o x 9 0 0 0 0 0 0 0 0 x 9 0 0 3f f f f 。f i 酗h是以1 6 位进行访问的，所以对于f i 私h 而言其物理地址以1 6 位为单位进行编址，而程序中使用的逻辑地址是以字节为单位进行编址的，二者之间的关系如下：逻辑地址= 物理地址“1对s s t 的f l 舾h 进行访问时，有两个特殊的地址o x 5 5 5 5 和0 】( 2 a 从，它们的逻辑地址分别为o x 9 0 0 0 0 0 0 0 + ( 0 x 5 5 5 5 1 ) 和o x 9 0 0 0 0 0 0 0 + ( o ) 【2 m a t e 2 1yre c p l d1 0 r d ya r 锑1 0 r d #a w e #1 0 w 眺芏c 6 7 1 3 暑r e s 鲫。f | 蝴旺8 翌邙卡母争们叫：莎地j 坠掣v c ce 垦垡-v c c 幽孔地! ! 鬯图舢1 3c f 卡连接图t m s 3 2 0 c 6 7 1 3 b 芯片的e m i f 接口与c f 卡之间的时序不完全匹配，需要通过c p l d 芯片处理一下。c f 卡的读写时序如下图所示： nc e1 0 r do i s l 6o o t l t义、(协l i l l o r o 饿 r 、j 一协l 髓o o r d ；h c a o r d it w l | o r 口)。t 由恰i 翱e 曲o r it d 往o r o ，叫t 哟艚r 自啪r 一-t 螂o r o ，、，a n七ei o r oo l s 6d o 哦图4 _ 1 4c f 卡读时序图、t l i c l o w r t h l i o wr l、卜卜_ -h u c e 桂o w r；h c e o o w r ，it w a o w r )一-t 由l o 博1 0 l a d r 】心叫。q 。l 岬口w r 一一一t h o w 射do 概1，t - d图4 1 5c f 卡写时序图4 8l p c 2 2 1 2 的e m c 接口设计t m s 3 2 0 c 6 7 1 3 b 芯片片上集成了一个h p i 接口，其与m c a s p l 和g p i o 复用外部引脚。h p i 是“h o s t p 嘣i 舭r f ；忙e ”的缩写，即主机接口，它是个并行端口，通过h p i 可以很方便地实现“双处理器”系统，外部处理器作为主处理器，d s p( 1 m s 3 2 0 c 6 7 1 3 b ) 作为从处理器，主处理器通过h p i 接口可以直接访闯d s p 的整个存储空间，通过d s p 的存储器实现主处理器与d s p 的数据交换。通过h p i接口，外部主机可以访问d s p 的整个存储器映射空间，除了l 2 控制寄存器、中断选择寄存器和仿真逻辑。原理框图如下图所示；g p l 0 7 f i n i s hh c s 群h a s 撑高电平a r mmp o 2 4h c n t l f l ：0 11c s 聋no e 社要h h w i lnc 6 7 1 3 bh d s l 电平w 群h p ic p l d接口h o s 2 萍9 p 1 0 7 一f i n l s hm 2 3i t c 2 2 i 2h r ，v 惮器勰裟掣峙篙鬻科1 5 ：影争啪a r mmh燃021和eint2：圈4 1 6c 6 7 1 3 的h p i 接口连接图由上图可知，对于主处理器来说，1 m s 3 2 0 c 6 7 1 3 b 芯片的h p i 接口相对应1 6位异步存储接口的设备，主处理器通过寻址h p i 接口中的三个寄存器( h p i地址寄存器 ，i a 、h p i 数据寄存器h p i d 和h p i 控制寄存器h p i c ) 来访问d s p的整个存储空间及与d s p 进行握手通信。而d s p 则用片上e d m a 来进行实际的数据读写操作。t m s 3 2 0 c 6 7 1 3 b 芯片的 口i 接口和l p c 2 2 1 2 芯片的e m c 接口间时序不完全匹配，可通过c p l d 进行转换，以满足二者的时序关系。具体的时序如下图所示：1 1 2t - 2c 州 明i = 匕：3 c = = = = 二= = = = 二= 贮= = ) c = = = = ：= 01 1 斗21 t 叫。 2h r 胛 二，r _ 1 = = = 二= 互= = 三= = = ； = = = 二寸- 21 t - 2h h 硼lc ：= 3i = = = = = = ：二= = = = 二= = _ f 弋= = = = 互= ：厩h 一一i _ 仁= 工i 广 h ，t ；矧，4 一苫鲥帅洳棚# p 看i 嚣亍吐忑舞焉弦5 - 一掣蔓眇唧1i 铡蛔胁删，一- ”晕讳 口r ( c “ 邗耕c e 砑隅h c 盯n 0 ：m帽河h h w i l邗盯毳口朗| t脶h d a 5 棚阳旧h 孵图4 - 1 7c 6 7 1 3 的h p i 接口读时序4 9j 1 i a g 电路设计图4 1 8c 6 7 1 3 的 m l 接口写时序玎a g ( j o i n tt c s ta c t i o ng r o u p ；联合测试行动小组) 是一种国际标准测试协议( i e e e1 1 4 9 1 兼容) ，主要用于芯片内部测试。现在多数的高级器件都支持兀= a g协议，如d s p 、f p g a 器件等。标准的，i a g 接口是4 线：t m s 、t c k 、t d i 、t d o ，分别为模式选择，时钟、数据输入和数据输出线。仃：a g 最初是用来对芯片进行测试的，n a g 的基本原理是在器件内部定义一个1 加( t e s t a c s s p o r t ；测试访问口) 通过专用的j t a g 测试工具对进行内部节点进行测试。j t a g 测试允许多个器件通过盯a g 接口串联在一起，形成一个兀a g链，能实现对各个器件分别测试。现在，儿 a g 接口还常用于实现i s p ( i n s y s t e mp r o g r 锄m a b l e 在线编程) ，对f l a s h 等器件进行编程。j t a g 编程方式是在线编程，传统生产流程中先对芯片进行预编程再装到板上因此两改变，简化的流程为先固定器件到电路板上，再用兀a g 编程，从而大大加快工程进度。m g 接口可对p s d 芯片内部的所有部件进行编程具有，t a g 口的芯片都有如下盯a g 引脚定义；t c k 测试时钟输入；t d i 测试数据输入，数据通过t d i 输入m g 口；t d 卜测试数据输出，数据通过t d o 从j r a g 口输出；t m s 测试模式选择，t m s 用来设置j 1 a g 口处于某种特定的测试模式。可选引脚n 峪t 一测试复位，输入引脚，低电平有效。含有兀= a g 口的芯片种类较多，如c p u 、d s p 、c p l d 等。盯a g 内部有一个状态机，称为t a p 控制器。t a p 控制器的状态机通过t c k和t m s 进行状态的改变，实现数据和指令的输入。设计中采用了1 1 公司的x d s 5 l o 型仿真器。下面主要从应用角度来介绍一下设计j t a g 接口时应注意的一些问题：i 在仿真器与n a g 目标系统中，提供高质量的信号是非常重要的。要想提供高质量的信号，必须做好信号的缓冲、测试时钟的输入以及多处理的互联等工作。只有具备了上述条件，仿真器和目标系统才能正常工作。信号e m u o 和e m u l在j t a g 目标装置中既可以作为输入又可作为输出i o 口。一般来件，在多处理器系统中，这两个管脚可配置成都是输入或都是输出，掌控全局的运转或停止操作。在x d s 5 i o 型仿真器中，信号e m u o 和e m u l 仅作为输入使用。2 如果仿真器与，i a g 目标设备间的距离大于六英寸，仿真信号必须要经过缓冲处理。如果仿真器与j t a g 目标设备间的距离小于六英寸，缓冲处理不是必须的。缓冲处理与非缓冲处理原理图如下图所示；v c cv l，r a gd e v i 疮，。e m “a 晒rh 嘲r5e m u 0一上1 4e m u op de m u le m u l24r r s tt r s l g n d16t m st m sg n o38t d it d ig n d71 dt d 0t g 1 ，旦t c kt c kg n ot9e1 - c kr e t图4 1 9 仿真器与儿a g 目标设备同的距离小于六英寸连接图沓镐j 1 a g o e 慨；，3唇m “砒吖h e 女d tv e m t j ap d5e m u o一上，4e 酗u e m u f