毕业设计（论文）-信号源的设计和制作.doc

信号源的设计和制作学生： 指导教师：摘要：本文介绍了信号发生器的基本原理以及工作流程，在电子信息技术领域，经常要用到一些信号作为测量基准信号或输入信号，也就是所谓的信号源。信号源的好坏在很大程度上决定了系统的性能，因而常称之为电子系统的“心脏”。随着电子技术的发展，对信号源的要求越来越高，要求其输出频率高达微波频段甚至更高，及频率分辨率达到m级Hz甚至更小，相应频点数更多，频率转换时间达到ns级，频谱纯度高，同时对频率的功耗、体积、重量等也有更高的要求。要实现高性能的信号源，必须在技术手段上有新的突破。针对以上对信号源高性能的要求，研究和制作一款频率和分辨率更高、转换时间更少、频谱纯度更高的信号发生器成为了人们广泛关注的焦点。而基于DDS技术的产品，可以很好的达到上述各项性能的要求，为当今科技更好更快发展提供了有效的设备基础，正是在这样的背景下，高精度的信号发生器应运而生。关键词：信号发生器 频率歩进 占空比Signal source design and productionAbstract: This article describes the basic principles and workflow of the signal generator, in the field of electronic information technology, often use some of the signal as a measurement of the reference signal or input signal, but also the so-called source. The quality of the signal source to a large extent determine the performance of the system, often called the heart of the electronic system. With the development of electronic technology, the signal source to the output frequency up to even higher microwave frequency bands and frequency resolution of mHz or even smaller, the corresponding frequency points more frequency switching time of the ns-level high spectral purity, frequency power, volume, weight, have higher requirements. To achieve high-performance signal source must be a new breakthrough in technology means. The above performance requirements of the source, research and production of a frequency and a higher resolution, less conversion time, higher spectral purity of the signal generator has become the focus of widespread concern. DDS technology-based products can be good to achieve the above performance requirements of todays technology better and faster development of equipment, it is in this context, high-precision signal generator came into being.Keywords: Signal generator Frequency of stepper Duty cycle.III目 录前言11 方案论证11.1 波形产生11.1.1 正弦波产生21.1.2 方波产生21.2 幅度调整22 主要电路设计与计算22.1 系统原理总图22.2 直接数字合成32.2.1 DDS 的基本原理42.3 FPGA信号发生部分42.3.1 正弦波52.3.2 方波62.4 波形处理部分62.4.1 正弦波62.4.2 方波72.5 FSK信号输出72.6 单片机控制电路设计72.6.1 主要功能介绍82.7 调幅模块设计92.7.1 MC1496内部结构92.8 幅度控制103硬件设计113.1基本原理113.2 所用芯片介绍113.2.1 AT89S52单片机11-143.2.2 芯片DAC083215-163.2. 3 芯片TLC549173.2.4 运算放大器LM324173.3 部分电路原理183.3.1 主控电路183.3.2 时钟电路193.3.3 按键接口电路203.3.4 显示电路203.3.5 复位电路213.3.6 运算放大电路213.3.7 功率放大电路224 系统调试234.1 硬件电路调试234.1.1 调试过程234.1.2 调试经验总结234.2 软件调试234.3 总调试24-255 结束语256 致谢.25参考文献2628信号源的设计和制作前言本系统基于DDS工作原理并对累加器与地址存储器等加以优化，利用FPGA编程实现DDS硬件功能，实现了题目要求产生频率可调正弦波、占空比可调脉冲的设计目的。以单片机（AT89S51）为核心，实现对波形、频率、脉冲占空比、幅度调整等的选择与连续控制。同时，将设定的参数和相关信息通过LCD12864显示。所设计的信号发生器由振荡电路、稳幅电路、正弦波调幅电路、电压比较电路、脉冲波调幅电路组成。采用RC振荡方式产生振荡信号，通过二极管IN4148和运放TL082实现振荡信号稳幅，调幅之后输出正弦波信号，再经电压比较器和调幅电路实现脉冲波的占空比和幅度的变化。采用了多级电阻和多级双联电位器实现频率的分段和步进。信号发生器技术发展至今，引导技术潮流的仍是外国的几大仪器公司，如日本横河、Agilent、Tektronix等.美国的FLUKE公司的FLUKE-25型函数发生器是现有的测试仪器中最具多样性功能的几种仪器之一，它和频率计数器组合在一起，在任何条件下都可以给出很高的波形质量，能给出低失真的正弦波和三角波，还能给出过冲很小的方波，其最高频率可以达到5MHZ，最大输出幅度也达到10Vpp。国内也有不少公司已经有类似的仪器。如南京盛普仪器科技有限公司的SPF120DDS信号发生器，华高仪器生产的HG1600H型数字合成函数/任意波形信号发生器。1 方案论证本系统需设计制作一个能产生正弦波及脉冲波的信号源。其中要求信号频率在20HZ到20KHZ（可适当扩展到100KHZ）范围内实现程控步进可调，步长做到1HZ，脉冲波占空比在2%到98%间可实现步长为2%的程控调整，同时要求幅度可调，波形性能良好。综合这些因素，可知本系统的核心在于波形的产生（包括频率与占空比的控制）及幅度的程控。因此，方案考虑如下。1.1 波形产生1.1.1 正弦波产生方案一：采用函数发生器（如MAX038）产生波形，方法较为简便易行，但此方法产生的波步长进度较低且稳定度不高。方案二：采用锁相技术，通过VCO的频率锁定实现对波的步进及稳定性的高精度控制，但难以使输出频率范围达到要求，且硬件电路较为复杂不易调整，不适于产生低频信号。方案三：采用单片机控制查表实现，单片机既作为控制器，又作为信号发生器，节省了硬件开支，但为达到精度对单片机要求相对较高且存储空间较大。方案四：采用FPGA编程实现数字式频率合成（DDS），频率带宽较宽，频率转换时间较短，分辨率较高，可控性好。综上考虑，我们采用了方案四，实现正弦波的产生及频率控制。1.1.2 方波产生方案一：采用硬件电路直接振荡产生（如555芯片电路），产生的波频率较为稳定，但步进调整十分复杂，不利于精确控制。方案二：采用先产生正弦波，后经比较起比较得到。这样可以提高精度，但电路较复杂，成本高，调试不方便。方案三：采用FPGA直接计数分频得到，此法在保证范围满足要求时，使步进及占空比精度得到较大的提高，且实现要求所需硬件较低。综上，采用方案三，达到产生脉冲波及其占空比控制的目的。1.2 幅度调整方案一：利用VCA810、AD603等程控放大芯片，搭建电路实现。此法在步进调整时较为方便，易于控制，但调整精度不足。方案二：利用DAC0832或DAC0800等芯片实现控制要求。电路连接较为方便，可调整度高，精度满足要求。综合考虑，取用方案二。2 主要电路设计与计算2.1 系统原理总图 图2.1-1 系统原理总图2.2 直接数字合成（DDS） 直接数字合成（Direct Digital Synthesis、DDS）是一种新的频率合成技术和信号产 生的方法。直接数字频率合成器(DDS)具有超高速的频率转换时间，极高的频率分辨率和较低的相位噪声，在频率改变与调频时，DDS 能够保持相位的连续，因此很容易实现频率、相位和幅度调制。此外，DDS 技术大部分是基于数字电路技术的，具有可编程控制的突出优点。因此这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了 DDS 专用芯片，这种器件成为当今电子系统及设备中频率源的首选器件。例如 ANALOG DEVICES 公司的 AD9850 就是一个可以工作在 125MHz 时频率的，具有 10bit DAC 的 DDS 芯片。AD9854 是一个可以 工作在 300MHz 时钟频率,具有 I/Q 两路 12bit DAC DDS 芯片。当今通信系统迅速发展，软件无线电成为很热门的话题，DDS 在这些系统中都成为很重要的一门技术。有兴趣的同学可以参考上面提到的两款芯片资料，了解当今 DDS 系统。2.2.1 DDS 的基本原理 DDS 的原理框图如图2.2.1-1所示。图中相位累加器可在每一个时钟周期来临时将频率控制钟字（TUNING WORD）M 累加一次，如果记数大于 2 N ，则自动溢出，而只保所决定的相位增量留后面的 N 位数字于累加器中。正弦查询表 ROM 用于实现从相位累加器输出的相位值到正弦 幅度值的转换，然后送到 DAC 中将正弦幅度值的数字量转变为模拟量，最后通过滤波器输出一个很纯净的正弦波信号。 图2.2.1-1 DDS原理框图 2.2.2 DDS 的各组成部分的具体参数及其相互关系 作为频率信号源，DDS 系统的输出频率范围、频率分辨率、频率稳定度、波形的谐波失真等是我们主要关心的指标。由于电路复杂性、价格及现有技术条件的限制，我们不可能无限地提高这些指标，那么这些限制关系是怎样的呢？下面我们做一些简要的分析。相位累加器的位数 N 、数模转换比特数 n 、时钟频率 f c 及其稳定度、LPF 的特性等是决定 DDS 系统指标的重要参数。事实上，我们可以认为DDS系统是模拟信号转化成数字信号的逆过程，即是将单频正弦模拟信号采样、量化的逆过程。单频正弦模拟信号的频率对应于DDS系统的输出信号频率，采样频率对应于DDS系统的时钟频率fc，量化比特数对应于DDS系统的数模转换比特数n。2.3 FPGA信号发生部分2.3.1 正弦波正弦波实现框图如下图所示：图2.3.1-1 正弦波实现框图在此系统部分中，我们对传统DDS发生器进行了两点改进：第一点，传统直接数字频率合成器的累加器采用。可溢出的L位累加器(或称相位累加器)产生正弦函数的相位变量。相位累加器每溢出一次，就代表正弦波型的一个周期。当相位累加器为32位时最高时钟频率为40MHZ时，最小频率精度约为0.0093。最小步进值的尾数不是零，最小频率四舍五约为0.0093在一定条件下，会发生两个不同频率控制字产生同一频率正弦波的现象。为此，我们采用了循环累加器加以优化，循环累加器有以下三个特点： 第一点，以循环相位累加器的溢出信号作为其后地址信号发生器的时钟，而不用累加器的高位输出作为地址信号。这样作，既可以避免因累加器高位输出信号不同步引起的竞争冒险问题，同时也降低了系统的复杂度，使其组成更趋于模块化。第二点，累加器加到最大值溢出后，以余值而不是零作为下一次累加的起始值。例如，当FCW=3，最大值为100时，加到99时，再加3，累加器溢出，输出一个脉冲的同时，以2作为下一次累加的起始值，依次循环下去。这样作，可以源头上避免因舍掉余值而引起的频率误差。第三点，循环相位累加器设置一个可调的最大值，而不是满偏值作为溢出值。例如，当累加器的字长为4时，可以设置10而不是16作为溢出值。这样设计，可以灵活地改变最大值，也就是累加器的模值，使得最后的步进值成为一个整数，不需要四舍五入，从而避免在合成频率时，频率余数的产生。利用正弦函数的对称性，在存储器中只存储四分之一周期内容。从相位累加器输出的L位中，高两位被用作确定象限，最高位正弦值的符号，次高位来决定寻址指针递增还是递减，低L-2位用作寻址波形存储器。2.3.2 方波方波电路以DDS为基础实现。为较好地对方波频率与占空比的控制调整，将方波一个周期分成均等的100份，用FPGA系统提供的40MHZ时钟为基准，为每一份所需时间精确定时，通过改变定时器的定时初值便严格的控制了方波的周期时间（即达到严格控制方波频率的目的）。在频率确定的基础上，我们再将这一百份中的N份输出电平设为高电平，其余设为低电平，那么，占空比便被设为了N%。2.4 波形处理部分2.4.1 正弦波为了使波形较好，在D/A的选择时，我们采用了高速的DAC0800来产生正弦波。但是从FPGA输出的正弦数据经DAC0800得到的正弦波信号中存在阶梯干扰并含有高频谐波，为解决这一问题，我们进行了滤波处理：第一点，因为从FPGA输出的正弦波数据存在较大的尖峰脉冲，极大地影响了波形的质量，我们将数据均经过75欧姆电阻后再送入D/A。第二点，对于波形中存在阶梯以及高次谐波噪声，可以通过低通滤波器加以滤除。为达到较好的滤波效果。我们将频率分为三部分，分别为0到200HZ、200HZ到20KHZ以及20KHZ到100KHZ并单独进行滤波处理，滤波电路如下图2.4.1-1所示。. 图2.4.1-1 滤波电路图正弦波中存在相位抖动。为此，决定采用相位补偿如图2.4.1-2所示。图2.4.1-2 相位补偿如图2.4.2 方波而对于方波，可以发现直接由FPGA生成的方波在上升沿及下降沿处都有尖峰脉冲，解决方法是在输出处串连一个电阻。这样做在消除尖峰脉冲时避免了脉冲波上升下降陡峭度不够，影响上升与下降时间。因此，在电阻的选取上需要尝试，并找到最合适的，电阻值大约为几十欧姆较佳（在我们的系统中75欧最佳）。2.5 FSK信号输出 由于电话线传输带宽有限，一般为300Hz到3000Hz，为了通过电话线实现远距离串行通信，一般需要使用调制解调器将数据信号变成模拟信号传输。频移键控（FSK）是一种调制方法。简单地说，就是使用两个单一频率的正弦信号分别代替数字信号的0和1。BELL202和CCITT V.23协议对正弦信号的频率和串行通信的波特率进行了具体的规定。2.6 单片机控制电路设计AT89S51是一种带4K字节闪烁可编程可擦除只读存储器FPEROM的低电压，高性能CMOS8位微处理器，俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89S51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。2.6.1 主要功能介绍P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡器频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时， ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。2.7 调幅模块设计2.7.1 MC1496内部结构振幅调制部分主要采用模拟乘法器集成芯片来实现。高频电子线路中的振幅调制，同相检波，混频，倍频，鉴频，鉴相等调制与解调的过程，都可以视为两个信号相乘或者包含相乘的过程。采用集成模拟乘法器实现上述功能比采用分立期间简单得多，而且性能优越。所以目前在无线通信，广播电视等方面应用较多。集成模拟乘法器的常见产品有MC1495/1496，LM1595/15966等。新产品有超高频模拟乘法器AD834（其带宽BW=500MHz1GHz），AD835，超高精度模拟乘法器AD734（其带宽BW=40MHz,精度为0.1%），其中后面三种也都是美国AD公司的产品。本系统用比较普通的MC1496来实现调幅功能，它是MOTOROLA公司生产的，是通信专用IC，也是业余无线电收发讯机常用IC。下面介绍一下MC1496芯片。MC1496是双平衡四象限模拟乘法器，其内部电路如图2.7.1-1所示：图2.7.1-1 MC1496内部电路图其中，T1，T2于T3，T4组成双差分放大器，集电极负载电阻是Rc1,Rc2。T5，T6组成的单差分放大器用于激励T1T4。T7，T8及其偏置电路构成恒流电路。引脚8和10接输入电压vx，1和4接另一输入电压vy，输出电压Vo从引脚6和12输出。引脚2和3外接电阻RE，对差分放大器T5，T6产生电流负反馈，可调节乘法器的信号增益，扩展输入电压Vy的线形动态范围，引脚14为负电源端（双电源供电时）或接地端（单电源供电时），引脚5外接R5，用来调节偏置电流I5及镜像电流IO的值。2.8 幅度控制 我们选用了8位串行D/A转换器DAC0832，运放采用LF356，使步进和带宽均满足要求。对DAC0832数据口送入幅度控制字，达到控制波形的幅度的目的,如下图2.8-1所示。为使最终输出波形较好，可以在运放的3、6脚间如图加一个20PF的电容。图2.8-1 幅度控制图另外，由于D/A与运放的非理想线性，致使幅值在200mv以下时有所起伏，非预置所要的值，为此我们通过测量将此范围内的幅值依次测出再由单片机编程给200mV以下部分加补偿，使之输出幅值与预置所要值一致。3 硬件设计3.1基本原理信号发生器主要是由单片机作为核心的控制芯片，外围具有D/A转换电路、运算放大电路、波形频率显示电路及其电源等电路组成。其工作原理是通过对单片机编程控制外围的芯片和电路，当按下相应的键时会出现正弦波、三角波、方波和锯齿波等不同的波形，同时会在LCD显示屏上显示出相应的波形名称及其频率的大小。系统框图如图21所示。 图 213.2 所用芯片介绍3.2.1 AT89S52单片机AT89S52管脚图如图22所示。AT89S52单片机是低功耗，高性能，采用CMOS工艺的8位微型计算机。其内部组合包括：具有8KB的可在线编程的Flash存储器；一个8位微处理器CPU以及片内振荡器和产生时钟的电路，其中石英晶体和微调电容需要外接；具有256字节的RAM；具有可编程的32根I/O口线；具有3个可编程的定时器T0，T1和T2；内含2个数据指针TPTR0和TPTR1；中断系统具有8个中断源、6个中断矢量、2级优先权的中断结构；串行通信口是一个全双工的UART串行口；2种低功耗节电工作方式为空闲模式和掉电模式；具有3级程序锁定位；含有一个看门狗定时器；具有断电标志POF；AT89S52的工作电源电压为4.0V-5.5V；全静态工作模式为0-3MHZ；与MCS-51产品完全兼容。VCC：电源电压输入引脚。GND：电源接地。RST：复位输入信号，高电平有效。在振荡器稳定工作时，在RST施加两个机器周期以上的高电平，将器件复位。ALE/PROG：低地址锁存允许/编程脉冲输入。在访问外部程序存储器和外部数据存储器时，该引脚输出一个地址锁存脉冲ALE，其下降沿可将低8位地址锁存在片外地址锁存器中。在编程时，向该引脚输入一个负脉冲/PROG。在正常操作时，该引脚输出恒定频率脉冲信号ALE，其频率为晶振的1/6。应该注意，每一次访问片外RAM时，便就会丢失一个ALE脉冲。/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/EA/VPP：外部程序存储器访问允许信号。当/EA保持低电平时，对ROM的读操作限定在外部程序存储器，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，对ROM的读操作从内部程序存储器开始，并可延续至外部程序存储器。在FLASH编程期间，该引脚接编程电压（12V）。在编程校验时，该引脚可接Vcc。XTAL1：片内振荡器反相放大器和时钟发生线路的输入端，使用片内振荡器时，连接外部石英晶体和微调电容。XTAL2：片内振荡器反相放大器的输出端，当使用片内振荡器时，外接石英晶体和微调电容。P0口：8位、漏极开路的双向I/O口。当使用片外存储器及其外扩I/O口时，P0口也可作为低字节地址/数据复用线。在Flash编程时，P0口输入代码数据；在Flash编程校验时，P0口输出代码数据；P0口也可作为通用的I/O口使用，但需加上拉电阻，变为准双向口。作为普通输入时，应将输出锁存器置1。P0口可以驱动8个TTL负载。在进行编程时，需外接10K的上拉电阻。P1口：8位、准双向I/O口，具有内部上拉电阻。P1口为用户使用的通用I/O口，可以驱动4个TTL负载。P1口管脚写入1后，被内部上拉为高，可用作输入。在编程和校验期间，P1口可输入低字节地址。P1.0和P1.1也可作定时器2的外部计数输入（P1.0/T2）和触发器输入（P1.1/T2EX）。 P2口：8位、准双向I/O口，具有内部上拉电阻。P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口同时为闪烁编程和编程校验接收一些控制信号。P3口也可作为AT89S52的一些特殊功能口，如下所示： P3.0 RXD（串行输入）P3.1 TXD（串行输出）P3.2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（定时器0外部计数输入）P3.5 T1（定时器1外部计数输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）3.2.2 芯片DAC0832DAC0832芯片的管脚图如图23所示。图 23DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。D0D7：8位数据输入线，TTL电平，有效时间应大于90ns(否则锁存器的数据会出错)；IOUT1：模拟电流输出端1，当DAC寄存器中数据全为1时，输出电流最大，当 DAC寄存器中数据全为0时，输出电流为0。IOUT2：模拟电流输出端2， IOUT2与IOUT1的和为一个常数，即IOUT1IOUT2常数RFB：反馈电阻引出端，DAC0832内部已经有反馈电阻，所以 RFB端可以直接接到外部运算放大器的输出端，这样相当于将一个反馈电阻接在运算放大器的输出端和输入端之间。VREF：参考电压输入端，此端可接一个正电压，也可接一个负电压，它决定0至255的数字量转化出来的模拟量电压值的幅度，VREF范围为(+10-10)V。VREF端与D/A内部T形电阻网络相连。 Vcc：芯片供电电压，范围为(+5 15)V。AGND：模拟量地，即模拟电路接地端。DGND：数字量地。 ILE：数据锁存允许控制信号输入线，高电平有效；CS：片选信号输入线（选通数据锁存器），低电平有效；WR1：数据锁存器写选通输入线，负脉冲（脉宽应大于500ns）有效。由ILE、CS、WR1的逻辑组合产生LE1，当LE1为高电平时，数据锁存器状态随输入数据线变换，LE1的负跳变时将输入数据锁存；XFER：数据传输控制信号输入线，低电平有效，负脉冲（脉宽应大于500ns）有效；WR2：DAC寄存器选通输入线，负脉冲（脉宽应大于500ns）有效。由WR2、XFER的逻辑组合产生LE2，当LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。当WR2和XFER同时有效时，8位DAC寄存器端为高电平“1”，此时DAC寄存器的输出端Q跟随输入端D也就是输入寄存器Q端的电平变化；反之，当端为低电平“0”时，第一级8位输入寄存器Q端的状态则锁存到第二级8位DAC寄存器中，以便第三级8位DAC转换器进行D/A转换。一般情况下为了简化接口电路，可以把WR2和XFER直接接地，使第二级8位DAC寄存器的输入端到输出端直通，只有第一级8位输入寄存器置成可选通、可锁存的单缓冲输入方式。 特殊情况下可采用双缓冲输入方式，即把两个寄存器都分别接成受控方式。制作低频信号发生器有许多方案：主要有单缓冲方式，双缓冲方式和直通方式。单缓冲方式具有适用于只有一路模拟信号输出或几路模拟信号非同步输出的情形的优点，但是电路线路连接比较简单。而双缓冲方式适用于在需要同时输出几路模拟信号的场合，每一路模拟量输出需一片DAC0832芯片，构成多个DAC0832同步输出电路，程序简单化，但是电路线路连接比较复杂。根据以上分析，我们的课题选择了单缓冲方式使用方便，程序简单，易操3.2.3 芯片TLC549TLC549的引脚图如图24示图 24TLC549是一种低价位、高性能的8位 A/D转换器，它以8位开关电容逐次逼近的方法实现 A/D转换，其转换速度小于 17us，最大转换速率为 40000HZ，4MHZ典型内部系统时钟，电源为 3V6V。它能方便地采用三线串行接口方式与各种微处理器连接，构成各种廉价的测控应用系统。REF+：正基准电压输入 2.5VREF+Vcc+0.1。REF-：负基准电压输入端，-0.1VREF-2.5V。且要求：（REF+）（REF-1V。 VCC：系统电源3VVcc6V。 GND：接地端。 /CS：芯片选择输入端，要求输入高电平 VIN2V，输入低电平 VIN0.8VDO：转换结果数据串行输出端，与 TTL 电平兼容，输出时高位在前，低位在后。AIN：模拟信号输入端，0ANALOGINVcc，当 ANALOGINREF+电压时，转换结果为全“1”(0FFH)，ANALOGINREF-电压时，转换结果为全“0”(00H)。 CLK：外接输入/输出时钟输入端，同于同步芯片的输入输出操作，无需与芯片内部系统时钟同步。3.2.4 运算放大器LM324LM324的引脚图如图25所示。图 25LM324时四运放集成电路，它的内部包含四组形式完全相同的运算放大器，除电源共用外，四组运放相互独立。每一组运算放大器可用图中所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“OUT”为输出端。两个信号输入端中，“-”为反相输入端，表示运放输出端OUT的信号与该输入端的为相反；“+”为同相输入端，表示运放输出端OUT的信号与输入端的相位相同。由于LM324四运放电路具有电源电压范围宽，静态功耗小，可但电源使用，价格低廉等优点，因此被广泛应用在各种电路中。3.3 部分电路原理3.3.1 主控电路AT89S52从P3口接收来自键盘的信号，再通过P0口显示在LCD 显示屏上，用于控制信号的输入与输出。单片机AT89S52的P1口与芯片DAC0832相连，通过DAC0832将数字量转化成模拟量。通过对单片机的编程，再加上键盘的相应操作，就会产生正弦波、方波、锯齿波和三角波的波形，并会在LCD上显示出相应的波形名称与频率。主控电路如图26所示。图 263.3.2 时钟电路AT89S52的振荡器有两种组成方式：片内振荡器和片外振荡器。本设计采用的是片内振荡器。AT89S52单片机有两个XTAL1、XTAL2引脚，在这两脚之间接上一个谐振器和两个电容，就会形成一个振荡器，振荡频率的大小取决于所接谐振器固有的频率。单片机片内振荡器包括外接晶体谐振器和陶瓷谐振器，常用的是石英晶体谐振器。本设计振荡器的组成电路如图27所示。AT89S52单片机晶振频率可以从024MHz。的数值通常选择为6MHz，12MHz等，或者选1MHz。晶振频率越高，电源电流越大，功率消耗越大。一般的对于石英晶体选取为电容C1，C2=30pF10pF，典型值为33pF；对于陶瓷谐振器选取为电容C1，C2=40pF10pF，典型值39pF或47pF。本设计选用石英晶体振荡器，f =12MHz，C1，C2=30pF。图 273.3.3 按键接口电路图28是按键接口电路的原理图，图中的按键与单片机AT89S52的P3口相连接，当按下相应的按键时，AT89S52 就会不断地扫描，看是否有键按下，如果有，则会根据相应的按键作出正确的反应。其中“K1”号键代表输出的是正弦波，“K2”号键代表输出的是方波，“K3”号键代表输出的是三角波，“K4”号键代表输出的是锯齿波，“K5”号键代表频率的增加，“K6”号键代表频率的减小。通过这样的按键就会产生相应的波形及其频率。图 282.3.4 显示电路在这个设计中我们选用的是LCD1602显示屏显示，它的八位数据端接在AT89S52单片机的P0端口，其中三个端口RS、RW、E分别接在单片机P2.4P2.6端口，同时会在在LCD1602可以显示出相应的波形及其频率的大小,LCD1602上的滑动变阻器可以调节液晶显示屏的亮度。电路如图29所示。图 293.3.5 复位电路当振荡器运行时，在引脚上出现两个机器周期的高电平（由低到高跳变）将使单片机复位。在Vcc掉电期间，此引脚可接上备用电源，由Vpp向内部RAM提供备用电源,以保持内部RAM中的数据。当单片机CPU收到复位信号后，会将内部特殊功能寄存器设置为规定值。复位信号结束后，CPU会开始从程序存储器“0000H”处执行程序。如图210所示为复位电路的设计。图 210单片机调试程序时有两种工作方式。一是仿真方式，主要是调试相关程序。这时执行程序被仿真器完全控制，复位电路起不了什么作用。二是用户方式，就是没有仿真器时候的工作方式，在这个时候，用户的振荡电路与复位电路都要确保正常的工作。因此，如果复位电路出现故障，那就一定与仿真器有关系。如果用户方式出现故障，这是许多人遇到的问题。3.3.6 运算放大电路如图211所示，该图是由两个LM324运算放大器构成的运算放大电路，经转化的信号从DAC0832芯片输出后，会进入第一个LM324（U6A）运算放大器进行放大，将电流转化成为电压，在经过第二个放大器LM324(U5A)放大，然后输出。图 211 由于DAC0832基准电压给的是Vref=5V，所以图中U6A端口输出电压为Vout=5V，通过公式21可以计算出通过R2输出的电压V2。 (21)式21中D取255，由于DAC0832的最大输入偏执电压为7mV，所以经计算取R=R2=10K。 通过式22可以计算U5A的输出Vo的大小。 (22)本设计中要保证Vo在05V之间变化，所以R3为一滑动变阻器，R3的最大阻值取为15K,这样可以保证Vo的输出要求。3.3.7 功率放大电路如图212所示为功率放大器，功率计算公式如下： （23）其中Vom表示输出电压的幅值 212 由于本设计中最大的输出Vom为4.5V，要求是输出功率最大为3W，所以根据公式23计算出了Rl的大小为3.4欧姆。功率放大器与TLC549芯片的AIN引脚相连，当功率超过3W时就会停止工作，实现报警系统。4 系统调试根据方案设计要求，调试过程公分三大部分，硬件调试，软件调试，软件和硬件联调。电路按模块逐个调试，各模块调试通过后在联调。程序先在最小系统板调试，通过后在软硬联调。4.1 硬件电路调试4.1.1 调试过程高频电路抗干扰设计 AD9851的时钟频率很高，对周围的电路有一定的影响，我们采取了各种抗干扰措施。例如引线尽量短，减少交叉，尽量减少跳线，在电源输入端都加上去藕电容，数字地与模拟地分开，信号源与地尽量隔远，实践证明，这些措施对消除某些引脚上的毛刺及干扰噪声起到了很好的作用。将系统的各模块分开测试，调通后再进行整机调试，提高调试效率。4.1.2 调试经验总结第一点，系统属于高频电路，对干扰比较敏感，所以调试时应该远离高频干扰源。第二点，在安装元件的时候，要特别注意器件的安装。例如三极管的引脚对应，电解电容的极性等，如果安装的时候不注意，在调试时就容易出现问题。第三点，系统设计的是多模块的，一块板到另一块板的引线，电源的正负极性等要特别注意。解决问题的最好办法是用墨笔在板上做适当标注，这样不至于引起混淆。第四点，由于系统应用了高频电路，设计电路时应该在电源旁边放置适当值的电容，以减少电源对系统的干扰，数据输入输出的波形也会比较“干净”。总之，要设计出一个性能良好的系统需要注意许多问题，在硬件设计的时候为减少外干扰应加入滤波。4.2 软件调试本系统的软件系统采用C编写，调试也是分模块进行，各个模块调试通过函数调用，这样写结构明了，出错时容易查错。4.3 总调试按程序定义的各个口分别把线接好，然后把程序写进单片机控制各个模块。依据设计要求，分别对输出波形、输出电压峰峰值、输出频率和功率放大器输出测试。测试输出电压的峰峰值时，对放大电路和AGC电路参数的适当调整，使输出频率在010MHz之间变化时能够满足Vpp6V1V。测试数据如下：基本要求测试，正弦波频率范围测试，幅频特性曲线，接50负载，对输出电压测试，测试数据如表4.3-1：表4.3-1 输出电压测试表设置频率(Hz)实测频率(Hz)Vpp(V)100100.36.481k999.986.1210k1000016.12100k100K6.21M1.0002M6.6810M10.0003M5.313M13.0005M5.2频率稳定度测试，负载为50，采用频率计对输出正弦波进行测试，测试数据如表4.3-2：表4.3-2 频率稳定度测试设置频率(Hz)第一次计数数值第二次计数数值第三次计数数值101010.210.1100100.1100.1100.01k1.0001k999.98999.9810k10.0000k10.0001k10.0001k100k1000000k100.0000k100.0001k1M1.0001M1.0001M1.0001M5M5.00005M5.00004M5.00004M10M10.00002M10.00002M10.00001M表4.3-3 正弦波与方波的幅度测量预设幅度实际幅度100mv100mv500mv500mv1v1v2v2v3v3v3.3v3.3v4v4v表4.3-4 输出波形频率测试表波形类型预置频率实测频率波形失真误差 正 弦 波20HZ20HZ无0100HZ100HZ无0200HZ200HZ无0500HZ500HZ无01KH