STM8L中文参考手册-2.doc

手动开关手动开关没有自动切换为直接的但它提供给用户的切换事件时间的精确控制。参照图20中的流程图。1。写使用系统时钟开关选择目标时钟源的8位值寄存器（clk_swr）。然后swbsy位是由硬件，和目标源振荡器开始。古老的时钟源继续驱动CPU和外设。2。该软件具有等到目标时钟源准备（稳定的）。这是在clk_swcr寄存器和快捷旗由中断如果swien位设置显示。3。最终软件的作用是设置，在所选择的时间，在clk_swcr的赛文点寄存器来执行开关。在手动和自动切换模式，旧的系统时钟源不会自动关闭的情况下是由其他模块（LSI混凝土可用于例如独立的看门狗驱动）。时钟源可以关机使用在内部时钟寄存器的位（clk_ickcr）和外部时钟寄存器（clk_eckcr）。如果时钟开关不因任何原因的工作，软件可以通过清除swbsy标志复位电流开关操作。这将恢复clk_swr注册到其以前的内容（旧的系统时钟）。注意：在清理swbsy标志具有复位时钟主开关的程序，应用程序必须等到后产生新的主时钟切换请求之前有一段至少两个时钟周期。9.7周门控时钟（PCG）外周时钟门控（PCG）模式选择性地启用或禁用系统时钟（SYSCLK）连接到外围设备在运行或慢速模式的任何时间来优化功耗。设备复位后，所有的外设时钟被禁用。唯一的一点是在复位状态是默认启用pcken27因为它用于启动。软件已被正确地写入关掉ROM Bootloader执行后的时钟。您可以启用时钟的任何外围设置在clk_pckenrx周围门控时钟寄存器的相应pcken点。使周围，首先使在clk_pckenr相应的pcken点寄存器然后设置使点周围的外围控制寄存器。禁用适当的外围，先禁用在周边的适当位控制寄存器，然后停止相应的时钟。注：蜂鸣器，RTC和液晶显示器是由不同的SYSCLK特定的时钟，使他们继续运行，即使时钟门控的外设寄存器是断言。9.8时钟安全系统（CSS）9.8.1时钟安全系统对HSE时钟安全系统（CSS）监控HSE晶体时钟源故障时安全作为系统时钟。如果HSE时钟失败是由于损坏或断开连接的谐振器或任何其他原因，时钟控制器激活一个摊位安全恢复机制自动切换系统时钟同分裂因子，使用过的HSE时钟故障HSI。一旦选定，辅助时钟源保持启用，直到单片机复位。应用程序可以通过设置在时钟安全系统注册cssen点使时钟安全系统（clk_cssr）。出于安全原因，一旦CSS启用它不能被停用，直到下一个复位器。必须满足以下条件，通过CSS检测HSE石英晶体的失败：HSE和稳定（hseon = 1和hserdy = 1的外部时钟寄存器（clk_eckcr）CSS功能启用（cssen = 1在时钟安全系统寄存器（clk_cssr）如果HSE是当前系统时钟，当检测到故障时，CSS执行下列操作：HSI接通（如果它被关闭）（在内部时钟寄存器享点（clk_ickcr）寄存器设置）。HSE关闭（在clk_eckcr寄存器hseon位复位）辅助位设置为显示，恒生指数作为系统的时钟源。分工系统时钟的因素没有被修改。所有时钟寄存器的写保护，除了系统时钟分频寄存器（clk_ckdivr）。应用程序还可以改变系统时钟分频器。CSSD位设置在clk_cssr寄存器和中断时产生的cssdie位设置。注：CSSD和辅助标志只有装置复位清零。如果HSE不是当前的系统时钟源，当检测到故障时，CSS执行下列操作：HSE关闭（在clk_eckcr hseon位复位）CSSD位设置在clk_cssr寄存器和中断时产生的cssdie位设置。当cssdie位设置，如果HSE时钟出现故障，CSS中断触发，执行下去直到CSS中断允许位被清除。因此，应用程序必须明确cssdie点clk_cssr寄存器的时钟中断服务程序（ISR）。当HSE作为系统的时钟源，如果HSE失败之前到达所需的稳定时间，这是没有检测到（CSSD等于零）和系统时钟仍然是由以前的时钟。在这种情况下，应用程序必须中止时钟通过清除swbsy位开关控制寄存器交换程序（clk_swcr）。9.8.2时钟安全系统在LSE第二时钟安全系统上实现了低，中，高密度+设备监控LSE晶体时钟源故障时，伦敦证交所作为RTC时钟。伦敦证交所的故障检测是通过大规模集成电路振荡器制作。此功能是实现外部RTC的周边和时钟没有影响控制寄存器。正常工作，它需要一个伦敦的时钟频率大于LSI / 4。根据在csslse_csr寄存器的开关点的配置，该RTC时钟可以自动切换的LSE LSI在LSE故障检测。应用程序可以使在LSE和开关的时钟安全系统LSI通过设置cssen点分别在csslse_csr寄存器的开关点。出于安全原因，一旦在LSE CSS启用，它不能被禁用，直到下一个复位的电源。必须满足以下条件检测LSE石英晶体失败通过CSS LSE在LSE作为时钟源：使外设时钟设置在clk_pckenr3寄存器的css_lse点使LSI时钟设置在clk_ickcr乳位寄存器配置LSE作为时钟源通过clk_crtcr寄存器。注意：如果在LSE的CSS是没有启用配置LSE作为时钟源，虚假的失败将被检测到，由于这样的事实，RTC时钟丢失。使LSE CSS设置在csslse_csr注册cssen点注意：在LSE使CSS，用户必须等到伦敦经济学院（LSE）已启动时间词经过如果需要，使来自伦敦经济学院的时钟自动切换到LSI LSE故障设置在csslse_csr寄存器的开关点。当检测到故障LSE：- CSSF位设置在csslse_csr寄存器和中断产生的如果该cssie位设置。如果开关位设置：RTC时钟源切换到大规模集成电路和switchf位设置在csslse_csr寄存器。RTC时钟源仍然LSI直到复位下功率。该clk_crtcr寄存器不更新的开关和无法控制的RTC时钟直到下次上电。注意：只有RTC时钟由LSI周围代替LSE当switchf位设置。如果开关位复位：RTC时钟源是LSE的钟。位7:5保留，必须清除。4位switchf：RTC时钟开关标志这一点是由硬件和可以消除，只有上电复位。0：没有时钟开关发生或无故障检测对伦敦证交所1：时钟切换到大规模集成电路完成3位CSSF：CSS LSE旗这一点是由硬件和软件编写0清除。0：CSS LSE关闭或没有LSE晶体时钟干扰检测。1：LSE晶体时钟干扰检测。2位cssie：LSE时钟安全系统中断使能该位设置和清除软件。0：在LSE时钟安全系统的中断禁止1：在LSE时钟安全系统中断使能1位开关：RTC时钟开关故障的情况下，LSE的LSI使设置此位只能通过软件可以清除只有上电复位。0：在LSE失败了的情况下大规模集成电路时钟开关1：时钟切换到LSI在LSE失败案例0位cssen：LSE时钟安全系统使设置此位只能通过软件可以清除只有上电复位。0：在伦敦证交所关闭时钟安全系统1：在LSE对时钟安全系统9.9时钟和液晶时钟RTC有两个时钟源：rtcclk用于RTC定时器/计数器rtcclk可以是HSE，LSE，HSI或LSI时钟。这种选择是通过编程rtcsel 3:0位时钟（RTC寄存器进行clk_crtcr）。这些时钟可以随意划分的可编程分频器（因子1到64）的编程的rtcdiv 2:0位在时钟RTC寄存器（clk_crtcr）。当HSE或HSI时钟作为rtcclk源，这个时钟必须分有一个最大的1兆赫为rtcclk输入。SYSCLK用于RTC寄存器的读写访问系统时钟是由2位寄存器2周门控时钟门控（clk_pckenr2）。液晶显示器有两个时钟源：rtcclk除以2用于产生LCD帧速率这个时钟是由3位在周围门控时钟门控寄存器2（clk_pckenr2）。因此，即使RTC中不使用的应用，rtcclk必须配置为驱动液晶。lcdclk用于LCD寄存器读/写访问这个时钟是通过设置在周围门控时钟寄存器的2位3 SYSCLK派生从（clk_pckenr2）。在主动停止模式lcdclk源rtcclk代替SYSCLK。9.10声钟哔时钟源可以是伦敦证交所或LSI钟。他们可以通过编程clkbeepsel 1:0位在时钟嘀寄存器选择（clk_cbeepr）。9.11可配置时钟输出能力（CCO）可配置时钟输出（CCO）功能可以输出一个时钟在外部CCO引脚。你可以选择4个时钟信号的时钟作为CCO：模糊层次综合评价fhsi福尔斯湾flsi注：50%工作周期是不能保证在所有可能的分频值选择是由ccosel 3:0位可配置时钟输出寄存器控制（clk_ccor）。时钟频率可以被预分频。划分系数取决于ccodiv 2:0位。真正的输出所选择的时钟启动所需的时钟选择和专用的I / O引脚的分频因子序列（参见“引脚说明”一章）。该I / O必须设置在1在相应的px_cr1寄存器被设置为输入上拉或推拉式输出。pxcr2寄存器的配置应符合最大输出速度所需的时钟。该ccoswbsy将表明，可配置的时钟输出系统操作。只要ccobswy位设置，该ccosel和ccodiv位写保护。CCO自动激活目标振荡器如果需要。禁用时钟输出用户有明确的ccosel位。该ccoswbsy国旗仍然保持在1至关闭完成。对ccosel位和标志复位清除之间的时间可以相对长的，比如在案例选择的时钟输出是很慢的fcpu。9.12个独立的系统时钟的时钟源TIM2 / TIM3在一些应用中，使用32.768 kHz的时钟作为RTC时间基准，它可能是有时间基地，工作完全独立于系统时钟有趣。然后用户可以安排任务，而无需考虑系统时钟。为了这个目的，伦敦证交所的时钟是内部重定向到2定时器的ETR输入（TIM2 TIM3）作为额外的时钟源。请参阅第11.5.2：syscfg映射控制寄存器2（syscfg_rmpcr2）150页。注：相应的定时器的ETR分频器必须设置有至少4的比率所选的系统时钟。伦敦证交所的时钟必须正确接通在时钟配置寄存器定义。9.13时钟中断下面的中断可以由时钟控制器产生：系统时钟源切换事件时钟安全系统事件两个单独可屏蔽中断。位7:3保留，必须清除。位2:0 CKM 2:0：系统时钟分频器000 / 1：系统时钟源001 / 2：系统时钟源010 / 4：系统时钟源011 / 8：系统时钟源100 / 16：系统时钟源101 / 32：系统时钟源110 / 64：系统时钟源111 / 128：系统时钟源这些位是由软件定义的系统时钟预分频因子。位7:5 rtcdiv 2:0：时钟分频器这些位是由软件选择的时钟分频因子。000 / 1：时钟源001 / 2：时钟源010 / 4：时钟源011 / 8：时钟源100 / 16：时钟源101 / 32：时钟源110 / 64：时钟源111 / 128：时钟源注意：任何用非有效的目标代码将被忽略。这些位的内容被冻结和写保护时，rtcswbsy设置。位4:1 rtcsel 3:0：可配置的时钟源选择这些位是由软件选择的时钟源是由RTC使用。0000：无时钟选择0001：HSI时钟作为时钟源0010：大规模集成电路的时钟作为时钟源0100：HSE时钟作为时钟源1000：LSE时钟作为时钟源注意：任何用非有效的目标代码将被忽略。这些位的内容被冻结和写保护时，rtcswbsy设置。0位rtcswbsy：RTC时钟的变化在系统繁忙这一点是由硬件任何时间RTC的一个有效的时钟需要改变。这是复位时，RTC时钟变化过程是完整的。7位保留，必须清除。6位beepahalt：哔哔时钟停止/主动停止模式该位设置和清除软件。0：哔哔时钟切换期间暂停模式或主动停止模式1：哔哔时钟保持在停止模式下运行5位联邦旅馆工人联盟：从停止/主动停止模式快速唤醒该位设置和清除软件。0：从停止/主动停止模式禁用快速唤醒：系统时钟停止/主动进入暂停模式前的最后一个选择的时钟源1：从停止/主动停止模式启用快速唤醒：HSI / 8作为系统的时钟源，唤醒后停止/主动停止4位sahalt：主动停止模式该位设置和清除软件。当它被设置，主电压调节器断电当单片机进入主动暂停模式，所以唤醒时间。0：MVR调节剂对主动停止模式1：主动停止模式下调节MVR3位lsirdy：低速内部振荡器的准备该位设置和清除的硬件。0：大规模集成电路时钟没有准备好1：大规模集成电路的时钟准备2位乳：低速内部RC振荡器使该位设置和清除软件。它是由硬件每当LSI振荡器是必需的，例如：当切换到大规模集成电路的时钟（见clk_swr寄存器）LSI作为主动CCO源（见clk_ccor寄存器）LSI作为积极的时钟源（见clk_crtcr寄存器）LSI作为主动哔哔时钟源（见clk_cbeepr寄存器）LSI测量时启用（在beep_csr1寄存器MSR点集）它不能被清除时，LSI的选择作为系统的时钟源（clk_scsr寄存器）主动CCO源作为时钟源的哔哔声，周而beepahalt位设置或作为RTC活跃的时钟源。0：低速内部RC关闭1：低速内部RC1位hsirdy：高速内部振荡器的准备该位设置和清除的硬件。0：HSI时钟没有准备好1：HSI时钟准备0位享：高速内部RC振荡器该位设置和清除软件。它是由硬件每当HSI振荡器是必需的，例如：激活时安全的振荡器的CSS当切换到HSI时钟（见clk_swr寄存器）当HSI作为主动CCO源，RTC时钟退出停止/主动停止快速唤醒模式时它不能被清除时，恒生指数作为系统时钟（clk_scsr寄存器），作为活性CCO活性RTC时钟源，或如果安全振荡器（辅助）启用。0：高速内部RC关闭1：高速内部RC位7:0 pcken1 7:0：外周时钟使能这些位是通过软件来启用或禁用SYSCLK时钟到相应的外围写。见表200：SYSCLK周围残疾1：系统时钟周启用7位pcken27：外周时钟使能这些位是通过软件来启用或禁用SYSCLK时钟到相应的外围写。见表210：SYSCLK周围残疾1：系统时钟周启用6位保留 5 ：位5:0 pcken2外设时钟使能这些位是通过软件来启用或禁用SYSCLK时钟到相应的外围写。见表210：SYSCLK周围残疾1：系统时钟周启用1。唯一的一点是在复位状态是默认启用pcken27因为它用于启动ROM软件已被正确地写入关掉ROM Bootloader执行后的时钟。注：本周是在低密度，高密度的介质+和设备。在低密度的设备，只有5位是可用的。 5 ：7位pcken3外设时钟使能这些位是通过软件来启用或禁用SYSCLK时钟到相应的外围写。见表220：SYSCLK周围残疾1：系统时钟周启用位7:5 ccodiv 2:0：可配置时钟输出分频器这些位是由软件选择时钟CCO分裂因子。000：CCO001：CCO除以2010：CCO除以4011：CCO除以8100：CCO除以16101：CCO除以32110：CCO除以64111：CCO除以64注意：任何用非有效的目标代码将被忽略。这些位的内容被冻结和写保护时，ccoswbsy设置。位4:1 ccosel 3:0：可配置时钟输出选择。这些位是由软件选择的CCO引脚的输出时钟源。0000：时钟输出禁用，对CCO引脚没有时钟输出0001：HSI时钟输出对CCO引脚0010：大规模集成电路的时钟输出对CCO引脚0100：对CCO引脚HSE时钟输出1000：LSE的时钟输出对CCO引脚注意：任何用非有效的目标代码将被忽略。这些位的内容被冻结和写保护时，ccoswbsy设置。0位ccoswbsy：可配置时钟输出开关忙该位设置和清除的硬件。结果表明，选定的CCO的时钟源是接通和稳定。而ccoswbsy设置，该ccosel位和ccodiv位writeprotected。ccoswbsy仍然设置到CCO时钟启用。0：CCO时钟不忙1：CCO时钟忙位7:6保留，必须清除。5位lsebyp：低速外部时钟循环设置和复位的软件旁路振荡器。这一点可以书面只有当外部低速振荡器被禁用。0：LSE振荡器不能绕过1：LSE振荡器旁路4位hsebyp：高速外部时钟循环设置和复位的软件调试绕过振荡器与外部时钟。这一点可以仅当外部1-16 MHz振荡器禁用写。0：外部1-16兆赫振荡器不能绕过1：外部1 MHz振荡器旁路与外部时钟3位lserdy：低速外部晶振的准备该位设置和清除的硬件。0：LSE的时钟没有准备好1：伦敦政治经济学院（LSE时钟的时钟可以是稳定的和可用的）注：用户必须等待伦敦经济学院（LSE）的启动时间，得到一个稳定的频率。2位lseon：低速外部晶体振荡器使该位设置和清除软件。它可以用来打开或关闭外部晶体振荡器开关。它是由在下列情况下，硬件：当切换到伦敦证交所（见clk_swr时钟寄存器）当证交所作为主动CCO源（见clk_ccor寄存器）当证交所作为主动时钟源（见clk_crtcr寄存器）当证交所作为主动声源（见clk_cbepr寄存器）不能被清除时，伦敦证交所的选择作为系统的时钟源（clk_scsr寄存器），主动CCO源为哔周围和beepahalt位设置或作为RTC活动时钟源的时钟源。0：LSE闹钟1：LSE的时钟1位hserdy：高速外部晶振的准备该位设置和清除的硬件。0：HSE时钟没有准备好1：HSE时钟准备（HSE时钟是稳定和有效）0位hseon：高速外部晶体振荡器使该位设置和清除软件。它可以用来打开或关闭外部晶体振荡器开关。它是由在下列情况下，硬件：当切换到HSE时钟（见clk_swr寄存器）当HSE作为主动CCO源（见clk_ccor寄存器）当HSE作为活跃的时钟源（见clk_crtcr寄存器）它不能被清除时，HSE作为系统时钟（在clk_scsr寄存器表示）或作为活性CCO源或主动时钟源。0：HSE时钟关1：HSE时钟开位7:0 CKM 7:0：系统时钟状态位这些位可以通过硬件。他们表示当前选定的系统时钟源。0x01：HSI作为系统的时钟源（设定值）0x02：LSI作为系统的时钟源寄存器：HSE作为系统的时钟源0x08：LSE作为系统的时钟源7位SWI 7:0：系统时钟选择位这些位是由软件选择系统的时钟源。其内容是写保护，而时钟切换正在进行（而swbsy位设置）。他们将重置价值（HSI）如果辅助点设置在clk_cssr寄存器。如果选择快速停止唤醒模式（FHW点= 1clk_ickcr寄存器）然后这些位设置硬件0x01（HSI选择）时恢复从停止/主动停止模式。0x01：HSI作为系统的时钟源（重置价值）0x02：LSI作为系统的时钟源寄存器：HSE作为系统的时钟源0x08：LSE作为系统的时钟源位7:4保留，必须清除。3位瑞芙：时钟切换中断标志这一点是由硬件时，swien位设置和软件编写0清除。其意义在于的赛文位状态。参考图19和图20。手动开关（赛文= 0）：0：目标时钟源没有准备好1：目标时钟源准备在自动切换模式（赛文= 1）：0：无时钟切换事件发生1：时钟切换事件发生2位swien：时钟切换中断使能该位设置和清除软件。0：时钟中断禁用开关1：时钟切换中断使能1位赛文：开关启动/停止该位设置和清除软件。写一个1，这一点使切换系统时钟在clk_swr寄存器定义的源。0：禁用时钟开关执行1：使时钟切换执行0位swbsy：开关忙该位设置和清除的硬件。它可通过软件复位时钟切换过程。0：无时钟开关持续1：时钟切换正在进行位7:5保留，必须清除。4位cssdgon：CSS deglitcher系统这一点，当设置，避免任何时钟故障在HSE产生关掉CSS机制执行。3位符合时钟安全系统检测这一点是由硬件和仅由装置的重置清除。0：CSS关闭或没有HSE时钟晶体扰动检测。1：HSE时钟晶体扰动检测。2位cssdie：时钟安全系统检测中断使能该位设置和清除软件。0：时钟安全系统的中断禁止1：时钟安全系统中断使能1位辅助：辅助振荡器连接到系统时钟该位设置和清除的硬件。0：辅助振荡器是关闭的。1：辅助振荡器（HSI）是在选定为当前系统时钟源。0位cssen：时钟安全系统使这一点可以一次只写的软件。它不能在下一个装置复位。0：时钟安全系统1：时钟安全系统位7:3保留位2:1 clkbeepsel 1:0：可配置的哔哔声时钟源选择。这些位是由软件选择的时钟源是由BEEP使用。00：无时钟选择01：大规模集成电路的时钟作为时钟源的哔哔声10：LSE时钟作为时钟源的哔哔声注意：任何用非有效的目标代码将被忽略。这些位的内容被冻结和写保护时，beepswbsy设置。0位beepswbsy：系统繁忙哔哔时钟变化这一点是由硬件任何时间发出有效的时钟需要改变。这是重置时哔时钟变化过程是完整的。位7:0 hsical 7:0：HSI校准这个寄存器最初装有用来装饰HSI振荡器的工厂校准值。位7:0 hsitrim 7:0：HSI修整值。为了确保最佳的HSI时钟精度，被写入该寄存器的值应在以下范围：（hsicalr寄存器值）12 x（hsicalr寄存器值）+ 8 。注意：一旦这个寄存器的配置，它的值代替了hsicalr寄存器的值。这些位是通过选择、改变HSI振荡器微调值中的应用。一种硬件保护可避免错误的写访问这个寄存器，指的是clk_hsiunlck寄存器。位7:0 hsiunlck7:0 ：HSI解锁机构这个寄存器是由两个硬件解锁hsitrim寄存器写保护和使用hsitrim修HSI振荡器的应用价值。该hsitrim解锁/使程序包括：1）两个连续的写访问这个地址，第一个和第二个0xac价值与价值0x352）写访问的hsitrim寄存器。注意：当这个程序是正确地完成hsitrim将再次锁定7位eeready：Flash程序存储器和数据存储器的准备这一点表明如果Flash程序存储器和数据存储器准备0：Flash程序存储器和数据存储器没有准备好1：Flash程序存储器和数据存储器的准备6位eebusy：Flash程序存储器和数据存储器忙这一点表明如果Flash程序存储器和数据存储器准备忙0：Flash程序存储器和数据存储器不忙1：Flash程序存储器和数据存储器忙5位lsepd：LSE断电这一点表明，LSE振荡器0的状态：LSE振荡器1：LSE振荡器关闭4位hsepd：HSE断电这一点表明HSE振荡器0的状态：HSE振荡器1：HSE振荡器关闭3位lsipd：LSI电源关闭这一点表明LSI振荡器0的状态：大规模集成电路振荡器1：大规模集成电路振荡器关闭2位hsipd：HSI断电这一点表明振荡器的状态0：HSI振荡器1：HSI振荡器关闭1位regoff：主调节器关闭这一点可以直接关闭的主要调节器无论在regready标志状态0：遵循的标准功能的主要调节器1：主要调节开关关闭，所有的时钟设置没有考虑到regready标志的状态0位regready：主调节器准备好了regready位表示的主要调节状态：设置此位时的主要调节器准备就绪提供充分的权力。1。请参见“通用硬件寄存器图”表中的数据在寄存器地址细节。2。这个寄存器的低密度是可用的，培养基+和高密度的设备。在低密度的设备，只有5位是可用的。10个通用I / O端口（GPIO）本节适用于低密度stm8l05xx / stm8l15xx设备，介质密度stm8l05xx / stm8l15xx设备，介质+密度stm8l05xx / stm8l15xx设备高密度stm8l05xx / stm8l15xx / stm8l16xx设备，除非另有规定。10.1引言通用输入/输出端口用于芯片与外部世界之间的数据传输。一个I / O端口可以包含多达八个引脚。每个引脚可单独编程的数字输入和数字输出。此外，一些港口可能替代功能模拟输入，外部中断，片上外设输入/输出。只有一个函数可以映射到一个引脚在一个时间。输出数据寄存器，输入数据寄存器，数据方向寄存器和两个配置寄存器是与每个端口。一个特定的港口将表现为一个输入或输出取决于港口的数据方向寄存器的状态。10.2个GPIO的主要特点端口位可单独配置可选输入模式：浮动输入或输入上拉可选输出模式：推挽输出或伪开漏。单独的寄存器数据的输入和输出外部中断可以单独启用和禁用为降低电磁噪声输出斜率控制对片上外设备用功能的I / O读修改写可能的数据输出锁存器I / O状态的电压范围为1.6 V至vddiomax保证注意：在开漏，3.6 V和5 V宽容宽容的I / O，保护二极管到VDD不实现。10.3端口的配置与使用输出数据寄存器（ODR），引脚输入寄存器（IDR），数据方向寄存器（DDR）总是与每个端口。控制寄存器1（CR1）和控制寄存器2（CR2）允许输入/输出选项。一个I / O销中的相应位DDR，编程ODR，CR1和CR2寄存器。位在寄存器中对应的端口引脚n。各种配置，总结在表24。1。在3.6伏和5伏宽容的I / O，保护二极管到VDD不落实。2。二极管连接到VDD，没有真正实现开漏垫。之间的一个地方保护垫和体积来实现保护装置对正应力。警告：在一些软件包，一些港口必须被视为主动即使他们不在包存在。为了避免虚假的影响，将它们配置为输入不中断在上拉启动，并让他们在这个国家改变端口时配置。额外的参考数据表信息。10.3.1输入模式清除DDRX位选择输入模式。在这种模式下，阅读一个IDR点返回相应的I / O引脚的数字值。参考10.7节：输入模式的细节的118页上的模拟量输入信息，外部中断和施密特触发器启用/禁用。如图所示，四种不同的输入方式，可以从理论上可由软件配置：浮而不中断，浮动的中断，不中断或拉上拉中断。然而在实践中，并非所有的港口都有外部中断能力或拉。你应该参考的数据引脚上的每一个港口的实际硬件的细节描述能力。10.3.2输出模式设置DDRX点选择输出模式。在这种模式中，写入到ODR位将数字值的I / O通过锁存器。阅读IDR点返回相应的I / O引脚的数字值。使用CR1，CR2寄存器，不同的输出方式可以由软件配置：推拉输出，开漏输出。参考10.8节：输出模式的细节上119页的更多信息。10.4复位配置所有I / O引脚一般输入飘下复位（即在复位阶段）和在复位状态（即复位后释放）。然而，一些引脚可能具有不同的行为。是指对所有细节的数据引脚说明。10.5未使用的I / O引脚未使用的I / O引脚必须连接到固定的电压水平和配置为输入浮动。连接一个上拉或下拉到未使用的I / O引脚，或使用内部弱上拉如果它是可利用的在销。它也可以在输出模式配置。10.7输入模式的详细介绍10.7.1函数输入一些I/O可以作为函数的输入。例如港口可作为输入到一个定时器输入捕捉。备用功能的输入是不会自动选择，你选择写在相应的外围寄存器的控制位。备用功能的输入，你应该选择浮动或拉的输入配置在DDR和CR1寄存器。10.7.2中断能力每个I / O可以配置为与输入中断能力通过设置Cr2X点而I / O是在输入模式。在这种配置中，信号边沿或电平输入的I / O产生一个中断请求。上升或下降边缘的敏感性是独立编程为每个中断向量在exti_cr 2:1】寄存器。外部中断能力如果端口配置的输入模式是唯一可用的。中断屏蔽中断可以启用/通过编程配置寄存器中的相应位单独禁用（px_cr2）。在复位状态，中断被禁用。10.8个输出模式的详细介绍10.8.1交替输出功能交互功能的输出提供了一个直接的路径从外围到输出或一个I / O板，优先于在数据输出锁存寄存器端口位（px_odr）和强迫px_ddr对应的位为1。另一个函数的输出可以推拉或伪开漏取决于外围控制寄存器1（px_cr1）和斜率可以根据控制控制寄存器2（px_cr2）值。的例子：SPI必须设置为推挽输出。SPI输出斜率控制的硬件配置的快速模式使一个最佳的操作。用户必须保持CR2斜率控制点可以避免伪中断。10.8.2斜率控制可以应用到一个I / O可以通过软件控制的最大频率CR2点。具有改进的EMC性能低的频率的操作是选择在复位。高频率（10 MHz）可以选择，如果需要的话。此功能可用于无论是开漏或推挽输出模式的I /输出型O3和O4港口啊。指的是引脚说明表中数据为特定的输出类型信息的每个引脚。位7:0 ODR 7:0：输出数据寄存器写作的ODR寄存器在输出模式时将一个数字值的I / O通过锁存器。阅读ODR返回以前锁存寄存器中的值。在输入模式，在ODR寄存器写入锁存寄存器中的值，但不改变引脚的状态。ODR寄存器总是清除后复位。点读修改写指令（最好，BRST）可用于DR寄存器没有影响其他驱动一个人销。位7:0 IDR 7:0：引脚的输入值引脚寄存器可以用来读取引脚值不论端口是输入或输出模式。这个寄存器是只读的。0：逻辑低电平1：高逻辑电平注：px_idr重置价值取决于外部电路。位7:0 C1 7:0：控制位这些位可以通过软件。他们选择不同的功能，在输入模式和输出模式（参见。在输入模式（DDR = 0）：0：浮动输入1：输入上拉在输出模式（DDR = 1）：0：伪开漏1：推拉，用于输出斜率控制取决于相应的CR2点注：这一点对真实开漏端口没有效果（指引脚标记“T”在“数据表”销描述表）。位7:0 C2 7:0：控制位这些位可以通过软件。他们选择不同的功能，在输入模式和输出模式。在输入模式，CR2点使中断能力如果可用。如果I / O没有中断功能，设置CR2点没有影响。在输出模式，设定点增加的I / O这速度应用与O3和O4的输出类型的端口（见引脚说明表）。在输入模式（DDR = 0）：0：外部中断禁用1：外部中断使能在输出模式（DDR = 1）：0：输出速度高达2兆赫1：输出速度高达10兆赫10.9.6外围函数映射一些外围的替代功能可以映射到不同的I / O端口通过两个映射寄存器。是指syscfg映射控制寄存器1（syscfg_rmpcr1）和syscfg映射控制寄存器2（syscfg_rmpcr2）在11节：路由接口（RI）和系统配置的控制器（syscfg）。10.9.7 GPIO寄存器图及复位值每个GPIO口有五个寄存器映射，如表26所示。是指该登记册地图在相应的数据表，每个端口的基地址。注意：在复位状态，所有端口输入浮动。例外的是在引脚说明相应的数据表。11路由接口（RI）和系统配置控制器（syscfg）本节适用于低密度stm8l05xx / stm8l15xx设备，介质密度stm8l05xx / stm8l15xx设备，介质+密度stm8l05xx / stm8l15xx设备高密度stm8l05xx / stm8l15xx / stm8l16xx设备，除非另有规定。11.1引言系统配置控制器提供映射一些备用能力在不同的I / O端口和时间与ADC1 DMA通道的功能。使用备用功能，相应的外围必须在外围寄存器启用。备用功能映射不影响的I / O端口GPIO功能（见10部分：通用I / O端口（GPIO）115页）。参考11.5节：syscfg寄存器重映射的能力对Tim4 & ADC1的DMA通道。路由接口提供了高度的灵活性，允许软件I/O操作的路由输入捕捉TIM1。它也控制路由的内部模拟信号ADC1，果品，comp2，DAC和内部参考电压vrefint。它还提供了一组有效地管理多达20个传感通道寄存器（低密度的装置）和16个电容感应通道（介质，介质+高密度的设备）。请参阅第1：比较器。不可用在stm8l05xx价值线设备。11.2日的主要特点28可编程I/O开关（低密度的设备）和24个可编程的I / O开关（介质，介质+高密度信号路由装置）10可编程模拟开关（中、低密度的装置）或13可编程模拟开关（中+高密度器件）信号路由果品和comp2输入和输出路由（1）TIM1输入捕获2和3的路由选择可选的I / O（介质，介质+高密度的设备）。DAC输出路由选择的I / O 28和32引脚封装（1）（介质，介质+高密度的设备）。内部参考电压的路由选择的I / O。软件或硬件管理的电荷转移的习得顺序。1。在培养基+和高密度设备。2。数模转换器和比较器上不可用stm8l05xx价值线装置。1。比较器对stm8l05xx价值线设备不可用。11.2.111.2.2国际扶轮的功能描述RI寄存器可以访问只有当比较器的时钟是通过设置在clk_pckenr2注册pcken25位启用。请参阅第9.14.5 104页。I / O组在低密度的设备，28个通用I / O被分为4组三的I / O每4人分为一组的I / O每个。在介质，介质和高密度的设备，24general目的I/O分为4组三的I / O每个。表27显示了I / O组和控制寄存器用于路由到模拟模块。两块开关控制路由的信号模拟模块。的I / O开关的ri_iosrx寄存器控制模拟开关控制的ri_ascrx寄存器开关一组附加控制路由到TIM1定时器的输入（不显示框图）互补的一组寄存器控制的I / O配置和设计管理20电容传感通道在低密度的设备和高达16的电容传感通道的介质，介质+高密度器件（不在框图所示）。当I/O切换到模拟模式（I / O开关chxe设置或ADC使用），施密特触发器默认是禁用的。当时，在px_idr位寄存器中的I / O是永远读0不论水平相关的PIN。施密特触发器可以通过设置在comp_csr1寄存器STE点使它作为一个简单的在这种配置模式比较。在这种情况下，可以读取I/O状态通过px_idr寄存器而滞后保持禁用，降低功率该装置的消耗。一个I/O切换到模拟模式的状态可以读取通过ri_ioirx寄存器无论什么STE位值。当I / O作为ADC的输入：输入/输出开关量和模拟量控制开关直接由ADC。在国际扶轮寄存器对应位不chxe和ASX使用，必须保持清除（开关打开）。当I / O作为模拟块以外的ADC的输入/输出：I / O开关和模拟开关必须由ri_iosrx和ri_ascrx控制寄存器。在国际扶轮寄存器的相应位chxe和ASX必须通过设置软件关闭开关，可以打开开关。1。数模转换器和比较器上不可用stm8l05xx价值线装置。2。在低密度的设备3。在培养基+和高密度设备。11.2.3 TIM1输入捕捉路由TIM1低密度设备不可用。复位后，定时器1输入2和输入捕捉捕捉3信号连接到I / O端口在数据引脚说明指定（默认路由）。I / O的路由可以通过编程寄存器ri_icr1和ri_icr2改变。参见表28。11.2.4 TIM2和TIM3路由注意：仅适用于低密度的设备。为了减少CPU负载所需的20电容传感的管理渠道，低密度的装置处理的电荷转移一个硬件模式习得顺序。这是通过使用定时器TIM2在I / O基团的I / O状态控制做了。定时器TIM3用于计数在CS电压达到VIH之前产生的电荷转移周期数。使用硬件采集模式时：TIM2 OC1控制电极的I / O状态当OC1高，I / O将推高输出电极。当OC1低，I/O设置为输入浮动式电极TIM2 OC2控制采样电容器和电极的I / O模拟开关当OC2高，模拟开关是关闭的当OC2低，模拟开关打开11.2.5比较器的路由请参阅第16.3：比较器1（COMP1）对果品互连的描述240页。请参阅第16.4：比较器2（comp2）对comp2互连的描述241页。11.2.6 DAC的路由DAC不可在低密度和stm8l05xx价值线装置。在中等密度的设备，28和32针装置，该dac_out1可以通过设置相应的I / O开关点路由到任何I / O组5（在ri_iosr3寄存器中的ri_iosr2寄存器或ch15e ch13e在ri_iosr1寄存器，ch14e）。在培养基+高密度的设备，48针装置，该dac_out2可以通过设置相应的I / O开关点路由到任何I / O组5（在ri_iosr3寄存器中的ri_iosr2寄存器或ch15e ch13e在ri_iosr1寄存器，ch14e）。注意：在这种情况下，组5不能用于ADC1。该dac_out1可以被路由到comp2反相输入在塞尔 2:1】位中的comp_csr3寄存器写入值0b110。在中等密度的设备，48引脚封装的dac_out1，连接到adc1_in24输入。在培养基+高密度的设备，64和80引脚封装，该dac_out2连接到adc1_in25输入。内部参考电压的输出可以被路由到任何I / O组3以下步骤：1。在comp_csr3设定点vrefouten2。通过设置在ri_iosr1或ch8e ch7e在关闭任何I / O 3组的I / O开关在ri_iosr3 ri_iosr2或ch9e。位7:5保留，必须清除。位4:0 ic2cs 4:0：TIM1输入捕捉2的I / O选择这些位可以通过软件。他们选择的I/O端口路由到定时器1输入捕获2。参见表28注意：这个寄存器的低密度的设备不可用。位7:5保留，必须清除。位4:0 ic3cs 4:0：TIM1输入捕捉3的I / O选择这些位可以通过软件。他们选择的I/O端口路由到定时器1输入捕获3。参见表28。注意：这个寄存器的低密度的设备不可用。位7:0 chxi：I / O引脚输入值这些位返回相应的I / O引脚值不论端口配置（类似于px_idr寄存器）。这个寄存器是只读的。0：逻辑低电平1：高逻辑电平注意：该寄存器控制第一I/O I/O操作的每个组。位7:0 chxi：I / O引脚输入值这些位返回相应的I / O引脚值不论端口配置（类似于px_idr寄存器）。这个寄存器是只读的。0：逻辑低电平1：高逻辑电平注意：该寄存器控制第二I/O I/O操作的每个组。11.4.5I/O input register 3 (RI_IOIR3)Address offset: 0x05Reset value: 0xXX where X is undefined76543210CH24ICH21ICH18ICH15ICH12ICH9ICH6ICH3Irrrrrrrr位7:0 chxi：I / O引脚输入值这些位返回相应的I / O引脚值不论端口配置（类似于px_idr寄存器）。这个寄存器是只读的。0：逻辑低电平1：高逻辑电平注意：该寄存器控制的第三个I / O每个组的I / O。11.4.6 I/O control mode register 1 (RI_IOCMR1) Address offset: 0x06Reset value: 0x0076543210CH22MCH19MCH16MCH13MCH10MCH7MCH4MCH1Mrwrwrwrwrwrwrwrw位7:0 chxm：I / O控制模式这些位可以通过软件选择怎样的I/O控制。0：I / O x是由标准的GPIO寄存器控制。I / O x开关直接由ri_iosr1寄存器控制。1：I / O x设置保护模式和仅受ri_iosr1和ri_iogcr寄存器（标准GPIO寄存器对配置的I / O X没有效果）。注意：该寄存器控制第一I/O I/O操作的每个组。11.4.7 I/O control mode register 2 (RI_IOCMR2) Address offset: 0x07Reset value: 0x0076543210CH23MCH20MCH17MCH14MCH11MCH8MCH5MCH2Mrwrwrwrwrwrwrwrw位7:0 chxm：I / O控制模式这些位可以通过软件选择怎样的I/O控制。0：I / O