浅谈单片机CPLDFGPA在广播系统的运用.doc

浅谈单片机、FPGA、CPLD的特点及在广播系统中的运用广电总局501台 王荣飞摘要本文以单片机、FPGA/CPLD在控制领域的特点及优势为基础，介绍了单片机、FPGA/CPLD的使用方法，通过TBH522短波发射机自动调谐系统的设计例子，进一步阐述利用各器件实现大型控制系统的原理。关键字：单片机 FPGA CPLD一、前言随着科技的进步和深入，我们传统的广播电视事业经历着一场深刻的变革和冲击，传统模拟设备正被新兴的数字设备及多媒体设备所取代。如何在现有设备的基础上完成系统数字化、自动化和网络化改造，提高设备的利用率和使用寿命，是我们面临的课题。笔者一直从事发射机自动控制系统开发，根据用户的需求，设计了很多单片机配合CPLD/FPGA实现相应功能的控制系统，现将笔者的一些使用心得与大家分享，抛砖引玉，和大家在控制领域共同探讨。二、单片机、FPGA、CPLD在控制领域的特点及优势1、单片机特点单片机亦称单片微电脑或单片微型计算机。它是把中央处理器（CPU）、随机存取存储器（RAM）、只读存储器（ROM）、输入/输出端口（I/0）等主要计算机功能部件都集成在一块集成电路芯片上的微型计算机。自问世以来从工业测控对象、环境、接口特点出发，向着增强控制功能、提高工业环境下的可靠性、灵活方便的构成应用计算机系统的界面接口的方向发展。2、FPGA/CPLD特点（1）、都是可编程ASIC器件，具有体系结构和逻辑单元灵活、集成度高。（2）、并有丰富的触发器和IO引脚，可实现较大规模的逻辑电路，编程也很灵活，采用VHDL硬件描述语言完成。（3）、采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容，适用范围宽。（4）、是ASIC电路中设计周期最短、开发费用最低、风险最小的器件。3、单片机和FPGA/CPLD的在控制领域里各自的优势单片机属总线控制器，具有教大的数据运算能力，但逻辑运算却是单片机的弱项，特别是处于总线控制器的弊端，不能即时抓住瞬态变化的信息量；而FPGA/CPLD则是由大量门电路组成，通过VHDL硬件编程语言将程序写入FPGA/CPLD，构成用户所需要的各种逻辑电路，所以根据系统需求，将数据运算及循环控制设计到单片机内完成，而逻辑电路则设计到FPGA/CPLD内完成，双方通过单片机对FPGA/CPLD进行读写控制而实现整体的控制。尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于FPGA和CPLD结构上的差异,具有各自的特点（1）、FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。（2）、CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单，可分为在编程器上编程和在系统编程两类；FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中，所以FPGA的编程信息需存放在外部存储器上,使用方法复杂，但FPGA比CPLD具有更大的灵活性。（3）、CPLD通过修改具有固定内连电路的逻辑功能来编程，及CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的，FPGA主要通过改变内部连线的布线来编程，及FPGA是门级编程,并且CLB之间采用分布式互联；CPLD的连续式布线结构决定了CPLD的速度比FPGA快,并且具有较大的时间可预测性，同时也确定了CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序FPGA逻辑。三、单片机的使用方法单片机发展到现在，品种繁多，在此以MSP4301611F的一些应用来说明，此单片机是德州仪器（TI）公司推出的MSP430系列超底供耗16位混合信号处理器，工作电压为1.8V-3.6V，通常设计工作电压为3.3V；16位RISC结构，125ns指令周期；内置3通道DMA，并拥有6组I/O端口，可根据需要设计为中断端口；12位A/D带采样保持和双12位D/A同步转换，片内具有硬件乘法器和10进制运算器，极大的提高系统算术运算能力；带有2个串行通信，USART0和USARI1接口；拥有10KB RAM空间和48KB FLASH存储器。 1、A/D、D/A转换：因MSP4301611F拥有12位A/D带采样保持和双12位D/A同步转换，在需要设计AD转换和DA转换的场所，可无需设计A/D、D/A专用芯片，提高系统集成度，降低功耗，减小开发成本。（1）、A/D转换：此单片机拥有8路12位A/D转换，及A0-A7，共用一个转换内核ADC12，模拟多路器分时地将多个模拟信号接通，即每次进行一个信号的采样转换，并将通过对应的控制寄存器ADC12MCTL转换结果保存在存储器ADC12MEM中；转换时拥有4种ADC12转换模式，单通道单次转换；系列通道单次转换；单通道多次转换；系列通道多次转换；本文以系列通道单次转换为例说明A0-A5进行模数转换。bis.b #3FH,&P6SEL ;A0-A5模数转换功能开，mov #ADC12ON+REFON+REF2_5V+SHT0_6,&ADC12CTL0 ;启动ADC12，使用内部2.5V参考电压mov #SHP+CONSEQ_3,&ADC12CTL1 ;使用采样定时器, 系列单次通道转换 mov.b #INCH_0+SREF_1,&ADC12MCTL0 ;使用 A0, Vref+mov.b #INCH_1+SREF_1,&ADC12MCTL1 ;使用 A1, Vref+mov.b #INCH_2+SREF_1,&ADC12MCTL2 ;使用 A2, Vref+mov.b #INCH_3+SREF_1,&ADC12MCTL3 ;使用 A3, Vref+mov.b #INCH_4+SREF_1,&ADC12MCTL4 ;使用 A4, Vref+mov.b #INCH_5+SREF_1+EOS,&ADC12MCTL5 ;使用 A5, Vref+，最后系列 bis #3FH,&ADC12IE ;使能中断ADC12IFG.5 bis #ENC,&ADC12CTL0 ;使能转换eint ;使能中断 bis #ADC12SC,&ADC12CTL0 ;启动转换 bis #CPUOFF,SR ;低功耗等待转换完成ORG 0FFEEh ;ADC12 中断向量DW ADC12ISR （2）、D/A转换：ADC数模转换内核是由一个1位、2阶的调节器实现，调节器的一位比较器通过调节器频率量化输入模拟信号，产生的1位数据流由数字滤波器平均分配作为转化结果。此单片机带有双12位D/A同步转换，分别是A6、A7；有2种转换模式，分别是单次转换和连续转换，本文以单次转换为例说明A6实现D/A转换方法。mov R14,DAC12_0DAT ;将数字信号送入模数转换寄存器mov #REF2_5V+REFON,&ADC12CTL0 ;DAC12内部参考电压2.5Vmov #DAC12IR+DAC12AMP_5+DAC12ENC,&DAC12_0CTL eint ;使能中断2、利用USART0实现异步通信基本所有单片机都能通过USART硬件直接实现UART异步通信和SPI同步通信，USART模块包含4个部分。波特率部分：及控制串行通信数据接收和发送的速度；波特率由分频因子N和送到分频计数器的时钟（BRCLK）来确定，及N=BRCLK/波特率，在此N由3个计数器构成，整数部分是&U0BR0、&U0BR1，小数部分是&U0MCTL。通过设置N来确定通信波特率。接收部分：接收串行输入数据。发送部分：发送串行输出的数据。接口部分：完成串/并、并/串转换部分。本文以USART0模块，在8M的工作频率下，按照115200bit的速度，8-bit字符，奇校验，1位停止位的方式完成异步通信。（1）、初始化RS232通信init_232:bis.b #0x1,&U0CTL ; bis.b #0x90,&U0CTL ;8-bit字符，奇校验，1位停止位CLEAR_F bic.b #0x2,&IFG1 ;清除OSCFault标识 mov.b #0x0F,R14 ;T1 cmp.b #0x1,R14 ; jnc T2 add.b #0xFF,R14 jmp T1T2 jc CLEAR_F mov.b #0x30,&U0TCTL ;uclk=smclk mov.b #0xA0,&U0BR0 ;在8MHz下进行115200波特率通讯 mov.b #0x1,&U0BR1 ; mov.b #0xAD,&U0MCTL ; bic.b #0x1,&U0CTL ; clr.b &IFG1 bis.b #0xC0,&ME1 bis.b #0x40,&IE1 ;使能接收 bis.b #0x30,&P3SEL ;设置TX,RX （RS485通信时用） and.b #0xCF,&P3DIR bis.b #0x10,&P3DIR clr.b &Send_Buf ;清零发送缓冲 ret（2）、发送数据：比如将R10的数据通过串口发送出去，其程序如下。rs485_SendData: bis.b #0x8,&P3OUT ;使能发送 mov.b R10,&U0TXBUF ;写入发送数据T3 bit.b #0x1,&U0TCTL ;等待发送完成 jnc T3 bic.b #0x8,&P3OUT ;禁止发送 ret（3）、接收数据：本程序设置通过中断方式接收数据，及在串口有活动时，将启用串行接收中断。ORG 0fff2H ; USART 接收中断 DW data_Receive ;接收数据入口data_Receive: MOV.B &U0RXBUF,R10 ;将接收数据缓冲区数据保存到R10 RETI四、FPGA、CPLD的使用方法：FPGA/CPLD都属于可编程ASIC器件，集成度高，通过VHDL硬件编程语言将程序写入，构成用户所需要的各种较大规模的逻辑电路。使用时可根据系统需求选择合适的FPGA/CPLD，目前世界上有十几家生产CPLD/FPGA的厂商，最大的三家是ALTERA、XILINX、LATTICE。现通过几个数字电路说明FPGA和CPLD的使用方法。1、 端口定义FPGA/CPLD具有大量的可用I/O，用户根据硬件需求，在电路板上将可用I/O设计到相应的输入输出引脚上，然后针对使用的I/O进行定义,通过用户定义的管脚利用VHDL硬件编程语言实现相应的输入/输入及内部各种逻辑功能，定义管脚分2个文件，在VHD文件里定义管脚名字及输入/输出方向。如下程序定义了18个信号，其中P2.0P2.7为8个输入/输出双信号，P1.0P1.7为8个输入信号，x、y为2个输出信号，z为一个输出信号。entity zdtxfpga is ;端口定义模块开始Port ( p2 : inout std_logic_vector(0 to 7); ;P2口为输入输出信号 p1 : in std_logic_vector(0 to 7); ;P1口为输入信号 z: out std_logic; ;z为输出信号x: in std_logic; ;x为输入信号 y : in std_logic); ;y为输入信号end zdtxfpga; ;端口定义模块结束信号名字和I/O特性定义完成后，还得定义信号在FPGA上对应的管脚，管脚定义在UCF文件里，比如下面的描述定义P2.0和x。NET p2 LOC = p12; ; 定义12脚为P2.0NET x LOC = p100; ; 定义100脚为x2、利用FPGA/CPLD实现数字滤波： 众所周知，在我们广播控制系统上最大的问题是干扰，处理干扰的手法也很多，可靠接地、采用电容电感对输入输出信号进行滤波等，但以上的处理措施都不能彻底解决干扰问题，在此利用FPGA内逻辑功能实现精确的滤波处理。如下图所示，CLK为系统时钟，X为输入信号，底电平为正常，当X信号出现高电平后，Y根据系统时钟进行计数，当Y的记数脉冲超过6个脉冲后X故障，Z信号为1，反之则为0，若小于6个脉冲则Y自动清零；T0时刻，X信号正常，Z为底电平；T1时刻，X出现高电平，Y开始计数，但Y计数到4时X出现底电平，Y自动清零，属于干扰信号；T3时刻，X在次出现故障，Y开始记数，当Y计数到6时，说明X出现故障，Z电平翻转为1，属故障信号；当T4时刻，X在次为底电平，Y计数清零，Z电平翻转为0。以上电路采用VHDL描述如下：Y信号计数/清零控制：If clkevent and clk=1 then If x=0 then Y=”000”;Else Y= Y+1;End if;End if;Z信号电平翻转：IF X=0 thenZ=”110” thenZ=1;End if; 通过以上利用FPGA/CPLD滤波处理效果远比传统电感/电容滤波效果要好得多，改变对CLK的记数信息，可灵活设计不同的滤波脉宽。3、利用FPGA/CPLD实现逻辑控制：比如有3个输入信号，分别是A、B、C，一个输出信号Z，要求A信号为底电平，B信号为高电平，C信号由高电平变为底电平时，Z输出底电平，否则Z输出高电平；其VHDL描述程序如下：If cenent and c=0 thenZ=a or not b;ElseZ=1;End if;End if; 本电路只是一个简单的逻辑电路，但在逻辑控制上则经常有非常复杂的逻辑控制，若采用74、CMOS系列芯片进行设计，则电路板上需要大量各种与、或、非、触发器等门电路，但利用FPGA/CPLD，则可通过VHDL硬件编程语言轻松实现，而且所有逻辑电路都在一个芯片内，其外围只有相应的输入/输出接口芯片，其维护教为简单，用户只需要了解相应的输入/输出接口是否正确。五、运用因单片机、FPGA、CPLD品种、功能繁多，在此不一一例举，仅就利用单片机、FPGA、CPLD实现TBH522短波发射机自动调谐系统来阐述单片机和FPGA在广播控制领域中的特点。1、 系统构架因系统有着大量逻辑运算及数据处理,所以采用单片机配合FPGA实现整套系统调谐控制。FPGA主要完成8路伺服倒动控制、调谐逻辑控制以及频率计数等。需大量编程模块，本系统中采用Spartan-3E系列FPGA-XC3S500E-PQ208，其逻辑宏单元为10476，因可用I/O只有158个，无法满足需要，所以采用XC95288XL系列的CPLD-XC95288XL-PQ208来完成I/O扩展。因系统需要大量数据运算和RAM、粗调数据存储空间，所以采用带有硬件乘法器的单片机MSP4301611F，因8路伺服倒动控制数据是由单片机运算的，使得单片机要有教高的执行效率，但系统需要通过RS232完成对外通信，因RS232通信时站用大量单片机运行时间，所以单独采用一片单片机来完成RS232传输，因系统控制伺服是要求较高的A/D转换速度，所以采用专用A/D转换芯片AD574来完成，而未使用MSP430F1611上集成的A/D转换功能。系统框图如下图所示：2、CPLD访问设置CPLD主要用来进行I/O扩展，通过单片机1的P1、P2、P3口完成对CPLD的控制，完成对FPGA、单片机2、A/D转换以及面板显示信息的读写控制。如下图所输示。3、单片机1控制流程（1）、初始化：程序开始执行时先初始化堆栈、看门狗，并设置设置DOC时钟，本系统采用XT2CLK作为MCLK，工作频率为8M，设置P0-P6口输入输出方向及RS232通信，本系统采用奇效验，工作在115200bit；之后后判断FPGA和CPLD是否正常工作，若CPLD和FPGA正常工作后，打开串口中断，初始化完成。（2）、电机信息：本套调谐系统支持数字电机和直流电机，根据用户需要安装相应的电机，通过人机接口单元设置后下传到单片机内部FASH存储，单片机读取此信息后写入FPGA，FPGA根据此信息启用数字电机还是直流电机控制信号。（3）、伺服限位信息：此信息包含8路伺服的高限和底限信息，在进行伺服倒动控制时，若超过此信息，则停止转动，防止拉坏真空电容及电感等元气件。模拟采集：为保证控制灵敏度，系统设置16路A/D转换器件AD574，分别采集1-8路伺服的位置信号，1路3路的鉴向器信息以及5路鉴阻器信息，单片机1通过CPLD读取16模拟采集信息，并根据FASH内存储的调谐数据为依据，完成对8路伺服的粗调及细调。（4）、FPGA内状态信息：本系统采用FPGA完成所有的调谐逻辑控制，内部存储着所有输入/输出状态信息、频率记数信息、调谐信息等，单片机通过CPLD读取FPGA内的这些数据，用于控制和状态传输。（5）、通信控制：单片机1每进行50次控制后通过CPLD发出和单片机2的通信请求，当单片机2响应后，单片机1将读取到的FPGA状态数据、模拟采集数据、控制流程等数据发送到单片机2，当数据发送完后接收单片机2的控制命令及调谐数据；控制命令数据是系统处于自动时，控制单元根据相应操作要求向自动调谐单元发出的粗调、预倒、倒频、细调、播音等命令，单片机1根据此命令控制FPGA完成相应的操作；调谐数据人机接口单元发送来的，单片机1在收到此数据后，根据信道号和频率将数据存储到单片机内部FASH的4000H-8000H内部，单片机在进行粗调倒动控制时，根据指定信道号或频率读取内部存储的调谐数据进行粗调和细调控制。（6）、粗调判断：若有粗调信息时，FPGA自动锁存粗调信息供单片机读取，当单片机读取完此信息后服位粗调信息，单片机读取到粗调信息后，根据当前信道号或频率读取调谐数据存储到指定的单片机RAM区，延迟半秒后释放腔体并根据内部存储数据发出辅助接点的控制。（7）、腔体接点吸合：当系统不处于粗调状态时，发出吸合腔体控制；当系统处于粗调状态时，2路粗调到位后自动吸合腔体。（8）、控制8路伺服倒动：伺服倒动分粗调和细调，处于手动状态时，FPGA根据手动光编码器信息发出伺服倒动控制；不处于手动状态时，8路伺服的倒动控制由单片机控制完成，粗调时，单片机读取8路伺服位置，根据内部存储信息发出伺服升/将控制，并发出调谐数据，FPGA根据单片机所发数据进行运算，并将单片机所发数据完成数字电机和直流电机的控制。对于直流电机，当单片机所发伺服到动数据为FF时，要求电机高速运转，此时所发信息为底电平，当小于FF时，FPGA按照2KHz进行PDM运算，为保证电机能正常传动，PDM脉冲最底脉宽为1/16，并将运算的PDM信息发送到直流电机伺服放大器；数字电机，因数字电机在开始转动时，不能直接将速度控制到最高，而是逐步将速度提高，FPGA在收到单片机控制数据后，由500Hz开始按照每秒1KHz的速度提升，当单片机所发数据为FF时，最高速度为8KHz，若小于FF，则根据所发数据，转换为500Hz-8KHz之间的频率对电机进行倒动控制。（9）、面板显示：自动调谐面板显示由2片CPLD按照5位地址码，8位数据码进行译码锁存驱动显示，显示信息量为播音频率、伺服位置、状态信息。播音频率的显示，FPGA根据10M温补晶震为基准，按照100ms的速度对播音频率进行记数，并将记数的二进制码传送到弹片机，单片机将将此信息进行BCD码转换，并将转换BCD码按照指定地址位发送到显示面板，同时此频率信息还提供半自动操作时读取调谐数据的基准；伺服位置显示，显示面板上只设置1路伺服的显示位置，单片机根据所选择的伺服进行BCD转换，并将转换的数据按照指定地址传送到显示面板；状态显示，弹片机根据读取到FPGA内部状态信息进行整合后按照指定地址和数据发送到显示单元。4、FPGA控制逻辑：FPGA围绕着粗调、前级细调、末级细调、电平转换、开始播音为主线的逻辑思想设计伺服的调谐控制逻辑。包含和单片机1访问的读写数据区，8路伺服倒动控制，以10M温补晶振为基础对播音频率进行计数，故障记录及告警、面板显示等，因内部逻辑较多，无法一一描述，在此以调谐系统的5个状态为基础来简单解说，如下图所示。（1）、粗调：当按下粗调按钮或自动状态时单片机发送粗调指令时，FPGA将系统设置在粗调状态；系统发出粗调状态信息，封锁整机衰减器、宽放、PSM，并根据单片机内存储数据完成8路伺服的粗调倒动。（2）、前级细调：当粗调完成后，高压合、腔体接点吸合，按下前级细调按钮或自动时单片机发送细调指令时，系统将进入细调状态；处于细调状态时，将解除衰减器、宽放、PSM的封锁，并发出粗调完成信息，发射机处于调谐功率状态，系统根据前级鉴向器信息以及内部存储的前级细调修正信息，进行前级细调。因鉴向器线性不好，对不同频率的取样信号不一致，在进行细调控制时，系统根据内部存储数据对鉴向器信息进行修正控制，其修正方法是鉴向器中的其中一路信号进行AD转换后乘修正系数和另一路AD转换后的信号进行比较，完成细调控制。因系统内部采用全数字运算，其2路信号的误差范围为255倍。（3）、末级细调：当前级细调完成后，按下末级细调按钮或自动时系统自动进入末级细调状态，当处于末级细调状态时，系统根据末级鉴向器信息和末级鉴阻器信息以及内部存储的修正信息对3路及5路进行调谐，其修正方法和前级鉴向器一样，在进行末级细调时，3路调谐完成后对5路进行调载，若在对5路调载过程中3路出现失谐则停止5路调载，重新对3路进行调谐，如此反复进行，直到3路和5路都完成调谐后发出末级细调完成信息，进入电平转换状态。（4）、电平转换：电平转换状态也就是系统功率设置状态，当系统处于电平转换时，将发出调谐完成信息，系统发出合高帘2档，当高帘2档合上后，输出功率由调谐功率控制到底功率，1秒延迟后进入高功率状态，并根据功率要求控制输出功率的大小，当功率设置完成后，监测到率减器调整完成信息后进入开始播音。当系统进入开始播音后解除封锁音频信息。六、总结当前的单片机已不在是简单的微型计算机，根据当前工业控制领域的需求，除嵌入RAM、ROM存储器和IO接口外，还有AD、PWM、U ART、TimerCounter、DMA、Watchdog、Serial Port、Sensor、driver、还有显示驱动、键盘控制、函数发生器、比较器等，构成一个完整的功能强的计算机应用系统；利用单片机的这些外围模块功能，彻底代替大量单一功能的芯片，比如A/D转换等，提高系统集成度和稳定性。同时利用单片机强大的数据运算及存储能力，可大大提高系统的执行效率。可编程ASIC器件FPGA/CPLD是利用VHDL硬件描述语言将各种逻辑门电路通过软件编程的方法来实现，彻底改变老的逻辑设计思路，若内部逻辑设计考虑不周的地方，可重新编写程序下传到FPGA/CPLD内，大大提高系统开发速度，减小开发成本；同时将大量逻辑门电路集中在一个芯片内完成，进一步提高系统的稳定性。总之，选择合适的单片机、FPGA/CPLD来完成发射机控制系统的设计，能大大提高系统的集成度、稳定性及抗干扰能里，缩短系统的开发周区，降低系统维护难度。袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇羅膃蚈螂羁膂莈蚅袇膁蒀袀螃膀薂蚃肂腿节衿羈腿莄蚂袄芈蒇袇螀芇蕿蚀聿芆艿蒃肅芅蒁螈羁芄薃薁袆芃芃螆螂芃莅蕿肁节蒈螅羇莁薀薈袃莀艿螃蝿荿莂薆膈莈薄袁肄莇蚆蚄羀莇莆袀袆羃蒈蚂螂羂薁袈肀肁芀蚁羆肁莃袆袂肀薅虿袈聿蚇蒂膇肈莇螇肃肇葿薀罿肆薂螆袅肅芁薈螁膅莃螄聿膄蒆薇袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅膃蒅蝿肈羆莁螈螇芁芇莄袀肄膃莄羂艿蒂莃蚂肂莈蒂螄芈芄蒁袆肀膀蒀罿袃薈葿螈聿蒄葿袁羁莀蒈羃膇芆蒇蚃羀膂蒆螅膅蒁薅袇羈莇薄罿膄芃薃虿羆艿薃袁节膅薂羄肅蒃薁蚃芀荿薀螆肃芅蕿袈芈膁蚈羀肁蒀蚇蚀袄莆蚇螂肀莂蚆羅袂芈蚅蚄膈膄蚄螇羁蒂蚃衿膆莈蚂羁罿芄螁蚁膄膀螁螃羇葿螀袅