数字电子技术课件.ppt

数字电子技术基础 第五版 教学课件 刘伯恕福州大学电气工程与自动化学院电工电子教学中心 第五章触发器 5 1概述 特点 1 有两个稳定状态 0 态和 1 态 2 能根据输入信号将触发器置成 0 或 1 态 输入信号消失后 被置成的 0 或 1 态能保存下来 即具有记忆功能 分类1 按触发方式 电平 脉冲 边沿 2 按逻辑功能 RS JK D T 双稳态触发器 是一种具有记忆功能的逻辑单元电路 它能储存一位二进制码 5 2SR锁存器 基本R S触发器 一 电路结构与工作原理 两输入端 两互补输出端 反馈线 正常情况下 两输出端的状态保持相反 通常以Q端的逻辑电平表示触发器的状态 即Q 1 Q 0时 称为 1 态 反之为 0 态 1 0 1 0 触发器输出与输入的逻辑关系 1 S D 1 R D 0 0 1 0 1 2 S D 0 R D 1 1 0 1 0 3 S D 1 R D 1 设原态为 0 态 0 1 0 1 保持为 1 态 设原态为 1 态 当S D 1 R D 1时 触发器保持原来的状态 即触发器具有保持 记忆功能 4 S D 0 R D 0 0 0 1 1 1 1 1 0 若G1先翻转 则触发器为 0 态 1 态 0 若先翻转 基本R S触发器状态表 逻辑符号 低电平有效 二 动作特点在任何时刻 输入都能直接改变输出的状态 例 5 3电平触发的触发器 基本R S触发器 导引电路 时钟脉冲 同步RS触发器 当C 0时 0 R S输入状态不起作用 触发器状态不变 当C 1时 1 打开 打开 触发器状态由R S输入状态决定 1 当C 1时 触发器状态由R S输入状态决定 1 S 0 R 0 1 2 S 0 R 1 3 S 1 R 0 4 S 1 R 1 1 1 Q 1 Q 0 逻辑符号 C高电平时触发器状态由R S确定 S D R D用于预置触发器的初始状态 工作过程中应处于高电平 对电路工作状态无影响 二 动作特点 例 画出同步R S触发器的输出波形 同步R S状态表 C 1 C高电平时触发器状态由R S确定 存在问题 时钟脉冲不能过宽 否则出现空翻现象 即在一个时钟脉冲期间触发器翻转一次以上 S R 电平触发D触发器 5 4脉冲触发的触发器 一 电路结构与工作原理 提高可靠性 要求每个CLK周期输出状态只能改变1次 主从RS触发器 C 1 1 0 F主打开 F主状态由S R决定 接收信号并暂存 F从封锁 F从状态保持不变 C C 0 1 F从打开 从触发器的状态取决于主触发器 并保持主 从状态一致 因此称之为主从触发器 状态保持不变 F主封锁 C高电平时触发器接收信号并暂存 即F主状态由S R决定 F从状态保持不变 C低电平时 F主封锁S R不起作用 逻辑符号 主从RS触发器 例 C 分析JK触发器的逻辑功能 1 J 1 K 1 设触发器原态为 0 态 1 1 主从状态一致 0 1 J 1 K 1时 每来一个时钟脉冲 状态翻转一次 即具有计数功能 设触发器原态为 1 态 为 状态 1 J 1 K 1 C 1 1 主从状态一致 0 1 C 2 J 0 K 1 设触发器原态为 1 态 设触发器原态为 0 态 C 设触发器原态为 0 态 2 J 0 K 1 J 0 K 1时 每来一个时钟脉冲 输出状态置0 C 3 J 1 K 0 设触发器原态为 0 态 设触发器原态为 1 态 C 3 J 1 K 0 设触发器原态为 1 态 J 1 K 0时 每来一个时钟脉冲 输出状态置1 C 4 J 0 K 0 J 0 K 0时 每来一个时钟脉冲 输出状态保持 结论 脉冲触发 逻辑符号 例 主从JK触发器工作波形 5 5边沿触发的触发器 为了提高可靠性 增强抗干扰能力 希望触发器的次态仅取决于CLK的下降沿 或上升沿 到来时的输入信号状态 与在此前 后输入的状态没有关系 用CMOS传输门的边沿触发器维持阻塞触发器用门电路tpd的边沿触发器 脉冲触发与边沿触发在逻辑符号上的区别 无圈 高电平接收 下降沿动作 有圈 低电平接收 上升沿动作 有圈 下降沿动作 无圈 上升沿动作 脉冲触发与边沿触发在画波形上的区别 5 6触发器的逻辑功能及其描述方法 5 6 1触发器按逻辑功能的分类时钟控制的触发器中由于输入方式不同 单端 双端输入 次态 随输入变化的规则不同 一 SR触发器1 定义 凡在时钟信号作用下 具有如下功能的触发