环境变量的设置.doc

设置环境变量有两种方式：第一种是在命令提示符运行窗口中设置；第二种是通过单击“我的电脑属性高级”标签的“环境变量”按钮设置。需要注意的是，第一种设置环境变量的方式只对当前运行窗口有效，关闭运行窗口后，设置就不起作用了，而第二种设置环境变量的方式则是永久有效。2.如何在命令提示符窗口中设置环境变量？在“开始运行”框中输入“cmd”后按“确定”按钮，出现命令运行窗口。在命令提示符下输入“set”即可查看环境变量设置。要查看具体某个环境变量的设置，比如要查看path环境变量的设置，可以输入“set path”。要创建一个环境变量，比如要创建一个名为aa的，值为“c:”的环境变量，可以输入“set aa=c:”命令。而要删除一个环境变量，比如要删除aa环境变量，则可输入“set aa=”命令（注意=后面不能有空格）。如何更改一个环境变量的设置呢？更改环境变量有两种情况：一是追加方式，即在不改变环境变量现有设置的情况下，增加变量的值，比如要给环境变量aa增加一个值为“D:”的设置，可以输入“set aa=%path%;D:”。另一种是完全修改方式，对于这种方式，我们可以采用直接创建一个环境变量的方法来实现。3.用户变量和系统变量的关系是什么？点击“我的电脑属性高级”标签的“环境变量”按钮，出现“环境变量”对话框，如果当前是以Administrator登录系统的用户，对话框的上面为Administrator的用户变量，对话框的下面为系统变量（即相当于系统中所有用户的用户变量）。有的时候我们会看到在用户变量和系统变量中都存在某一个环境变量，比如path，那么path的值到底是用户变量中的值还是系统变量中的值，或者两者都不是呢？答案是两者都不是。path变量的值是用户变量中的值与系统变量中的值的叠加。4.改变环境变量和环境变量中的值应该注意什么？环境变量和环境变量的值不要含有空格，也不要用中文，切记！环境变量设置指南（图文详细）（JAVA内容）还有很多朋友被环境变量的设置困扰。我现在给大致说明下：前提是，你已经安装了JDK（和JRE，两个是一起装的）。很多朋友反映不知道去哪里找下载地址，我把电脑上的JDK给大家分享下，点我进入下载。、下面来看图一步一步来，123接下来就是进行设置第1个系统变量，是“系统变量“，不是“变量”。变量名 叫JAVA_HOME值为java下JDK文件夹路径！具体看图认真设置。这样，确定 后，第1个系统变量就设置完毕了。4接下来，设置第2个系统变量，一般没有这个变量名，要新建，如果电脑上已经有，那么就选中它进行编辑，变量名:CLASSPATH值：是JDK下的bin文件夹和JDK下的libtools文件夹！两个路径之间用分号隔离开。记得。具体操作看图看图5再接下来，设置第3个系统变量。因为这个变量名系统已经有，所以选中后点编辑，值：同样是上面提到的 JDK下的bin文件夹（不包含第5步提到的第2个路径）。同第4步的方法，看图设置，6这样，3个需要设置的环境变量就完成了。相信只要对照看文字和图，耐心点看。超级新手也会明白的。毕竟众口难调，一些接受能力比较强的可能学起来觉得罗嗦了点 嘿嘿。-有些朋友不知道环境变量设置有什么意义，我们一起来了解下：要想方便的开发和运行Java应用程序，我们需要设置两个环境变量，一个path一个classpath。设置好path变量，使得我们能够在系统中的任何地方运行java应用程序，比如javac、java、javah等等。这就要找到我们安装JDK的目录，比如我们的JDK安装在c:jdk1.3目录下,那么在c:jdk1.3bin目录下就是我们常用的java应用程序,我们就需要把c:jdk1.3bin这个目录加到path环境变量里面。classpath环境变量，是当我们在开发java程序时需要引用别人写好的类时，要让java解释器知道到哪里去找这个类。通常，sun为我们提供了一些额外的丰富的类包，一个是dt.jar，一个是tools.jar， 这两个jar包都位于c:jdk1.3lib目录下，所以通常我们都会把这两个jar包加到我们的classpath环境变量中set classpath=.;c:jdk1.3libtools.jar;c:jdk1.3libdt.jar。 注意对于jar包，在classpath中需要跟上完整地文件路径，而不能仅仅跟一个目录。第一个路径的点“.”，代表当前目录，这样当我们运行java AClass的时候，系统就会先在当前目录寻找AClass文件了。 -教大家验证JAVA设置的如何了。1。开始-运行-输入CMD 然后，在命令提示符内，输入java -version可以看到下图：（这个显示的是版本信息，说明你装的没错。）2。还可以输入 javac ，如下图：利用ISE-TCAD分析和设计SCR结构的片上静电保护电路2008-01-18 嵌入式在线 收藏 | 打印 静电放电(Electrostatic Discharge，ESD)是造成电子元件或电子系统受到过度电应力(Electrical Over Stress，EOS)破坏的主要因素。在静电保护的各种手段中，最主要也是最有效的方式就是将静电保护电路结构集成到芯片上。 由于该结构在ESD时需要承受很大的电流，所以一般都会占用较大比例的芯片面积，导致芯片成本的增加。可控硅整流器(Silicon Controlled Rectmer，SCR)以其在单位布局面积下具有最高的ESD防护能力这一显著优点，在ESD防护上扮演了日益重要的角色。 SCR结构就是导致CMOS闭锁效应(Latchup)的结构，在内部电路中应该尽量避免。但是如果在ESD保护器件中应用得当，那么这种结构会有明显优良的效果。 直到现在，ESD仍然是芯片设计返工的主要原因1，2。一个具有较强抗静电能力的保护结构，往往要无数次的反复才能找到安全又高效率的面积参数。以SCR为代表的一些比较高效的保护结构，随着采用的工艺不同，可靠性和有效性都大打折扣，需要改进甚至重新设计。这种改进或设计如果能够借助计算机仿真来实现，将大大减少设计循环的次数，提高设计效率。但是一般的CAD工具只能预测常规工作条件下器件的反应，ESD极端的工作条件会令其不收敛。所以如何使用计算机仿真ESD条件下器件的反应，正是有待研究的课题3。 其中的一种方法是，为常用的静电保护器件建立能够仿真breakdownsnapback效应的Spice模型1。这种方法的优点是完善了器件的电路级模型，可以利用该模型进行整个电路的仿真。缺点是，器件的ESD防护能力与器件的版图形状，间距等工艺和器件级参数关系紧密，Spice作为电路级的仿真软件，无法对这些因素给予考虑，势必会带来很大的误差。 另一种方法是使用TCAD工具仿真2。以ISE-TCAD为代表的TCAD工具是着重于工艺级和器件级的仿真工具。他可以充分的考虑工艺参数和版图形状对器件的影响。 最近，有文章使用TCAD工具提取保护器件在大电流情况下准静态的I-V特性，以此得到破坏性电流Id(Destructive current)2。Id与器件最大可承受ESD电压Vesd有很紧密的关系，因此他是保护器件的重要的参数。但是，这种方法只适合MOS，Field-Oxide DeVice，LateralN-P-N BJT等有明显第二次击穿效应的结构，他无法准确的找出SCR结构的Id值。本文提出一种可方便地找到SCR结构Id值的方法，并以基于某一典型06m CMOS工艺的可控硅整流器(SCR)结构为例，将该Id值运用到ESD人体放电模型(Human Body Model，HBM)的模拟和面积的估算中。 2 SCR结构 对SCR进行I-V特性分析的时候，主要需要考虑起始导通电压Vt(Trigger Point Voltage)、维持电压Vhold(Holding Voltage)、破坏性电流Id(Destructive current)等。其中，Vt是决定SCR保护器件能不能在内部电路受ESD损害前开启的关键参数。而Id是I-V曲线上最大的安全电流值，电流超过这个值后，该器件会产生不可恢复的损伤。正如前面已经提到的，他与器件可承受的ESD电压密切相关。在本文中，我们着重考虑IC芯片最常见的ESD损伤模型，人体放电模型。人体放电模型是指人体上的静电在人体与IC的一些管脚相接触时进入IC内部，再经由其他管脚放到地上，形成瞬间放电电流，将IC内部的器件烧毁的现象。从定义上看，人体模型是一种偶然的，频率较低的ESD放电类型。以MIL-STD 883Method 301576中定义的模型为例，设器件可承受最大的ESD电压和ESD尖峰电流分别为Vesd和Iesd，那么就有如下关系式： VesdIesd (1500Rdevice) (1) 由于在SCR导通的情况下Rdevice(器件在ESD冲击下的电阻)很小，所以可以忽略不计。那么，VesdIesd1500。 对于MOS，Field-Oxide Device，Lateral N-P-NBJT、等具有第二次击穿效应的结构，他们的Iesd值与Id是同一个值，就是(secondary breakdown current，第二次击穿电流)，他可以方便的从I-V特性曲线上读出。 对于SCR，由于他的热损伤需要一个热量积累的过程，所以IesdId。可以将IesdId。 作为迭代的初始值运用到面积估算中。 根据Vesd的不同，MIL-STD-883将器件抗ESD分为三个等级：1级抗静电电压为01999 V；2级抗静电电压为20003999 V；3级抗静电电压为4000 V以上。目前工业界认定一般商用IC需要通过HBM2 kV以上测试。 21 SCR的工作机理 横向SCR结构是一种最基本的SCR保护器件，他是由PN-P-N四层半导体结构组成。如图1所示，此四层结构依次为Pdiffusion，N-well，P-substrate，Ndiffusion。 分析图1可得，这样的SCR元件他的起始导通电压等于CMOS制程下N-well与P-substrate的结雪崩击穿电压，不同的工艺，这个击穿电压从30到50 V不等。SCR的I-V特性曲线如图2中黑色实线所示。 其中，A点是SCR的起始导通点，该点的电压Vt高达30 V以上，起始导通电流(Trigger Point Current)在几十毫安左右。导通后，维持电压Vhold很低，在1V左右。可见只要SCR元件导通，便会将ESI)电压钳制在一个很低的电位上，因此能够给予内部电路有效的保护。而且，在相同的ESD大电流的冲击下，由于该结构的维持电压极低，其上消耗的电能(承受的热能)相应的就小，更不易烧坏。所以在单位面积上，该器件可以承受更大的电流密度，具有更高的ESI)防护能力。但是在未达到起始导通条件以前，此SCR元件是关闭的，内部电路可能在这个期间被ESD破坏，因此需要采取措施确保内部电路安全。 方法一是加入第二级保护电路以完成SCR未开启时的ESD保护，同时该电路需在自身未受到ESD伤害前，促使SCR开通。这种方法的缺点是，设计条件较苛刻，同时会占用额外的布局面积，无法完全发挥SCR的优势。方法二是在SCR元件结构中结合一个short-channel的、NMOS元件，在ESD来临时，该NMOS会率先开启，并且促进SCR开启，整个结构的开启电压变降低到MOS的开启电压，这种结构称为LVTSCR低开启电压(Low-Volt-age Triggering SCR，SCR)。 图2中虚线是同工艺条件下，相同面积的MOS的典型I-V特性。C点是MOS的起始导通点，D点是第二次击穿点，D点的电流值便是该MOS，的Id(即Iesd)。可见MOS比SCR容易开启，他的Id比SCR低，而且能够很容易的从I-V曲线中读出。 22 LVTSCR LVTSCR结构示意图为图3所示，前面曾经提到，在此LVTSCR结构中，利用一个NMOS的漏极横跨在P-substrate与N-well的节面上，这样便使SCR元件的起始导通电压下降到短沟道的NMOS元件的击穿电压，即图2中c点附近。为了防止该LVTSCR元件在CMOS IC正常工作情形下被导通，其内含的短沟道NMOS必须接地，以确保其关闭。 23互补型的LVSCR 上述结合了short-channel的NMOS元件以降低其的开启电压的LVTSCR器件只适合被安放在PAD到GND的放电路径上，就是说该结构只针对PS-mode的ESD，缺乏对ND-mode的保护能力。如果在PAD到VDD的放电路径上添加内嵌short-channel的PMOS元件的PLVTSCR(PMOS-Low-Voltage TriggeringSCR)，就可以针对ND-mode的ESD进行保护。两者结合起来运用，便是一种互补式的LVTSCR保护结构。由于PLVTSCR与LVTSCR结构相似，故可采用与之类似的方法加以分析，在本文中不详细讨论。 3结果与讨论 前面已经提到，在迭代最开始的时候，可以认为VesdId1500。Id是由I-V特性上最大的安全电流值。电流超过这个值后，该器件局部最高晶格温度超过材料熔点，会产生不可恢复的损伤。但是仿真工具ISE-TCAD，可以根据输入的激励和器件结构，分析出器件最高的格点温度，只要在分析准静态I-V特性的同时，加上器件最高的格点温度的分析，就能很方便的找出Id值。步骤如下： 首先，根据一特定的工艺流程，利用floops或者mdraw构造图3中LVTSCR的结构，floops是个工艺过程模拟软件，他需要一些主要工艺流程的详细参数，将这些工艺流程通过对应的命令描述语言输入，仿真便可得到相应的结构。一般的电路设计者无法获知详细的工艺过程参数，但是可以得到工艺厂商提供的流程结果的参数。其中详细地给出了主要流程的典型值和边缘值，如氧化层厚度，扩散结深度及方块电阻等，设计者可以根据这些值，结合工艺的DRC要求，采用mdraw绘制结构图，图4所示的结构即是使用mdraw绘制而成。 dessis是一个多维度的仿真器，用他可以进行器件级和电路级相混合的电路仿真，他集成了先进的物理模型和丰富的数理方法，能够精确的仿真从深亚微米MOS到大的双极型功率结构的一系列半导体器件。使用dessis对ESD进行分析的时候，需要使用晶格自加热的漂移一扩散模型，需要考虑的效应有：高掺杂引起的本征载流子的浓度变化，高掺杂下迁移率下降，高电场下迁移率饱和，硅与氧化层界面迁移率下降，高漏压下载流子碰撞电离引起的雪崩倍增对器件特性的影响，另外，还需计人带宽和有效态密度随温度的变化。 将该结构的纵向深度取为1m，将阴极cathode和gate都接地，在阳极(anode)加入电压激励，可得如图5中虚线所示的I-V特性曲线，横坐标为电压值，左边的纵坐标为电流值。A点是开启点，开启的击穿电压降至约98V，与同尺寸的NMOS元件的击穿电压相近。可见，该结构的开启电压容易达到，可以不再需要额外的第二级ESD防护电路就可以对内部电路进行保护。 图5中的实线显示了器件的最高格点温度随电压的变化，横坐标为电压值，右边的纵坐标为该结构中最高晶格温度值。器件的失效发生在硅的熔点1693 K，或者金属的熔点上2。由于对于金属的保护已经有比较成熟的理论，在此就不详细的讨论了。为了能够确保保护器件的安全，设温度极限值为1500 K，查看此温度条件下的电流值，为006 A，(B点)也就是说，对面积为13m2(即1m(仿真时的纵向默认值)13m(该结构的剖面宽度)的该结构长时间加入006 A的电流激励，由于硅的自身散热机制，热平衡后，该硅片最高的格点温度不超讨1500 K。 由于ESD失效电压VesdId1500，而这个电流值Id又与保护器件的有效面积成正比。所以，根据前面得出的电流值，可以估算在给定的失效电压下，该器件所需的面积。以 8 k的HBM失效电压为例，IdVesd1500533 A。是006 A的88倍，8813(该结构的剖面宽度) 1144 m2。对面积为1144 m2的该结构长时间加入533的电流激励，由于硅的自身散热机制，热平衡后，该硅片最高的格点温度不超过1500 K。这个面积值可以作为面积逼近时的初始值。 接下来使用Spice仿真MIL-STD883 Method30157标准下8k ESD电压放电过程，在dessis将该电流波形文件作为输入激励，加入到阳极。这样等效于有一个8 kHBM源对该结构静电放电，同时设置器件的纵向深度为88m，仿真结果如图6所示，图中的实线显示了ESD电流随时间的变化，图中的虚线显示了器件的格点温度随时问的变化，C点是格点温度的最高点，他出现在5 e-8 s附近。 如图6所示，该结构在8k ESD电压等效电流的冲击作用下，最高格点温度(663 K)远低于危险值(1500 K)，该LVTSCR结构是安全的。而该结构热衰减很快，当2e-7s的时候，最高晶格温度几乎下降达到平衡值附近。前面已经提到，HBM ESD模型是一种偶然的，频率不高的模型，与热衰减的频率相比，这个频率