Nios II完成最小硬件开发过程.doc

一、实验目的 1 学习使用SOPC Builder定制最小NiosII系统的硬件开发过程。2 学习使用NiosII IDE编写简单应用程序的软件开发过程。3 学习QuartusII、SOPC Builder、NiosII IDE三种工具的配合使用。二、实验内容 本实验通过使用SOPC Builder定制一个只含“cpu、on_chip_ram、uart”最小NiosII系统，从而完成硬件开发。然后，使用NiosII IDE编写应用程序，编译完成软件开发。最后用Quartus II分配管脚，编译、下载完成NiosII最小系统的整个开发过程。打开超级终端或串口调试助手观察实验结果。三、所用仪器、材料（设备名称、型号、规格等） 计算机、Quarters II软件四、实验步骤及结果截图 1、打开Quartus II软件，选择“File| New Preject Wizard”，新建工程“Hello_world”。点击Next，选择工程的安装路径，输入工程名，如图所示： 点击Next，输入要添加到工程中的设计文件，默认不添加。如图所示： 点击Next，选择芯片系列Cyclone II，芯片型号EP2C20F484C8。如图所示： 点击Next，EDA工具设置界面如图所示： 点击Next，显示建立新工程所有信息，最后点击Finish，完成新工程向导。2、打开“Tools| SOPC Builder”进入SOPC Builder。（注意：若没有打开工程，“Tools| SOPC Builder”不可选。）在“Create New system”对话框中为这个Nios II最小系统命名为“nios_small”（注意该名称不能与工程名重复），默认“Verilog”硬件描述语言，点击“OK”。如图所示： 1）点击“OK”，“Device Family”栏选择“CycloneII”，“clk”栏为“50”MHz。2）添加片内RAM。双击左栏“Component Library”下的“Memories and Memory Controllers| On-chip| On-Chip Memory(RAM or ROM)”。在“On-chip Memory”对话框中选择“RAM”，“Memory Width”为32位，容量大小“Total Memory Size”为“16”Kbyte，CycloneII器件内部的存储器是有限的，因此不能选择太大。如图所示： 3）单击“Finish”完成，右击名称选择“Rename”，改名为“ram_0”。4）添加NiosII CPU Core。双击左栏“Component Library”下的“Nios II Processor”，Nios II有三种标准：经济型、标准型、全功能型。我们选择经济型，复位向量Reset Vector Memory和异常向量Exception Vector Memory均选择ram_0，两者的偏移量不需要更改。如图所示： 然后默认单击“Next”，最后单击“Finish”完成。右击“cpu_0”可以更改名称，这里使用默认名称。5）添加串口UART。双击左栏“Component Library”下的“Interface Protocols| Serial| UART(RS-232 Serial Port)”，波特率为“115200”，无奇偶校验位，8位数据位，1位停止位。如图所示： 默认单击“Next”，最后单击“Finish”完成，添加到系统中。（注意：软件开发编程时要与这里模块组件名称一致。）最后添加组件完毕，如图所示。6）最小系统nios_small所需组件添加完毕，自动分配基地址和中断。分别点击菜单上的“System| Auto-Assign Base Adresses”和“System| Auto-Assign IRQs”。7）单击“Next”。若要创建仿真工程文件，选择System Generation下的Simulation。本实验默认不选。单击Generate。（注意：完成后不要关闭SOPC Builder。）完成。 3、在QuartusII中，点击“File”，新建一个“Block Diagram/Schematic File”顶层设计文件“hello_world.bdf”。如图所示： 双击空白处，显示Symbol对话框，点击“Project| nios_small”，然后点击“ok”，将SOPC Builder生成的最小系统nios_small添加到顶层设计文件中。如图所示： 然后，添加输入和输出管脚。同样方法，双击空白处，进入Symbol界面，在Name栏输入“input”或从库中选择。如图所示： 最后完整的系统如图所示，点击图标保存文件。 4、管脚分配。需要设置FPGA没有用到的管脚的状态，选择Assignments| Device，弹出 Settings-hello_world对话框，单击“Device&Pin Options”弹出该对话框，然后单击Unused Pins，选择“As inputs, tri-stated”，把不用的管脚置三态，否则，FPGA的功耗会比较大，芯片可能有些发烫。如图所示：单击Configuration，配置如图所示： 设置Dual-Purpose，如图所示： 点击“OK”，完成设置。实验箱系统提供了一个完整的FPGA管脚分配文件.qsf。用记事本打开后，只需把该文件中的相应的管脚分配拷贝到hello_world.qsf文件中任意位置即可，勿忘保存文件。同时顶层设计文件中输入和输出管脚的名称也要和提供的.qsf文件中的名称一致，双击输入输出管脚可以更改名称，例如： 分配完管脚后系统如图所示： 5、最后编译系统。点击菜单中图标，编译系统，编译完成后，不要关闭Quartus II。6、回到“SOPC Builder”界面。单击系统生成界面上的“NiosII IDE”按钮运行NiosII IDE。7、进入NiosII IDE界面，关闭Welcome。选择“File| Switch Workspce”，更改工作区为hello_world存放的文件夹。如图所示： 新建工程，选择“File| New| Project”，在New Project对话框中选择“Nios II C/C+ Application”， 点击“Next”，左栏中选择“Hello World”模板，工程名默认为“hello_world_0”，SOPC Builder System选择刚生成的最小系统文件“nios_small.ptf”，cpu为已定制的“cpu_0”，如图所示： 单击“Next”，对话框中选择“Create a new system library named”，然后单击“Finish”，完成建立工程的过程。8、系统设置。右击工程名“hello_world_0”，选择“System Libray Properties”，进入系统设置界面。选择“Small C library”，否则应用程序文件太大，“ram_0”空间不够。如图所示，点击“OK”。 9、选择“Project| Build all”进行编译。10、将PC机串口插到实验箱串口上，并口与实验箱JTAG线相连，打开电源，回到Quartus II界面，单击“Tools| Programmer”，观察“Hardware Setup”是否为“ByteBlaster II”或者“USB Blaster”，如果是“No Hardware”，单击“Hardware Setup”，点击“Currently selected Hardware”，选择“ByteBlasterII”，点击“close”。因为是在线调试，故在“Mode”栏中选择“JTAG”，软件会自动添加编译生成的*.sof文件。（注意：在Program/Configure栏下面打勾。）点击“start”，通过JTAG将“hello_world.sof”文件烧写到FPGA中。下载界面如图所示： 11.连接串口通过JTAG下载hello_world.sof文件，打开超级终端观看结果。五、实验总结本实验通过使用SOPC Builder定制一个只含“cpu、on_chip_ram、uart”最小NiosII系统，从而完成硬件开发。然后，使用NiosII IDE编写应用程序，编译完成软件开发。最后用Quartus II分配管脚，编译、下载完成NiosII最小系统的整个开发过程。在实验中我学习了使用SOPC Builder定制最小NiosII系统的硬件开发过程，使用NiosII IDE编写简单应用程序的软件开发过程和用QuartusII、SOPC Builder、NiosI