计算机硬件技术基础李桂秋宋维堂编高等教育出版社 D.ppt

第4章计算机常用逻辑部件 学习目标 1 知道逻辑函数 逻辑运算及基本逻辑元件的逻辑功能 知识点 1 真值表 逻辑图 表达式 卡诺图 波形图 2 与 或 非 与非 或非 与或非 异或逻辑运算 3 与门 或门 非门 与非门 或非门 与或非门 异或门 三态门 4 rs jk d触发器 2 掌握常用逻辑部件的逻辑功能及逻辑电路的分析 设计方法 能力要求 1 会分析组合逻辑电路和时序逻辑电路的功能 2 能根据全加器 译码器 编码器 多路选择器 计数器 寄存器等的逻辑功能进行扩展逻辑设计 重点 难点 1 基本逻辑运算 2 常用逻辑门及触发器的功能 3 组合逻辑电路和时序逻辑电路的分析方法 4 常用逻辑元件及功能 内容框架 计算机常用逻辑部件 常用逻辑门 逻辑函数 组合逻辑电路 基本逻辑运算 常用逻辑门 时序逻辑电路 组合逻辑电路的分析和设计 常用组合逻辑部件 触发器 时序逻辑电路的分析方法 常用时序逻辑部件 4 1 1基本逻辑运算 一与运算 与逻辑案例 与逻辑关系 条件全具备时 事件才能发生 真值表 表达式 运算规则 0 0 00 1 01 0 01 1 1 开关a b为什么状态时 灯亮 与逻辑关系实现 与门 二或运算 或逻辑案例 开关a b为什么状态时 灯亮 或逻辑关系 有一个条件具备时 事件就能发生 真值表 表达式 规则 0 0 00 1 11 0 11 1 1 或逻辑关系实现 或门 三非运算 非逻辑案例 开关a为什么状态时 灯亮 非逻辑关系 事件结果与条件相反 真值表 表达式 规则 输入为0 输出为1输入为1 输出为0 非逻辑关系的实现 非门 四与非运算 与 运算之后 再进行 非 运算 运算法则 表达式 真值表 与非运算实现 与非门 五或非运算 或 运算之后 再进行 非 运算 运算法则 表达式 真值表 或非运算实现 六异或运算 运算规则 两变量相同 异或为0两变量不同 异或为1 多变量1为奇数个 异或为1多变量1为偶数个 异或为0 表达式 真值表 异或关系实现 异或门 1与门 逻辑符号 逻辑功能 输入有0 输出为0输入全1 输出为1 集成逻辑门 74ls08 42输入与门 4 1 2常用逻辑门 2或门 逻辑符号 逻辑功能 输入有1 输出为1输入全0 输出为0 集成逻辑门 74ls32四二输入或门 3非门 逻辑符号 逻辑功能 输入为0 输出为1输入为1 输出为0 集成逻辑门 74ls04六反相器 4与非门 逻辑符号 逻辑功能 输入有0 输出为1输入全1 输出为0 集成逻辑门 74ls00四二输入与非门 5或非门 逻辑符号 逻辑功能 输入有1 输出为0输入全0 输出为1 集成逻辑门 74ls02四二输入或非门 6异或门 逻辑符号 逻辑功能 输入相同 输出为0输入不同 输出为1 7与或非门 逻辑符号 逻辑表达式 8三态门 具有三个输出状态的逻辑门电路 常用于计算机中 对总线的控制 逻辑符号 1 三态与门 2 三态传输门 e 1时 f a b e 0时 f a b e 1时 f a e 0时 f a 4 2逻辑函数 以逻辑运算为基础 输入变量和输出变量只能取逻辑值的函数 写作 f f a b c 逻辑函数常用逻辑表达式 真值表 逻辑图 波形图和卡诺图表示 一 逻辑表达式由逻辑变量和逻辑运算符构成的式子 在逻辑表达式中 逻辑运算的优先顺序是 非 运算 与 运算 或 运算 若需要改变运算顺序时 加括号 如 二 真值表将输入变量的各种取值与输出变量的对应关系用表格的形式表示出来 称真值表 的真值表 三 逻辑图用逻辑符号表示逻辑函数中的逻辑关系 称逻辑图 的逻辑图 四 波形图用于反映输出变量和输入变量在时间上的对应关系的图形 的波形图 函数 五 卡诺图卡诺图是逻辑函数最小项的图形表示 1 最小项的定义 对于n个变量的逻辑函数 若某一与项中 包含了全部的n个变量 且每个变量都是以原变量或反变量的形式仅出现一次 则称这个与项为该逻辑函数的最小项 2 最小项的数目 n个变量共有2n个最小项 即n个变量的每一种取值组合都是一个最小项 如3个变量有8个最小项 分别是3 最小项的表示 最小项常用mi表示 其中i为最小项取值所对应的十进制数 如3个变量的最小项还可表示成 m0 m1 m2 m3 m4 m5 m6 m7 4 卡诺图的结构用2n个逻辑相邻的小方格表示n个变量的2n个最小项 即为卡诺图 逻辑相邻 两个最小项中只有一个变量取值不同 其余全相同 a 二变量卡诺图 b 三变量卡诺图 c 四变量卡诺图 5 逻辑函数的卡诺图根据逻辑函数的与或表达式 在卡诺图中将函数中包含的最小项在对应的小方格内填1 其余填0或不填 就为该逻辑函数的卡诺图 如函数的卡诺图为 任一时刻电路的输出仅与该时刻的输入有关 而与电路原来的状态无关 4 3 1组合逻辑电路的分析和设计方法 分析组合逻辑电路的基本步骤是 由给定的逻辑电路写出逻辑函数表达式 化简逻辑函数 计算 列出真值表 由真值表的逻辑关系 总结逻辑功能 组合逻辑电路设计步骤 由给定的逻辑关系 设出输入 输出变量并作出逻辑规定 规定 1 0 的含义 列出真值表 写出逻辑函数表达式 并化简 由最简逻辑表达式 作出逻辑图 组合逻辑电路的设计与分析过程相反 化简是分析和设计逻辑电路的关键环节 化简组合逻辑函数的方法有公式法和卡诺图法 一 公式法用逻辑代数的基本定律和常用公式 将逻辑表达式进行合并 吸收 消去等处理 以使得逻辑函数的与或表达式中 与项的个数最少 每个与项中变量的个数也最少 即使逻辑表达式为最简逻辑表达式 关键 熟记逻辑代数的基本定律和常用公式 1 基本定律0 1律 a 0 0a 1 1自等律 a 1 aa 0 a 互补律 交换律 a b b aa b b a结合律 a b c a b c a b c a b c 分配律 a b c ab aca b c a b a c 重叠律 a a aa a a 反演律 非非律 2 常用公式 冗余项定理 小结 3 三个规则代入规则 用一个函数替代逻辑等式中的某一变量 等式仍然成立 反演规则 将函数f中的 与 变成 或 或 变成 与 0变成1 1变成0 原变量变成反变量 反变量变成原变量 即得f的反函数 用表示 对偶规则 将函数f中的 与 变成 或 或 变成 与 0变成1 1变成0 即得f的对偶式 用表示 若两个函数f1和f2相等 则它们的对偶式f1 和f2 也相等 例4 1 化简函数 解 例4 2 化简函数 解 例4 3 化简函数 解 二 卡诺图法卡诺图是化简逻辑函数的有效工具 化简的步骤是 作出给定函数的卡诺图 作 卡诺圈 将卡诺图中相邻为 1 的2n个小方格圈起来 卡诺圈 应尽可能大 因为 卡诺圈 越大 化简后与项中变量的个数越少 合并最小项 即对每一个卡诺圈中的各最小项 只保留取值相同的变量作为化简后的与项 例4 4 化简函数 解 函数的卡诺图为 由卡诺图 f ab bc ac 例4 5 化简函数f a b c d m 0 1 2 4 6 7 8 10 11 12 14 解 函数的卡诺图为 由卡诺图得 4 3 2常用组合逻辑部件 计算机中常用的组合逻辑部件有加法器 译码器 编码器和数据选择器等 一 加法器1 半加器实现半加运算的器件是半加器 半加运算是指不考虑低位的进位 只进行两个二进制数的加法运算 半加的逻辑功能和逻辑符号为 2 全加器实现全加运算的逻辑电路为全加器 全加运算是将两个二进制数和低位送来的进位一起进行加法运算 其逻辑功能和逻辑符号为 用半加器实现的全加器电路 3 加法器由n个全加器可构成n位的加法器 4位串行进位并行加法器 串行进位 高位的加法运算必须等低位加法运算结果产生后 送来进位才能运算 运算速度较慢 在实际应用中 使用较多的是由快速进位电路提供进位的并行进位加法器 二 编码器对输入信号进行编码的电路 常见的有二进制编码器 二 十进制编码器和优先编码器 1 二进制编码器 1 功能 对输入的信号进行二进制编码 2 要求 输入信号互斥 即同时只能有一个信号有效 否则输出的编码将会混乱 3 输入与输出关系 若输入为2n个信号 输出端至少要为n个 如4输入 2输出编码器 8输入 3输出编码器 4线 2线编码器 2 十进制编码器十进制编码器是对0 9十个数生成8421bcd码的编码电路 输入低电平有效的十进制编码器 真值表 逻辑表达式 从逻辑图可以看出 信号没有送入与非门 但由编码器输入互斥的关系 当编码器0输入端为低电平0 即对十进制数0编码时 其它输入全为1 所以dcba端输出的是其8421bcd码 0000 3 优先编码器输入信号无需保持互斥关系 编码器能根据事先确定的优先级 选择优先级高的输入信号进行编码 74ls348 美国生产的ttl系列集成8 3优先编码器 引脚图为 优先级别最高 反码输出 三 译码器译码是编码的逆过程 在计算机中 当需要将用编码表示的信息输出 或按地址码进行存储器和端口访问时 必须进行译码 计算机中最常见的是二进制译码器和二 十进制译码器 1 二进制译码器二进制译码器的输入是二进制代码 若为n位 则输出为2n个与代码相对应的信号 3线 8线译码器的逻辑图 集成译码器74ls138 2 二 十进制译码器将输入的bcd码翻译成其所代表的十进制数0 9输出的逻辑部件 有4个输入端 10个输出端 若译码结果为低电平有效 则当输入代码为0000 1001中的任一组编码时 输出端0 9中只有一个为低电平 其它全为高电平 有效的输入码 0000 1001非法码 1010 1111当输入1010 1111时 输出端全为高阻态 没有编码输出 3 多路选择器即多路开关 计算机电路中应用较广 1 功能 根据控制信号从多路输入数据中选择一路输出 在计算机中常用于多个部件共享一个数据通路的情况 2 种类 四选一数据选择器 八选一数据选择器和十六选一数据选择器等 中规模八选一数据选择器 是使能控制引脚 只有当 0时 才能根据控制信号从八个输入信号d0 d7中选择一路di输出 逻辑表达式 即 abc 000时 选择d0输出 abc 001时 选择d1输出 abc 010时 选择d2输出等等 时序逻辑电路在任一时刻的输出不仅与该时刻的输入有关 而且与电路原来的状态有关 构成时序逻辑电路的基本元件是触发器 4 4 1触发器触发器是构成时序逻辑电路的最基本的元件 触发器的种类很多 在计算机电路中 用得最多的是rs触发器 jk触发器和d触发器 1 rs触发器rs触发器有两个输入端 r端和s端 r端称为复位端 s端称为置位端 两个互补的输出端 q端和端 触发器具有两个稳定状态 q 1 0为 1 态 q 0 1为 0 态 触发器的状态取决于r s端所施加的信号状态 rs触发器的逻辑符号 逻辑功能为 a 低电平有效的rs触发器 b 高电平有效的rs触发器 小结 不定状态 rs触发器在任一时刻只能处于一种稳定状态 当两个输入端r s的信号同时有效时 触发器的状态将无法确定 在图示电路中 当 同时有效 即输入都为0时 两个与非门的输出q和都为1 而当两个输入信号同时撤消 都变为1时 q和的状态将取决于两个与非门的延迟时间 若门g1快于门g2 则q先变为0 使为1 触发器将为 0 态 若门g2快于门g1 则先变为0 使q为1 触发器将为 1 态 所以 触发器的状态这时将无法确定 同步rs触发器 只有在时钟控制信号cp 1时 触发器的状态才随r s端信号变化 在cp 0时 不论r s端输入为0还是为1 触发器的状态都不变 触发器的逻辑功能还可以用时序图即波形图来描述 例4 6 图示电路为由与非门构成的rs触发器 若 端的波形已知 设触发器初始为 0 态 则相应的q和端的输出波形如图所示 2 jk触发器jk触发器是时序电路中应用较多的触发器 有j k两个输入端 1 逻辑符号 2 特性方程 次态 触发器在时钟信号的作用下将要转变的状态 触发器原来的状态 称现态 时钟输入端符号 表示jk触发器的状态是在时钟信号cp的下降沿转变的 3 真值表 4 时序图jk触发器的波形图如图所示 图中时钟信号cp和输入信号j k的波形为已知 触发器的初态设为0 3 d触发器d触发器是时序电路中应用最多的一种时序逻辑部件 在计算机电路中 多用于构成各种寄存器和数据缓冲器 1 逻辑符号 图中时钟输入端cp的符号表示上升沿有效 2 特性方程 3 真值表 4 时序图 常用的触发器还有t触发器和触发器 但这两种触发器都可以通过jk触发器进行转换 当jk触发器j k时 即为t触发器 而当j k 1是 即为触发器 4 4 2时序逻辑电路的分析方法 根据给定电路写出时钟方程 驱动方程和输出方程 即时钟信号 输入信号和输出信号的逻辑表达式 将驱动方程代入相应触发器的特性方程 求出电路的状态方程 即各触发器的次态方程 将电路的输入和现态的各种取值组合代入状态方程和输出方程进行状态计算 求出相应的次态和输出 根据状态计算结果 列出状态表 画出状态图或时序图 总结电路的逻辑功能 上述四个步骤是分析时序逻辑电路的一般方法 在实际分析电路时 可以根据具体情况进行取舍 4 4 3常用时序逻辑元件 一 计数器1 功能 计算机电路中重要的时序逻辑元件之一 常用于进行定时 计数 分频等 2 种类 1 按触发器的状态转换方式 同步计数器和异步计数器 2 按数字编码方式 二进制计数器和十进制计数器 二进制计数器按二进制编码方式进行计数 若计数器由n个触发器组成 则二进制计数器的计数状态有2n种 2n称为计数器的 模 3 按计数值的增减 递增计数器 递减计数器和可逆计数器 3 计数器逻辑功能分析 1 同步计数器分析举例 例4 7 分析图示电路的逻辑功能 解 驱动方程 时钟方程 状态方程 将驱动方程代入jk触发器的特性方程 可得状态方程 状态表 设各触发器的初始状态为0 将其代入状态方程计算得 0000 0001 0001 0001 0010 0011 0011 0100 0100 0101 0101 0110 0110 0111 0111 1000 1000 1001 1001 1010 1010 1011 1011 1100 1100 1101 1101 1110 1110 1111 1111 0000 状态图 由状态表作出状态图为 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 由状态表和状态图可以看出 图示电路是四位同步二进制递增计数器 2 异步计数器分析举例 例4 8 分析图示电路的逻辑功能 解 时钟方程 cp0 cp cp1 q0 cp2 q1驱动方程 j0 k0 1 j1 k1 1 j2 k2 1 状态方程 在cp下降沿 在q0下降沿 在q1下降沿 时序图 状态图 该电路为三位异步二进制递增计数器 000 001 010 011 111 110 101 100 4 集成计数器 1 74ls90集成二 五 十进制计数器 内有一个二进制计数器 时钟输入信号为 输出q0 一个五进制计数器 时钟输入信号为 输出q3q2q1 可通过异步方式构成十进制计数器 它有两高电平有效的清零端r0a r0b和两高电平有效的置9端s9a s9b 当计数脉冲由输入 q0与相连时 就构成8421bcd计数器 当计数脉冲由输入 q3与相连时 则可构成5421bcd计数器 引脚图 真值表 2 74ls161 异步清零4位二进制计数器 异步清零 当端输入低电平时 不论cp端是否有时钟脉冲 输出端立即全部清 0 同步预置 在端无效 端输入低电平时 在时钟脉冲信号cp上跳沿的作用下 计数器状态等于预置输入d3d2d1d0 保持 和都无效 et或ep任意一个为低电平 计数器处于保持功能 即输出状态不变 计数 当4个控制输入都为高电平时 实现模16加法计数 计数器的状态值在cp脉冲信号上跳沿的作用下 在0000 1111十六个状态之间循环 进位 当计数值q3q2q1q0 1111时 进位输出端co 1 引脚图 功能表 3 集成计数器的应用 用特定的中规模集成计数器构成任意进制计数器 一般有两种方法 置位法和复位法 用置位法构成n进制计数器 利用集成计数器的预置数功能 在计数值达到设定的最大值时 置入设定的最小值 计数值0000 0110七个状态值之间循环 为七进制计数器 当计数值达到最大值0110时 通过与非门使预置数控制端为低电平 使计数值被置为0000 小结 用复位法构成n进制计数器 利用计数器的清0复位功能 当计数器状态值达到设定的最大值时 使清0端信号有效 将计数器清0 当计数值为最大值0110时 通过与非门g使异步清0端为低电平有效 计数器直接清0 计数值0000 0110七个状态值之间循环 为七进制计数器 小结 二 寄存器计算机电路中重要的时序逻辑部件 可用于存放数据和指令 也由具有存储功能的触发器组成 按寄存器的功能可分为数码寄存器的移位寄存器 1 数码寄存器数码寄存器就是在时钟脉冲信号的作用下 将二进制代码存储在寄存器中 d3d2d1d0为输入端 q3q2q1q0为输出端 时钟控制端cp输入接收指令 当cp端正脉冲接收指令到达时 在其上升沿各触发器的输出端q3q2q1q0的状态将随输入端d3d2d1d0的数据变化 在接收指令作用之后 寄存器保持所接收的数据 起到存储作用 该寄存器接收数码时 各位同时输入 同时输出 称为并行输入 并行输出方式 实际应用的寄存器还应有清0功能 一般设有异步清0控制端 2 移位寄存器移位寄存器也是计算机中应用较多的时序逻辑部件 计算机中运算器的乘 除法运算电路 串行接口电路中的串行 并行数据转换都需要移位寄存器 移位寄存器不仅具有存储代码的功能 而且具有移位功能 由d触发器构成的四位单向移位寄存器 前一级触发器的输出端依次接入下一级触发器的输入端 数据从第一个触发器的输入端d0输入 d0称为串行输入端 在移位指令正脉冲的作用下 数据依次从前一级触发器 移向后一级触发器 最后从q3端或q3q2q1q0端输出 q3为串行输出端 q3q2q1q0为并行输出端 数据1101在寄存器中移位过程 清0 移位开始前使异步清0控制信号 0 寄存器的初始状态q3q2q1q0 0000 串行输入并行输出 将数据按从高位至低位的次序依次从d0端送入 当第1个cp上升沿到来时 触发器ff0的输出q0随d0变为1 并行输出q3q2q1q0 0001 第2个cp上升沿到来时 次高位数据移入ff0 q0随d0变为1 q0移入ff1 q1随q0变为1 q3q2q1q0 0011 第3个cp上升沿到来时 q3q2q1q0 0110 第4个cp上升沿到来后 q3q2q1q0 1101 经过4个cp脉冲后 寄存器将串行输入的数据从并行输出端q3q2q1q0输出 完成了串行数据到并行数据的转换 此后至第8个cp脉冲过后 串行输出端q3依次将串行数据1101输出 移位寄存器还有左移位寄存器和双向移位寄存器 中规模集成寄存器74ls194 dsl dsr分别是寄存器的左移和右移串行输入端 在清0信号 1无效的情况下 s0 0 s1 1时 寄存器执行右移位功能 s0 1 s1 0时 寄存器执行左移位功能 当清0信号 1 s0 s1 0时 或cp 0时 寄存器保持原来的数据不变 是寄存器的清0端 当 0时 不论其它信号为何值 寄存器直接清0 s0和s1是寄存器的并行输入使能控制端 在清0信号 1的情况下 当s0 s1 1时 寄存器在cp脉冲的作用下执行并行输入功能 清零 本章小结 小结 1 基本逻辑元件 与门 或门 非门 与非门 或非门 与或非门 异或门 三态门 三态门是计算机中非常重要的逻辑门 常用于构成数据缓冲器和总线控制器等 2 组合逻辑电路 以逻辑代数为基础 表示方法有逻辑函数 逻辑图 直值表 卡诺图和波形图 分析和设计组合逻辑电路的基础是化简逻辑函数 化简的方法有公式法和卡诺图法 1 公式法 利用逻辑代数的基本定律和常用公式对逻辑函数表达式进行合并 消去和吸收等处理 得到最简的逻辑表达式 2 卡诺图法 卡诺图是逻辑