静态CMOS反相器.doc

9利用HSPICE仿真0.18um静态COMS反相器一、实验目的:1. 掌握HSPICE的基本使用方法；2. 理解CMOS反相器的工作原理，能够利用EDA工具绘制其电压传输特性曲线（VTC），瞬态响应曲线，幅频特性曲线和相频特性曲线；二、实验原理：电路图如下：图1 静态COMS反相器三、实验步骤：1. 编写网表代码，设计不同宽长比（W/L），不同（Wp/Wn），工作在不同VDD的反相器；2. 对以上的静态CMOS反相器分别进行DC(直流分析)AC(交流分析)Trans(瞬态分析)；3. 观测输出波形并分析波形；四、实验内容：实验采用的软件为HSPICE C-2009.09，工艺库文件为MM180_LVT18_V113.LIB（0.18um）。1.直流分析：不同VDD的情况下的VTC：这里讨论的是W/L=10,Wp/Wn=1,VDD由0V按步长0.05V变化到1.8V时的情形HSPICE网表如下:INV.lib C:avantiMM180_LVT18_V113.LIB TT.op.dc vin 0 1.8 10m vdd 0 1.8 0.05.print dc v(vout).probe av=deriv(v(vout)m1 vout vin vdd vdd P_LV_18_MM w=1.8um l=0.18umm2 vout vin gnd gnd N_LV_18_MM w=1.8um l=0.18umvdd vdd gnd dc 1.8vin vin gnd dc.end图2不同VDD情况下的VTC图3不同VDD情况下的电压增益Av通过对上面两个波形的分析，我们可以得到以下几条结论：a. 反相器可以工作在很低的电压下，即使是在MOSFET的阈值电压下工作，仍能保持良好的VTC特性；b. 通过适当降低工作电压VDD，可以提升过渡区的增益，从而使反相器得到更好VTC特性，同时还能降低功耗，这看起来好像是一件一举多得的事儿，但这是有条件的，我们将在2中讨论；c. 工作电压不能无限降低，当工作电压降低到一定程度时，VTC特性将会变差；d. 反相器的开关阈值电压VM随VDD降低而降低，但由于过渡区增益的提高，噪声容限反而得到改善；不同（Wp/Wn）情况下的VTC：这里我们讨论的是VDD=1.8V，Wn=1.8um,L=0.18um, Wp/Wn分别为0.5，1.0，1.5，2.0，2.5，3.0六种情况。HSPICE网表代码如下：INV.lib C:avantiMM180_LVT18_V113.LIB TTm1 vout vin vdd vdd P_LV_18_MM w=wp l=0.18umm2 vout vin gnd gnd N_LV_18_MM w=1.8um l=0.18umvdd vdd gnd dc 1.8vin vin gnd dc.data wp_tablewp0.9um1.8um2.7um3.6um4.5um5.4um.enddata.dc vin 0 1.8 0.01 sweep data=wp_be av=deriv(v(vout).end图4不同（Wp/Wn）情况下的VTC图5不同（Wp/Wn）情况下的电压增益通过分析上述波形我们可以得到以下几条结论：a. 随着（Wp/Wn）的增加，反相器的开关阈值电压VM逐渐升高；b. 反相器在过渡区的最大增益是关于（Wp/Wn）的函数，通过变化趋势我们可以得到最大增益将在（Wp/Wn）=1.52之间取到极小值；c. 过渡区的最大增益是（Wp/Wn）的弱函数，即通过改变（Wp/Wn）使反相器在过渡区获得较大增益并不十分可行，而且极不对称结构有可能导致更严重的后果（这将在2中讨论）；不同尺寸（W/L）的反相器的VTC这里讨论Wp/Wn=1,VDD=1.8V,W/L分别为5、10、15、20、25、30时的情况HSPICE网表代码如下：INV.lib C:avantiMM180_LVT18_V113.LIB TTm1 vout vin vdd vdd P_LV_18_MM w=wp l=0.18umm2 vout vin gnd gnd N_LV_18_MM w=wp l=0.18umvdd vdd gnd dc 1.8vin vin gnd dc.data wp_tablewp0.9um1.8um2.7um3.6um4.5um5.4um.enddata.dc vin 0 1.8 0.01 sweep data=wp_be av=deriv(v(vout).end图6不同尺寸（W/L）的反相器的VTC图7不同尺寸反相器的电压增益Av通过对上面两个波形的分析可以得到VTC是MOSFET尺寸的弱函数，即输出波形与所选用MOSFET的尺寸基本上无关，正如书上所说CMOS反相器的“逻辑电平与器件的相对尺寸无关，晶体管可以采用最小尺寸”，即所谓“无比逻辑”。2瞬态分析：绘制不同（Wp/Wn）情况下的瞬态响应并求传播延时：这里我们讨论的是Wn=1.8um,L=0.18um,VDD=1.8V,Wp/Wn分别为0.5，1.0，1.5，2.0，2.5，3.0六种情况。HSPICE网表代码如下：INV.lib C:avantiMM180_LVT18_V113.LIB TTm1 vout vin vdd vdd P_LV_18_MM w=wp l=0.18umm2 vout vin gnd gnd N_LV_18_MM w=1.8um l=0.18umvdd vdd gnd dc 1.8vin vin gnd pulse 0 1.8 0 2p 2p 50p 100p.data wp_tablewp0.9um1.8um2.7um3.6um4.5um5.4um.enddata.tran 0.1ps 100ps sweep data=wp_table.end图8不同（Wp/Wn）情况下的瞬态响应通过对波形的分析我们可以得到以下结论：a. 书中所述的：“PMOS较宽因充电电流的增加而改善了反相器的tpLH，但它也由于产生了较大的寄生电容而使tpHL变差”。b. 反相器的传播延时（tpLH+tpHL）/2将在（Wp/Wn）达到一定值时取得极小值，极端不对称结构会增大传播延时，这正是1中通过极端不对称结构获得过渡区较大增益的限制因素；绘制不同VDD情况下的瞬态响应并求传播延时：这里我们考虑Wp/Wn=1,W/L=20,VDD分别为1.8V,1V,0.7V三种情况下的瞬态响应。为了便于比较三者的延时，我们令输入为理想的脉冲信号峰值分别为1.8V,1.0V,0.7V。占空比都为50%。HSPICE网表代码如下：INV.lib C:avantiMM180_LVT18_V113.LIB TTm1 vout vin vdd vdd P_LV_18_MM w=3.6um l=0.18umm2 vout vin gnd gnd N_LV_18_MM w=3.6um l=0.18umvdd vdd gnd dc vdvin vin gnd pulse 0 vd 0 0 0 50p 100p.data vd_tablevd1.810.7.enddata.tran 0.1ps 100ps sweep data=vd_table.end图9不同VDD下的瞬态响应通过对波形的定性分析我们再次得到和书上相同的结论：“降低电源电压会使门的延时加大”。这也正是限制1中所讨论的通过降低VDD使反相器在过渡区得到更高的增益，从而使反相器的VTC特性得到优化的原因。不同尺寸（W/L）情况下的瞬态响应：这里我们讨论的是：VDD=1.8V,Wp/Wn=1.0,W/L分别为5，10，15，20，25，30六种情形HSPICE网表如下：INV.lib C:avantiMM180_LVT18_V113.LIB TTm1 vout vin vdd vdd P_LV_18_MM w=wp l=0.18umm2 vout vin gnd gnd N_LV_18_MM w=1.8um l=0.18umvdd vdd gnd dc 1.8vin vin gnd pulse 0 1.8 0 2p 2p 50p 100p.data wp_tablewp0.9um1.8um2.7um3.6um4.5um5.4um.enddata.tran 0.1ps 100ps sweep data=wp_table.end图10不同尺寸（W/L）情况下的瞬态响应通过分析上面的波形，我们可以得到：在给定条件下，反相器的延时与MOSFET的尺寸（W/L）基本无关。这也再次印证书中结论：“反相器的本征延时与门的尺寸无关。”3.交流分析:不同（Wp/Wn）情况下反相器的幅频特性和相频特性曲线：这里我们讨论的是Wn=1.8um,L=0.18um,VDD=1.8V,Wp/Wn分别为0.5，1.0，1.5，2.0，2.5，3.0六种情况。HSPIC网表如下：INV.lib C:avantiMM180_LVT18_V113.LIB TTm1 vout vin vdd vdd P_LV_18_MM w=wp l=0.18umm2 vout vin gnd gnd N_LV_18_MM w=1.8um l=0.18umvdd vdd gnd dc 1.8vin vin gnd ac 1.8.data wp_tablewp0.9um1.8um