三峡大学2018cpld实验报告.doc

EDA实验室CPLD与电子CAD报告班 号： 序 号： 学 号: 姓 名： 同组同学姓名： 三峡大学电气与新能源学院一、实验目的：1、 熟悉和掌握硬件描述语言VHDL的基本语法及编写；2、 熟悉Quartus II design软件的使用；3、 了解计数器、分频器、译码器、八位二进制计数器、七段数码管显示、二极管闪烁的控制与设计；4、 流水灯、闪烁灯、秒表、整点报时等功能的实现；5、 Protel99SE 原理图与PCB图的绘制；二、实验内容：1、 VHDL中的并行语句、进程2、 信号、变量、顺序语句3、 计数器、分频器、译码器4、 数字钟综合设计5、 Protel99SE 原理图与PCB图三、软件介绍：Quartus II design 是最高级和复杂的，用于 (SOPC)的设计环境。 Quartus II design 提供完善的 timing closure 和 LogicLock 基于块的设计流程。Quartus II design是唯一 一个包括以timing closure 和 基于块的设计流为基本特征的programmable logic device (PLD)的软件。 Quartus II 设计软件改进了性能、提升了功能性、解决了潜在的设计延迟等，在工业领域率先提供FPGA与mask-programmed devices开发的统一工作流程。四、VHDL基本单元结构：1.Entity(实体):像一个黑盒子一样，用来说明模型外部的输入输出特征2.Architecture (构造体):用来定义模型的内容和功能，每一个构造体必须有一个实体与它相对应，所以两者一般成对出现:3. Generic(类寓参里):规定端口的大小、实体中子元件的数目等;4.Ports (端口):是实体的一部分，主要用于信号的传输，常见的端口类型有N(数据只能进实体)，OUT(数据只能流出实体)，INOUT(即可流进又可流出)，BUFFER数据流进实体 同时可被反馈)日5. 数据类型:BIT(位类型， 只取0或1);BIT VECTOR (位矢里类型，包含一组位类型6.Std Logic数据类型:电路中有三态逻辑必须用std_logic和std _logic_ vector ;7.构造体:描述实体的内部结构和逻辑功能，和实体相联系，一个实体可以有多个构造体，构造体的运行时并发的五、实验内容：实验一、1、 实验题目：VHDL中的并行语句、进程1.并行语句1）.在VHDL中，并行语句有多种语句格式，包括:并行信号赋值语句、进程语句、块语句、条件信号赋值语句、元件例化语句，生成语句，并行过程调用语句。2）.并行信号赋值语句:它包括简单信号赋值语句、条件信号赋值语句和选择信号赋值语句。3）.并行语句的优点:并行语句是硬件描述语言与一般软件程序的最大区别所在，所以并行语句在结构体中的执行都是同时进行的，即他们的执行顺序与语句的书写的先后顺序无关。这种并行性是由硬件本身的并行性所决定的，即电路接通电源，它的各部分就会按照事先设计好的方案同时工作。2、进程:进程语句是VHDL中最重要的语句，具有并行和顺序行为的双重性，其特点主要有:1）进程和进程语句之间是并行的关系;2）进程内部是一组连续执行的顺序语句;3）进程语句与结构体中的其余部分进行信息交流是幸信号来完成的;4）一个构造体可以有多个进程语句;3、进程举例：编写包含以下内容的实体代码端口D为12位输入总线端口OE和CLK都是1位输入端口AD为12位双向总线端口A为12位输出总线端口INT是1位输出端口AS是一位输出同时被用作内部反馈my_designad11:0d11:0 a11:0oe intclk as4、实验步骤：根据所需条件编写实验代码。7、实验代码：LIBRARYieee;USEieee.stdlogic_1164.ALL;ENTITYmy_designlSPORT(d: IN std_logic_vector(11DOWNTOO);oe,clk: IN std_logic;ad:INOUT std_logicvector(11DOWNTOO);a:OUT std_logic_vector(11DOWNTOO);int: OUTstd_logic;as:BUFFERstd_logic);ENDmy_design;实验二、1、实验题目：信号、变量、顺序语句1） 信号的定义及特点：信号是描述硬件系统的基本数据对象，它的性质类似于连线。它可以代表连线、内联元件、或端口。用“=”来给信号赋值。信号可以作为实体中进程模块之间的信息交流媒介，信号存在于进程外。信号定义的语句格式与变里相似，信号定义也可以设置初始值。在进程中只能将信号列入敏感表，而不能将变里列入敏感表。信号的定义格式:SIGHAL信号名:数据类型:=初始值；信号的赋值语句表达式:目标信号名=表达式; 2）变量的定义及特点:1、变量是一个局部量，只能在进程和子程序中使用。2、必须在进程和子进程的说明性区域说明。3、不能表达连线和存储元件。变量的主要作用是在进程中作为临时的数据存储单元。4、定义变量的一般表述:WARTAFLE变量名:数据类型：=初始值;5、变量赋值的一般表述为:目标变量名：=表达式；因此，变量赋值符号是“:=”，变量数值的改变是通过变量赋值来实现的。赋值语句右方的“表达式”必须是一个与“目标变量名”具有相同数据类型的数据，这个表达式可以是一个运算表达式，也可以是一个数值。3）顺序语句:1、每一条语句的执行顺序与其书写顺序一致2、顺序语句只能出现在进程函数和过程中3、顺序依据包括赋值语句、流程控制语句、等待语句、程序调用语句、返回语句、空操作语句。2、实验代码：（1）信号举例LIBRARYieee:USEieee,std_logic_1164.allENTITYsimpISPORT(a,b,c,d,:IN Std_Logic:g:OUTStd_Logic);DIENDsimp;ARCHITECTUKElogicOFsimpISSlGNAL e, f: Std_Logic:BEGINe=aorb;f=not(cord);g=eandf,ENDlogic;（2）信号赋值SIGNAL temp：std_logic_vectot(7 downto 0)整体赋值：Temp=“10101010”;Temp=“AA”逐位赋值：Temp(7)=1；多为赋值：Temp（7 downto 4）=“1010”实验三、1、 实验题目：计数器、分频器、译码器1）计数是一种最简单基本的运算，计数器就是实现这种运算的逻辑电路，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能，计数器是由基本的计数单元和一些控制门所组成，计数单元则由一系列具有存储信息功能的各类触发器构成，这些触发器有RS触发器、T触发器、D触发器及JK触发器等。2）在数字电路中，分频器用于较高频率的时钟进行分频操作，得到较低频率的信号，工作原理是计数。把输入的信号作为计数脉冲，由于计数器的输出端口是按一定规律输出脉冲的，所以对不同的端口输出的信号脉冲，就可以看作是对输入信号的“分频”。3）译码器(decoder)是一类多输入多输出组合逻辑电路器件，其可以分为：变量译码和显示译码两类。 变量译码器一般是一种较少输入变为较多输出的器件，常见的有n线-2n线译码和8421BCD码译码两类；显示译码器用来将二进制数转换成对应的七段码。2、 程序编写：译码器：60HZ分频器：100HZ分频器60进制计数器100进制计数器实验四、1、 实验题目：数字钟综合设计2、 设计要求：1）时间以24小时为一个周期，能显示时，分，秒2）有校时功能，可以分别对时及分进行单种校时，使其核正到标准时间多计时过程具有根时功能，3）当时间到达整点前10 秒进行流水灯报时;为了保证计时的稳定及住确页由晶体振荡器提供表针时间基准信号4）有闹钟定时功能，在时间到了的一分钟后进行流水灯提示3、 设计思路：1）100hz的晶体振荡器作为分频器2）1个100进制的计数器和3个60进制的计数器3）8个指示灯译码器和一个流水灯报时译码器4、程序设计：（部分程序参见实验三）程序在实验三的基础上另加一个流水灯译码器：5、电路图连接实验五、1、 实验题目：Protel99SE 原理图与PCB图2、 实验目的：初步掌握555组成的多谐振荡器，555组成的单稳态触发器。3、实验原理:多谐振荡器的工作原理如下:当工作电源接通后，通过R1、R2对电容C1充电，当VC上的电压上升到2/3V1时，RS触发器复位，输出为0.同时，内部放电三极管导通，C1通过R2、T (555内部)放电，当VC下降到1/3V1 时，RS触发器置位，输出为1。4、实验原理1、设计电路图原理包括装入元器件库放置及调整元器件位置编辑元器件属性绘制原理图2、电路图的后期处理包括检查电路原理图电路原理图的修饰 3、设计印制电