第三章FPGA结构与工作原理新.ppt

3 3 1FPGA结构现场可编程门阵列 FPGA 的基本结构如图3 5所示 从图中可以看出 FPGA器件的内部结构为逻辑单元阵列 LCA LCA由3类可编程单元组成 周边的可编程输入 输出模块IOB Input OutputBlock 核心阵列是可配置逻辑块CLB ConfigurableLogicBlock 可编程内部连线PI ProgrammableInterconnect 逻辑单元之间是互联阵列 这些资源可由用户编程 FPGA属于较高密度的PLD器件 1 可编程逻辑块CLBCLB是FPGA的基本逻辑单元 其内部又可以分为组合逻辑和寄存器两部分 组合逻辑电路实际上是一个多变量输入的PROM阵列 可以实现多变量任意函数 而寄存器电路是由多个触发器及可编程输入 输出和时钟端组成的 在FPGA中 所有的逻辑功能都是在CLB中完成的 FPGA结构与工作原理 图3 5FPGA的基本结构 2 可编程输入 输出模块IOBIOB为芯片内部逻辑和芯片外部的输入端 输出端提供接口 可编程为输入 输出和双向I O3种方式 3 可编程内部连线PIFPGA依靠对PI的编程 将各个CLB和IOB有效地组合起来 实现系统的逻辑功能 3 3 2FPGA工作原理大部分FPGA采用基于SRAM的查找表逻辑形式结构 就是用SRAM来构成逻辑函数发生器 图3 6是一个4输入FPGA查找表单元图 可以实现4个输入变量的任意逻辑功能 通常一个N个输入的查找表 需要SRAM存储N个输入构成的真值表 需要用2的N次幂个位的SRAM单元 图3 7是图3 6的FPGA查找表单元内部结构 图3 6FPGA查找表单元 图3 7FPGA查找表单元内部结构 Xilinx的XC4000系列 Spartan系列 Altera的FLEX10K系列 ACEX系列都采用SRAM查找表构成 现以图3 8这个电路的为例来阐述查找表 LookUpTable LUT 结构的FPGA逻辑实现原理 图3 8实例图 A B C D由FPGA芯片的管脚输入后进入可编程连线 然后作为地址线连到LUT LUT中已经事先写入了所有可能的逻辑结果 通过地址查找到相应的数据然后输出 这样组合逻辑就实现了 该电路中D触发器是直接利用LUT后面D触发器来实现 时钟信号CLK由I O脚输入后进入芯片内部的时钟专用通道 直接连接到触发器的时钟端 触发器的输出与I O脚相连 把结果输出到芯片管脚 这样FPGA就完成了图3 8所示电路的功能 以上这些步骤都是由软件自动完成的 不需要人为干预 Altera的FLEX10K系列器件是一款低成本高性价比的 嵌入式阵列块 EAB 逻辑阵列块 LAB 快速通道 FastTrack 互联 I O单元 IOE 每个FPGA包含一个实现存储和专用逻辑功能的嵌入阵列和一个实现一般功能的逻辑阵列 FPGA结构里最小的逻辑单元 组成 由组合电路和时序电路两部分组成 一个四输入LUT 查找表 函数发生器 一个可编程的具有同步使能的触发器 时序电路 一个进位链 提供LE之间非常快的进位功能 一个级连链 用于连接相邻的LE 不占局部互连通道 可以连接同一LAB中的所有LE和同一行中的所有LAB 寄存器打包 两个输出信号单独控制 可以用LUT驱动一个输出 寄存器驱动另一个 LUT和寄存器可以作互不相关的功能 这一特性 称之为寄存器打包 注 1 逻辑单元LE 图3 36进位链连通LAB中的所有LE 快速加法器 比较器和计数器 1 逻辑单元LE 图3 37两种不同的级联方式 图2 34CycloneLE结构图 1 逻辑单元LE 图3 35LE LC 结构图 每个IOE包含一个双向I O缓冲器和一个输入输出寄存器 可被用作输入输出或双向引脚 由 行互连 列互连 组成 可预测延时性能 由一系列相邻的LE构成 每个CycloneLAB含10个LE 相连的进位链和极联链 LAB控制信号和LAB局部互连 LUT链和寄存器链 图2 37CycloneLAB结构 2 逻辑阵列LAB是由一系列的相邻LE构成的 图3 38 FLEX10KLAB的结构图 连续布线 每次设计重复的可预测性和高性能 连续布线 Altera基于查找表 LUT 的FPGA LAB LE 3 快速通道 FastTrack 4 I O单元与专用输入端口 图3 39IO单元结构图 5 嵌入式阵列块EAB是在输入 输出口上带有寄存器的RAM块 是由一系列的嵌入式RAM单元构成 图3 40用EAB构成不同结构的RAM和ROM EAB的大小灵活可变通过组合EAB可以构成更大的模块不需要额外的逻辑单元 不引入延迟 EAB可配置为深度达2048的存储器 EAB的字长是可配置的 EAB可以用来实现乘法器 是一种在输入输出端口上带有寄存器的灵活RAM电路 既可以作为存储器使用 也可以用来实现逻辑功能 逻辑功能 通过配置过程中对EAB的编程来实现 产生一个LUT 查找表 组合功能通过查找表结果实现 比一般逻辑实现的算法快 存储器功能 可构成RAM ROM FIFORAM和双端口RAM 图2 38LAB阵列 主要是看开发项目本身的需要 对于普通规模且产量不是很大的产品项目 使用CPLD较好 对于大规模的逻辑设计如ASIC设计或单片系统设计 多采用FPGA 1 中小规模 CPLD价格较便宜 能直接用于系统 2 开发CPLD的EDA软件容易得到 3 CPLD的结构大多为EEPROM或FLASHROM形式 编程后即可固定下载的逻辑功能 使用方便 电路简单 4 CPLD中有专门的布线区和许多块 Pin to pin信号延时几乎固定 与设计无关 使得设计中毛刺现象易处理 目前国际上FPGA最大的供应商是美国的Xilinx公司和Altera公司 FPGA保存逻辑功能的物理结构多为SRAM型 掉电后将丢失原有的逻辑信息 所以使用中要为FPGA配置一个专用ROM 将设计信息烧至ROM FPGA和CPLD的开发选择 CPLD FPGA 直接使用在大规模和超大规模逻辑资源 低功耗 价格比值方面比CPLD更有优势 但FPGA必须配ROM 当规模不是很大时 逊于CPLD 间接使用利用FPGA完成系统整机设计 包括最后的电路板定型 然后充分验证成功的设计软件 交付原供应商进行相同封装形式的掩膜设计 这样获得的FPGA无须配置ROM 单片成本低许多 硬件仿真FPGA是SRAM结构 能提供宏大的逻辑资源 因而适用与作各种逻辑设计的仿真器件 专用集成电路ASIC设计仿真对于产品产量特别大 需用ASIC 或是单片系统的设计 如CPU或各种单片机的设计 除使用EDA软件设计和仿真外 有时还有必要使用FPGA对设计进行硬件仿真测试 以便最后确认整个设计的可行性 3 7编程与配置 基于电可擦除存储单元的EEPROM或Flash技术 一般使用此技术进行编程 progam cpld被编程