毕业论文基于FPGA的全数字QAM调制.doc

基于FPGA的全数字QAM调制摘 要 随着通信技术的发展加快，人们对通信的需求也越来越高，既要在业务方面能承载的更多，同时对信息的有效性和可靠性也提出的更高的要求。因此导致频率资源紧张，要在有限的带宽里传输更多更可靠的数据，提高频谱利用率成为了当前重要的课题。QAM（正交幅度调制）作为调制技术中的一种在当前的形式下更能满足我们的调制需要。QAM是一种将幅度和相位联合调制的技术。其调制信号的相位和幅度都带有基带信息。因此可以充分利用信号平面，从而提高了频谱的利用率。QAM在各种高速通信系统（ADSL DVB等）有着广泛的应用。 本文对基于FPGA的16QAM全数字调制进行了研究和验证。首先在QAM原理方面进行了阐述，然后对其调制性能做了进一步研究。最后分析提出基于FPGA的系统设计方案，用verilog实现设计。并仿真和下载验证。 微电子的高速发展使得FPGA的规模越来越大，为复杂的算法实现提供了硬件条件，同时对于设计人员来说采用FPGA设计有很大的自由度不用拘泥于寄存器等。而且EDA技术的发展使得很多仿真验证可以直接利用计算机实现为设计者提供的很大的方便。本次FPGA芯片采用altera公司cyclone II系列ep2c8q208c8型号。开发环境为quartus II 9.1。通过编程调试仿真后，配置到FPGA芯片中观察波形，达到预期效果。关键词： 16QAM FPGA 基带成形 正交载波Abstract With the development of information technology，people have a higher requirement on communication which means not only more business but also higher availability and reliability of information. So,our frequency resource is very nervous,in order to transfer more information in limit band,increaseing use ratio become out important lesson.QAM as one of the way of modulation is better than others.QAM is a kind of modulation which combine amplitude and phase,data exit in amplitude and phase of modulation single.so ,QAM can take full advantage of single plane,at the same time developing use ratio.QAM is widely used to high speed information system. In this paper, digital 16QAM modulation based FPGA is implemented.fist,QAM theory is described then we discuss about feature of QAM.last we analyse and propose how to design an system,which described by verilog,then bdownload and implemented. Micro-electronicss development make dimensions of FPGA become more and more big.which provide a good condition on complex algorithm.at the same time,the designer can not be limited by chip register,and EDA can make many simulation and analyse is done by computer,the FPGA chip we used is cyclone II series ep2c8q208c8 from ALTERA.development environment is quartus II 9.1,after programming and test,download in chip to see wave,get to our expectation.Key words: 16QAM FPGA baseband forming orthogonal carrier wave目录摘 要2第一章 绪论51.1 QAM研究背景和意义51.2 QAM发展及其应用现状61.3 本文主要内容和结构7第二章 QAM技术基本原理及性能82.1 QAM技术的基本原理82.11 QAM原理82.12 QAM映射实现92.2 QAM的性能特点10第三章 FPGA及其开发环境133.1 FPGA芯片介绍133.1.1 FPGA简介133.12 altera cyclone II ep2c8q208c8143.2 quartus II 开发环境介绍163.2.1 quartus II 软件介绍163.2.2 FPGA开发方法及流程17第四章 设计思路及基带成形184.1 整体设计思路184.2 基带成形18第五章 载波的产生和调制195.1 载波的产生195.1.1 dds原理195.1.2 载波的产生215.2 调制的实现23第六章 verilog实现，调试及仿真结果266.1 verilog的具体实现266.2 调试及仿真结果30结束语33参考文献35第一章 绪论1.1 QAM研究背景和意义目前通信技术正在日益不断的发展中，新的技术时时刻刻都在产生。同时人们对通信的要求也逐步提高，于是出现两个主要问题，一个是用户数量的增加，传统的通信容量已经不能满足如此数量的用户负荷。二是业务的增加，从最开始的语音业务，慢慢的发展到上网再到第三代通信的多媒体业务，这些业务不仅对通信系统的传输速率提出了很高的要求同时也庞大的数据量也对频谱利用造成了紧张的情况。面对这些问题如果我们再用传统的调制方式那么信号的带宽将会急剧增加，而进一步加剧频率资源紧张的情况，另外用户数增加也不能完全只靠增加载波数和小区数来解决。因此，如何利用较窄的带宽尽量传输更多的数据，提高频谱的容量，达到传输多种业务数据就成了通信领域一个令人关注的课题。而解决问题的方式之一就是使用一种频谱利用率很高的调制方式。移动通信的所用的无线传输环境是十分复杂多变不可预知的，信号传输过程中有较强的随机性，同时存在同频干扰和邻频干扰等，因此，与有线通信相比，移动通信对调制性能还有更高的要求，主要体现在以下几点：高的频带利用率；信号功率与同频的干扰功率比（C/I）要高于某一安全值；已调信号的带外功率小，带宽窄，对领道的干扰小；抗多径衰落能力强；恒定的已调信号包络，具有较高的功放效率；调制解调设备简单；任意一种的调制方式都有自己的优点和缺点，不可能有一种完美的调制能同时满足完美所需要的全部性能，对于2G来说主要的业务就是语音通话业务，现在的gsm已经十分成熟了，我国移动用户已超数亿之多，如此大的用户群对技术来说是一个考验，小区模式很好的解决了这一问题，语音业务的带宽相对较窄一般一个载波的带宽在200khz，其调制方法主要的指标要求是抗干扰能力和带外辐射方面。随着3G的发展语音业务只是其中的一部分，更多的是大数据流量的多媒体业务，要在有限的带宽内调制尽量多的数据，此时就必须考虑到频谱的利用率和灵活性，QAM是一种很高效的调制方式，利用相位幅度结合的方式充分利用载波本身的资源具有很高的频谱利用率，可以很大程度上解决频率资源不足以及多业务的传输。QAM调制方式有效缓解了传输网络的带宽矛盾。一般数字调制方式下，通常一个码元携带lbit的信息，而QAM调制的调制信号幅度和相位都携带信息，对应MQAM中随M值的增大，所携带的信息量也随着增加，例如16QAM中一个码元携带4bit的信息，64QAM中一个码元携带6bit的信息，MQAM中一个码元携带Nbit（2N ?M）的信息，大大提高了信道的频谱利用率。因此，QAM调制方式广泛地应用于传输领域。而且，QAM的码间距比MASK,MPSK的要大，所以在提高频带利用率基础上，对误码率的影响不大，也是它得到广泛应用的一个原因。1.2 QAM发展及其应用现状 QAM在很早以前就出现了，在有线通信中应该十分广泛，如数字电视等等，在无线通信中式最近几年才得到重视，在国际上，最早将QAM调制应用于无线窄带通信系统的是摩托罗拉，在摩托罗拉公司的数字集群系统iDEN中，在25KHz带宽的信道中实现了16QAM的调制和解调，但它依托于系统，没有形成独立的产品，而且出于商业利益的考虑，摩托罗拉公司并未公开其技术细节。市场上现有的应用于无线信道的QAM调制解调芯片主要是应用于数字电视系统或有线系统。在未来的通信中QAM将扮演很重要的角色，未来的通信趋势肯定是更高的速率更多更稳定的服务，如正在崛起的WiMAX技术就采用的是QAM调制技术。QAM是数字电视设备中最重要的设备之一，它通常设置在电视台局端，将压缩后的数字节目进行信道编码调制后送人数字宽带网，其中有常见的有线电视同轴电缆网，在终端由用户机顶盒解调后观看，随着国内数字电视系统加快布局以及广电业务的双向展开，基于dvb的qam调制器将从电视台局端向分前端转移，同时调制器的复杂度也将提高。1.3 本文主要内容和结构本文主要采用FPGA实现的全数字的16QAM调制，包括基带成形部分，dds部分，载波产生部分，调制部分等。基带速率为1mbps，载波是频率为1Mhz正弦和余弦波，工作频率为50Mhz。本文主要结构安排如下：第1章 简要介绍了QAM的研究背景和意义，然后对其发展历程和现在及未来的应用形式做了简单总结。第2章 较为详细的阐述QAM的调制原理，对其性能做进一步的讨论，解释其应用的优势与劣势。第3章 介绍FPGA的应用已经开发优势，对其性能和开发环境简要介绍，同时说明本文所选用的FPGA芯片。第4章 详细说明设计思路和基带成形的原理第5章 详细讨论dds原理和载波的产生，探讨调制的算法。第6章 调试及仿真结果。第二章 QAM技术基本原理及性能 在通信发展的今天寻找更好的调制方式已经是人们十分关心的焦点问题之一，随着通信用户的增长和业务需求的增大，一种好的调制方式往往能在关键时候解决很多问题。而QAM则是众多调制中利用率很高的一种。2.1 QAM技术的基本原理2.11 QAM原理 QAM是利用两路正交的载波分别进行调制，最后在经过加法器合成一路输出，同时利用的就是幅度和相位的关系，也可以看做是ask和psk想结合的调制方式。已调信号的一般表达如下：其中Am=dmA，Bm=emA，式中A是固定的振幅大小，(dm，em)由输入数据确定。 利用三角函数关系对(1)式进行变换可得 其中 Cm、m分别表征QAM调制信号在一个码元区间T，mT)内调制信号的振幅和相角大小。 QAM信号调制的过程如图2.1所示，数据信号输入调制器之后先分成两路进行电平转换，由二进制电平转换为四进制电平，然后在分别与两个正交载波相乘，最后经过加法器将两路信号合成一路信号即为QAM已调信号。二进制转换四进制 01串并转换0110 +载波 数据 QAM输出相移90二进制转换四进制 10 图 2.12.12 QAM映射实现 这里应该指出的是，每路PAM信号的量值和相位由输入的二进制数据及其比特分配模式星座图决定。16QAM星座图通常有自然码逻辑和Gray码逻辑2种比特模式。因为Gray码可以消除相邻点间符号差错中的2比特误差，即可减小相同符号差错率中的误比特率，IEEE8021la和HiperLAN2标准中所有的星座都是Gray码的。本文在设计16QAM的时候，采用图2.2中的Gray模式进行编码。 2.2 QAM的性能特点QAM信号的波形可以表示成两个标准正交信号波形f 1(t)和f 2(t)的线性组合，即：式中： 且式中，是信号脉冲g (t)的能量。 任意一对信号向量之间的欧式距离是：在特殊情况下，即信号幅度取一组离散值，信号星座图是矩形的。在这种情况下，相邻两点间的欧氏距离即最小距离为： 为了求QAM的错误概率，必须详细说明信号点星座图，图2.3是16QAM的一个矩形信号点星座图因为错误概率主要取决于信号点之间的最小距离，对信号星座图施加条件 并根据所有点是等概的前提条件来计算平均发送功率，有：式中，M是QAM星座图的点数，是由A归一化的信号点坐标。16QAM的信号空间图如图2.4所示： 图 2.4 虽然qam的星座图不是最优星座结构，但是在最小欧式距离给定的情况下产生具有矩形星座的qam信号是最容易实现的，且其误符号率只比最优qam稍小，因而得到广泛使用。Qam信号平均信号功率谱主瓣宽度为2Rs，Rs为符号传输速率，等于信号符号速率。在Rb一定时，M值越大其主瓣宽度就越大，频带利用率就越高。第三章 FPGA及其开发环境 FPGA及其代表的新的开发方法正在影响着世界上的开发设计人员，传统的开发方法必将慢慢退出历史舞台，从二十世纪八十年代开始可编程逻辑器件的出现就预示着电子的趋势，到今天已经可以将大规模的门阵列集成到很小的芯片中并且能加上常用的其他模块如pll等等，再加上其能反复的配置甚至是现场配置等传统方法不能比拟的优点正逐渐成为主流势力。3.1 FPGA芯片介绍3.1.1 FPGA简介 FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC) 领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。它是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级时，不需额外地改变PCB 电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大工程师的青睐。 根据数字电路的基本知识可以知道，对于一个n 输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n 种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA 的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。查找表(Look-Up-Table) 简称为LUT，LUT 本质上就是一个RAM。目前FPGA 中多使用4 输入的LUT，所以每一个LUT 可以看成一个有4 位地址线的 的RAM。 当用户通过原理图或HDL 语言描述了一个逻辑电路以后，PLD/FPGA 开发软件会自动计算逻辑电路的所有可能结果，并把真值表( 即结果) 事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。3.12 altera cyclone II ep2c8q208c8 根据客观情况及应用需要，本次设计的芯片选用了altera cyclone II ep2c8q208c8。在算法方面FPGA在某些程度上已经可以与dsp相媲美，而且还更具有优势，比如FPGA可以并行执行程序，实现真正的同时进行。这点在现代通信中十分重要。同时具有很大的灵活性。随着近几年FPGA器件技术的不断进步，FPGA集成度不断提高，成本不断降低，在高端数字信号处理中的优势愈加明显。Cyclone系列具有实现宏功能的嵌入式阵列和实现普通功能的逻辑阵列，可提供可编程芯片系统（SOPC）集成。它采用可重构的CMOS SRAM工艺，主要由嵌入式阵列块（EAB）、逻辑阵列块（LAB）、快速通道（FastTrack）互连和I/O单元（IOE）四部分组成。每个EAB除了可以提供2048位用来构造RAM、ROM、FIFO或双口RAM等功能外，还可贡献100到600个门实现复杂逻辑。每个LAB包含八个LE和一些局部互连，每个LE含有一个四输入查找表（LUT）、一个可编程触发器、进位链和级联链。其中由EAB构成的嵌入式阵列可以用来实现各种存储器及复杂的逻辑功能，如数字信号处理、微控制器、数据传输等；由LAB构成的逻辑阵列用来实现普通逻辑功能，如计数器、加法器、状态机、多路选择器等。嵌入式阵列和逻辑阵列结合而成的嵌入式门阵列的高性能和高密度特性，使得设计人员可在单个器件中实现一个完整的系统。Altera也提供功能强大的开发工具，涵盖整个开发流程。QuartusII提供一个集成的、简单易用的开发环境，支持所有的Altera系列的FPGA器件 Altera新推出CycloneII系列可编程逻辑器件，其主要特点如下：采用1.5V,0.13-mm全铜连线SRAM工艺，密度可达68416个逻辑单元和高达1.1M容量RAM。内部集成专用数字信号处理模块（DSP block），该模块具有乘和累加功能，该系列器件最多能够提供28个DSP模块。CycloneII系列FPGA具有如下的性能特征：（1）4608到68416个逻辑单元（2）高达1.1M的RAM资源（3）通过低成本的连续的配置设备支持远程更新配置（4）支持LVTTL、LVCMOS、SSTL-2和SSTL-3输入/输出标准（5）支持66-MHz，32位PCI标准（6）支持低速（311Mbps）LVDS输入/输出（7）每片芯片拥有多达2个的锁相环，这些锁相环具有乘法和移相性能（8）多达8个全局时钟，每块芯片多达6个时钟资源（9）支持高速外部存储器，包括DDR SDRAM（133MHz），FCRAM，单一信息率的SDRAM（10） 支持多种多样的IP，这些IP来自Altera MegaCore和AMPP本次所采用的altera cyclone II ep2c8q208c8参数如下： 图 3.13.2 quartus II 开发环境介绍3.2.1 quartus II 软件介绍 Quartus II 是altera公司推出的针对altera的FPGA的开发环境，此软件界面友好易懂，支持多种语言的描述，设计者可以在此环境中完成相关设计的全部流程知道最后下载芯片验证，主要特点如下: (1）支持原理图式图形输入、文本设计、内存编辑、模块化设计 （2）支持EDIT、HDL和VQM等第三方设计工具 （3）强大的逻辑综合，功能和时序仿真 使用QuartusII开发工具进行设计，设计者无需精通器件内部的复杂结构，只需要自己熟悉设计的输入工具，如HDL语言、原理图或者波形进行设计输入QuartusII将会自动地把这些设计输入转化为目标结构所要求的格式，由于有关结构的详细知识已经装入开发工具，设计者不需要手工优化自己的设计，因此能大大提高设计效率。3.2.2 FPGA开发方法及流程 传统的系统硬件设计一般采用自下而上（bottom-up）的设计方法，即系统硬件设计从选择器件开始，并用这些元器件进行设计，完成系统各独立功能模块，然后再将各功能模块连接起来，完成整个系统的硬件设计。这种方法是基于元件的，设计者往往很不自由。设计思路也不能完全打开。 现在，普遍采用自上而下（top-down）的设计方法，就是从系统总体要求出发，自上而下的逐步将设计内容细化，最后完成系统硬件的整体设计。这种方法是基于需求的，在满足需求的同时开发人员也有很大的自由度。 FPGA设计自上而下可以分为三个层次：第一层次：行为描述。实质上就是对整个系统数学模型的描述。第二层次：RTL方式描述，又称寄存器传输描述。为第三层次的逻辑综合做准备。第三层次：逻辑综合。利用逻辑综合上具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件。 FPGA的开发流程为：（1）设计输入。将所要设计的电路以开发软件要求的某种形式表达出来，并输入到相应软件中，主要包括原理图输入和HDL文本输入，常用的有verilog和VHDL，原理图和hdl混合编程也是常用方法。（2）综合。将较高层次的设计描述自动地转化为较低层次描述，这一过程由软件完成。（3）适配。将综合器产生的网表文件配置于指定的目标器件中，并产生最终的可下载文件。（4）仿真。利用仿真软件或者软件本身的仿真功能完成对所设计电路功能的验证，包括时序仿真和功能仿真。（5）编程。把配置后生成的编程文件装入到FPGA或者配置器件中，一般有jtag模式，as模式等等。第四章 设计思路及基带成形4.1 整体设计思路 从需求出发然后分配到各个模块具体实施，载波的产生采用dds直接合成，利用FPGA内部的rom存储器，将数据存放到rom中再通过调用产生两路正交的载波信号。载波生成后再分别对基带信号进行调制，最后通过加法器输出即为QAM数字信号再经过D/A转换输出即可。4.2 基带成形数据信号输入之后首先要进行进制的转换，我们最终是16QAM的信号，所以应该是由二进制转换为四进制。由于本次设计为全数字的调制器主要研究对象为调制过程，故基带成形方面没有使用数字滤波器和其他算法等等。直接对数据进行进制的转换以形成基带。基带成形采样时钟为1M，其实质为串转并的设计电路，如图4.1所示：基带011010111000110101010011数据011010111000110101010011 输入 成形 图4.1 以上过程利用verilog进行描述后进行编译最后使用quartus II本身自带的仿真工具进行参数设置后仿真，仿真结果如下图4.2所示： 图4.2第五章 载波的产生和调制5.1 载波的产生5.1.1 dds原理DDS是现代信号处理中一项关键的的数字化技术，DDS是直接数字频率合成的缩写，相比传统的频率合成器DDS具有低成本，低功耗，高分辨率和转换时间快等特点，广泛应用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。一块DDS一般包括频率控制寄存器，高速相位累加器和正弦计算器三个部分，频率控制寄存器可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器根据dds频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器则对该相位值计算数字化正弦波幅度（芯片一般通过查表得到）。DDS芯片输出的一般是数字化的正弦波，因此还需经过高速D/A转换器和低通滤波器才能得到一个可用的模拟频率信号。DDS有如下优点1、频率分辨率高，输出频点多，可达2的N次方个频点(N为相位累加器位数)； 2、频率切换速度快，可达us量级； 3、频率切换时相位连续； 4、可以输出宽带正交信号； 5、输出相位噪声低，对参考频率源的相位噪声有改善作用； 6、可以产生任意波形； 7、全数字化实现，便于集成，体积小，重量轻。在各行各业的测试应用中，信号源扮演着极为重要的作用。但信号源具有许多不同的类型，不同类型的信号源在功能和特性上各不相同，分别适用于许多不同的应用。目前，最常见的信号源类型包括任意波形发生器，函数发生器，RF信号源，以及基本的模拟输出模块。信号源中采用DDS技术在当前的测试测量行业已经逐渐称为一种主流的做法。 典型的DDS函数发生器：一个完整周期的函数波形被存储在上面所示的存储器查找表中。相位累加器跟踪输出函数的电流相位。为了输出一个非常低的频率，采样样本之间的差相位()将非常小。例如，一个很慢的正弦波可能将有1度的相位。则波形的0号采样样本采得0度时刻的正弦波的幅度，而波形的1号采样将采得1度时刻的正弦波的幅度，依次类推。经过360次采样后，将输出正弦曲线的全部360度，或者确切地说是一个周期。一个较快的正弦波可能会有10度的相位。于是，36次采样就会输出正弦波的一个周期。如果采样率保持恒定，上述较慢的正弦波的频率将比较快的正弦波慢10倍。 进一步说，一个恒定的相位必将导致一个恒定正弦波频率的输出。但是，DDS技术允许通过一个频率表迅速地改变信号的相位。函数发生器能够指定一个频率表，该表包括由波形频率和持续时间信息组成的各个段。函数发生器按顺序产生每个定义的频率段。通过生成一个频率表，可以构建复杂的频率扫描信号和频率跳变信号。DDS允许函数发生器的相位从一级到另一级连续变化。 矢量信号发生器提供高灵活度和强大的解决方案，可用于科学研究，通信，消费电子，宇航/国防，半导体测试以及一些新兴领域，如软件无线电，无线电频率识别( RFID)，以及无线传感网络等。有些公司还提供许多其他利用DAC来产生模拟信号的模拟输出产品。模拟输出板的基本架构是，将一个小型的FIFO存储器连接到一个DAC上。绝大部分的模拟输出板被用来产生静态电压，而且许多可以被用来产生低频波形。5.1.2 载波的产生 根据FPGA实际情况和DDS原理，我们决定不用额外的芯片来产生载波，而直接利用FPGA本身的资源来实现，从FPGA芯片资料上可以看到，芯片内部有165888bit的ram存储器，如果我们利用这些存储器将dds的数据存到芯片中，在设置好地址，那将可以实现专门dds芯片的功能，同时还能节约成本，而且数据在内部生成，也便于我们对其进行处理，同时FPGA本身有其独特的优势，使得我们产生载波有了比利用芯片更大的自由度和灵活度，这给设计人员带来了极大的方便。 本次载波频率为1Mhz，记过计算后存放dds的数据在0255之间，在quartus II中建立mif文件并将数据输入后如下图5.1所示： 图 5.1 然后调用FPGA内部的宏模块，选择rom存储器后进行相关设置如图5.2所示： 图5.2地址宽度为6位，数据量为64.整个模块通过一个时钟统一控制，最后将之前就已经建立好的mif文件关联上我们所用的宏模块后完成如图5.3所示： 图 5.3 由于我们所需要的载波为1M，系统的时钟频率为50M，rom中的数据最多为64位，为了产生1M的载波分析如下：如果将dds的64个数据完全取出使用，则一个周期需要取64此数据，而时钟频率为50M所以这样产生的载波频率为50/60M，不足我们所需要的，这时我们可以通过一些处理如锁相环等等让其变成1M的频率，但是这样无疑是增加了设计的负担而且浪费资源，为了最大程度上的节约成本和设计时间，我们可以采取在rom中只取50个数据的办法，也就是一个周期取五十个数据，这样在工作频率为50M的情况下输出的载波频率正好为50/50=1，正好是我们所需要的波形。为了产生正交的第二个波形将第一个波形的地址稍微做下改动即可实现相位偏移90度。在通过例化调用后输出即为正弦信号利用quartus II本身自带的仿真功能仿真后的两路正交的载波结果如下图5.4所示： 图 5.45.2 调制的实现 调制的过程可以分成两个部分，一个就是对两路载波的分别调制，二个就是最后的线性加法器。为了达到最好的调制目的，在第一级调制时为幅度调制，幅度一般选择1，-1,3，-3四种幅度，对应的格雷码关系如下图5.5所示： 图 5.5在处理负数的时候我们采取了近似的方法，即对于负数我们对其数据各位取反这样得到的数据就是负值，当然有1的误差，在8位的数据里基本上可以忽略不计。不会影响我们的结果。根据调制原理可能有十六种情况分别如下： 0000 COS +SIN 0001 2COS+SIN 0010 COS+2SIN 0011 2COS+2SIN 0100 -COS+SIN 0101 -2COS+SIN 0110 -COS+2SIN 0111 -2COS+2SIN 1000 -COS-SIN 1001 -2COS-SIN 1010 -COS-2SIN 1011 -2COS-2SIN 1100 COS-SIN 1101 2COS-SIN 1110 COS-2SIN 1111 2COS-2SIN 对于第二级的调制相对要容易的多，两路已调信号形成之后，只需要在经过加法器将两路合并成一路即可，在加法器的过程中信号的相位幅度就会发生变化，此时相位和幅度上面都会带有基带信息，比如16QAM的一个周期上面载有四个数据，由此可见qam的效率是非常高的，频谱利用率也十分高。加法器的RTL级电路如下图5.6所示： 图 5.6 到此，全数字的qam的调制过程中的数据处理已经完成，最后还需要经过D/A转换成模拟信号，此时信号里有大量的高次谐波，要得到平滑的波形，可以通过低通滤波器进行滤波后方可。第六章 verilog实现，调试及仿真结果6.1 verilog的具体实现 Altera公司给我们提供了非常好的开发环境quartus II，本次设计我们采用版本是9.1，是比较新的一个版本，同时也是quartus II最后一个版本的自身带有仿真功能，以后的版本将不会再有仿真功能，要实现仿真的话必须使用第三方的仿真软件如modsim等等。同时此软件支持多种语言的开发，常见的verilog和VHDL还包括altera公司自己推出的AHDL。同时软件内部有很多模块可以直接调用，只需要修改参数即可，十分方便开发。同时软件集成了sopc-builder模块，可以很方便的开发基于noseII的嵌入式系统。本次设计考虑到我国社会上使用verilog作为开发语言的较为多，同时结合本人所学的，决定使用verilog作为开发语言。基带形成的主要语句如下：module qam16(clk,shuru,shuchu,aaa,bbb);input clk,shuru;output 9:0shuchu,aaa,bbb;reg 1:0count;reg 3:0jidai,jidai1;reg 5:0dizhi1,dizhi2;reg 9:0shuchu1,shuchu2;reg 9:0shuchu3,shuchu4;/reg flag1,flag2;reg 8:0 jishu;reg jidaibo;always (posedge clk) if (jishu = 49) jishu = 0; else jishu = jishu + 1b1; / 1MHz 时钟always (posedge clk) if (jishu = 24) / 24 = 50/2 - 1 jidaibo = 0; else jidaibo = 1; always (posedge jidaibo)begin count=count+1;jidai1=jidai1,shuru;if(count=0)jidai=jidai1;end 载波形成主要是例化调用dds模块而实现：dds_qam16 diao( .address(dizhi1), .clock(clk), .q(shuchu1) );dds_qam16 diao1( .address(dizhi2), .clock(clk), .q(shuchu2) );调制部分程序如下：always (posedge clk)begin case (jidai) 4b0000:begin shuchu3=shuchu1; shuchu4=shuchu2; end 4b0001:begin shuchu3=shuchu1+shuchu1; shuchu4=shuchu2; end 4b0010:begin shuchu3=shuchu1; shuchu4=shuchu2+shuchu2; end 4b0011:begin shuchu3=shuchu1+shuchu1; shuchu4=shuchu2+shuchu2; end 4b0100:begin shuchu3=shuchu1; shuchu4=shuchu2; end 4b0101:begin shuchu39:1=shuchu18:0;shuchu30=0; shuchu4=shuchu2; end 4b0110:begin shuchu3=shuchu1; shuchu4=shuchu2+shuchu2; end 4b0111:begin shuchu39:1=shuchu18:0;shuchu30=0; shuchu4=shuchu2+shuchu2; end 4b1000:begin shuchu3=shuchu1; shuchu4=shuchu2; end 4b1001:begin shuchu39:1=shuchu18:0;shuchu30=0; shuchu4=shuchu2; end 4b1010:begin shuchu3=shuchu1; shuchu49:1=shuchu28:0;shuchu40=0; end 4b1011:begin shuchu39:1=shuchu18:0;shuchu30=0; shuchu49:1=shuchu28:0;shuchu40=0; end 4b1100:begin shuchu3=shuchu1; shuchu4=shuchu2; end 4b1101:begin shuchu3=shuchu1+shuchu1; shuchu4=shuchu2; end 4b1110:begin shuchu3=shuchu1; shuchu49:1=shuchu28:0;shuchu40=0; end 4b1111:begin shuchu3=shuchu1+shuchu1; shuchu49:1=shuchu28:0;shuchu40=0; end default:begin shuchu3=shuchu1; shuchu4=shuchu2; end endcase end assign shuchu=shuchu3+shuchu4;assign aaa=shuchu1;assign bbb=shuchu2;6.2 调试及仿真结果 整体设计的RTL级电路如图6.1下: 图 6.1 基带成形部分的RTL级电路如图6.2所示： 图 6.2 载波产生电路的RTL级电路如图6.3下： 图 6.3 第一级调制后的仿真图形6.4如下： 图 6.4 可以看出第一级进行调制后幅度和相位已经发生了变化，相位发生变化的主要原因是理论上的调制是分别对两个载波的幅度进行调制，但是遇到负数的时候相乘后体现在波形上面就是相位的跳变。同时证明了此种调制方式幅度和相位相结合的方式。提高的频带利用率。经过加法器后的最终波形如图6.5下： 图 6.5 可以看出我们的设计达到了我们的目的，经过基带成形载波产生和调制的过程最终产生的已调信号跟实际相符。 最终，下载到我们的板子上面验证，由于D/A问题我们采用另外一种方式验证，即将所有的最终数字信号通过串口输出到上位机上面，然后再与我们的仿真结果进行对比，对比结果表明仿真和实际板子上运行结果一致，到此我们的设计就完全实现了。结束语通信快速发展的今天需求的增长的实质其实就是对新的硬件新的开发工具和方法的需求，只有在实现功能的根本方法上面做出改变，才可能正在的打开一片天空，传统的数字信号处理多用dsp来实现，在一定的时期范围内dsp是很强大并做出了很大的贡献，在现在和未来来说新技术新需求促使着人们的眼光必须向向前看，这方面dsp的能力明