时序逻辑电路练习及答案(1).doc

时序逻辑电路 模块6-1 一、填空题（每空2分，共18分）1、时序逻辑电路通常包含_电路和_电路两部分组成。2、时序逻辑电路的基本构成单元是_。3、构造一个模6计数器，电路需要 个状态，最少要用 个触发器，它有 个无效状态。4、四位扭环形计数器的有效状态有 个。5、移位寄存器不但可_ ，而且还能对数据进行 _。二、判断题（每题2分，共10分）1、时序逻辑电路的输出状态与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。2、同步计数器的计数速度比异步计数器快。3、移位寄存器不仅可以寄存代码，而且可以实现数据的串-并行转换和处理。4、双向移位寄存器既可以将数码向左移，也可以向右移。5、由四个触发器构成的计数器的容量是16 三、选择题（每题3分，共18分）1、同步时序电路和异步时序电路比较，其差异在于后者（ ）。A没有触发器 B没有统一的时钟脉冲控制C没有稳定状态 D输出只与内部状态有关2、时序逻辑电路中一定是含（ ）A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器3、8位移位寄存器，串行输入时经( )个脉冲后，8位数码全部移入寄存器中。A.1 B.2 C.4 D.84、计数器可以用于实现（ ）也可以实现（ ）。A 定时器 B 寄存器 C 分配器 D 分频器5、用n个触发器构成扭环型计数器,可得到最大计数长度是（ ）。 A、n B、2n C、2n D、2n-16、一个 4 位移位寄存器可以构成最长计数器的长度是（ ）。A.8 B.12 C.15 D.16四、时序逻辑电路的分析（34分）分析下图所示时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路实现的的逻辑功能。A为输入变量。五、 计数器的分析题（20分）集成4位二进制加法计数器74161的连接图如图所示，LD是预置控制端；D0、D1、D2、D3是预置数据输入端；Q3、Q2、Q1、Q0是触发器的输出端，Q0是最低位，Q3是最高位；LD为低电平时电路开始置数，LD为高电平时电路计数。试分析电路的功能。要求： （1）画出状态转换图；（10分） （2）检验自启动能力；（6分） （3）说明计数模值。（4分）模块6-1 参考答案一、填空题（每空2分，共18分）1. 组合；存储 2. 触发器 3. 6；3；2 4. 8 5. 寄存数据；移位二、判断题（每题2分，共10分）T T T T F三、选择题（每题3分，共18分） 1.B 2. A 3. D 4. AD 5.B 6. C四、时序逻辑电路的分析（34分）解：（1）列写方程驱动方程：（5分）触发器的驱动方程为： （2分）（3分）（2）列写方程驱动方程：（6分）触发器的特性方程为：（2分）将驱动方程代入特性方程可得状态方程为：（2分）（2分）（3）列写输出方程：（2分） （4）列出状态转换表：（8分）当A=1时：（4分）根据：；得：当A=0时：（4分）根据：；得：（5）画状态转换图：（8分）（6）说明电路实现的逻辑功能：（5分）此电路是一个可逆4进制计数器，CLK是计数脉冲输入端，A是加减控制端，Y是进位和借位输出端。当控制输入端A为低电平0时，对输入的脉冲进行加法计数，计满4个脉冲，Y输出端输出一个高电平进位信号。当控制输入端A为高电平1时，对输入的脉冲进行减法计数，计满4个脉